電力制御回路
【課題】ユーザーが高速でスイッチ（ＳＷ）を切り替えても、ソフト制御に必要な電力を安定供給できる電力制御回路を提供する。
【解決手段】ソフト制御開始前の状態時に、開始状態に移行用の電力供給をユーザーのＳＷ切替に委ねる２以上の電力遮断回路を持つ電力制御回路において、該制御回路はＳＷ連打時、２以上の電力遮断回路の出力安定化の電位保持手段を有し、該手段は、開始状態に移行用のトリガ後、開始前の状態から開始状態に移行用電力供給を、１つ目の回路により開始維持する手段と、開始直後に２つ目の回路により、開始状態に移行用電力供給を開始維持する手段と、該開始維持後、１つ目の回路から、開始状態に移行用電力供給を遮断維持する手段とを有し、ソフト制御終了時までには、電位保持手段をソフト制御開始前の状態に戻すことを可能とした。
【解決手段】ソフト制御開始前の状態時に、開始状態に移行用の電力供給をユーザーのＳＷ切替に委ねる２以上の電力遮断回路を持つ電力制御回路において、該制御回路はＳＷ連打時、２以上の電力遮断回路の出力安定化の電位保持手段を有し、該手段は、開始状態に移行用のトリガ後、開始前の状態から開始状態に移行用電力供給を、１つ目の回路により開始維持する手段と、開始直後に２つ目の回路により、開始状態に移行用電力供給を開始維持する手段と、該開始維持後、１つ目の回路から、開始状態に移行用電力供給を遮断維持する手段とを有し、ソフト制御終了時までには、電位保持手段をソフト制御開始前の状態に戻すことを可能とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御回路に関し、特に、ソフトによる制御システム開始前の状態時に、ソフトによる制御システムの開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる電力制御回路に関する。
【背景技術】
【０００２】
最近の複写機などの画像形成装置では、地球環境に配慮し、無駄な電力消費を抑える機能として、ユーザーが長時間使用しない場合には、「低消費電力モード」に移行する機能を備えたタイプのものがある。この「低消費電力モード」とは、例えばＣＰＵ（中央処理装置）、メモリなどには電力供給をすることにより、ソフトウェアによる制御（以下、「ソフト制御」と記す）は可能であるが、当面使用しない機能（例えばモーター）は停止させておくモードである。
そして、さらに地球環境に配慮した機器（画像形成装置）においては、ソフト制御に必要なＣＰＵ等は消費電力が多い傾向があるため、電力供給はせずに、ＣＰＵ等を含めたソフト制御機能も停止させる、「超低消費電力モード」に移行する機能を備えたタイプのものがある。
【０００３】
この「超低消費電力モード」に設定されていると、電力供給がされておらずソフト制御を実施できないので、ソフト制御に必要な電力供給をハードウェアで制御（以下、「ハード制御」と記す）する方法が用いられている。このハード制御の具体的手段としては、ユーザーによるスイッチの切り替えに委ねている場合が多いことが既に知られている。
図４は、従来の電力制御回路の一例である。図４において、ＳＷ１（スイッチ）４１が前述の「ユーザーによるスイッチの切り替えに委ねている」スイッチである（ハード制御）。そして、前記ソフト制御は、sig１（46）からのソフトウェアによる入力（Hi，Lowなど）により行う。
なお、図４の詳細構成および動作については、後述する。
【０００４】
ところで、ＣＰＵ等の高速で駆動するＩＣ（集積回路）は、内部のコア電源電位と外部のインターフェース電源電位とが異なる、複数電源電圧の供給が必要な場合が多い。このような複数電源電圧が必要なＩＣは、電源の立上順序を規定している場合が多く、複数電源電圧は、無駄な電力消費を抑えるために、電力遮断回路以降で生成されている場合が多い。そのため、複数電源電圧は電力遮断回路に依存している傾向が強い。
【０００５】
特許文献１には、簡単な回路構成でＣＰＵと周辺装置との電源投入及び遮断の順序を規定できる電源シーケンス制御回路の実現の目的で、
『制御プログラム不要の簡単な構成でありながら、第１のトランジスタがＯＮする電圧値や、第１のトランジスタがＯＮしてから第２のトランジスタがＯＮするまでの遅延時間を最適に設定することにより、電源スイッチをＯＮしてＣＰＵへの電源供給を開始する際には、ＣＰＵのロジック電源が十分立ち上がってＣＰＵの動作が安定化した後に、周辺装置に電源供給を開始することが可能となる。また、リレーのスイッチングスピードを最適に設定することにより、電源スイッチをＯＦＦしてＣＰＵへの電源供給を停止する際には、ＣＰＵのロジック電源が立ち下がってＣＰＵが不安定化する前に、周辺装置への電源供給を確実に停止できる。このため、動作が不安定な状態のＣＰＵから発せされた異常信号によって、周辺装置が誤動作したり回路が破壊されたりすることを有効に防止することができる電源シーケンス制御回路』、が開示されている。
特許文献１に開示された技術は、本発明とは確かに電源立上時のソフト制御を安全に実施する点では似ている点がある。
【０００６】
【特許文献１】特許第３０９０８６６号公報
【特許文献２】特開２００６−２０９６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、今までのソフト制御に必要な電力供給のハード制御は、ユーザーによるスイッチの切り替えに委ねている。そのため、例えばユーザーの意図の有無に関係無く高速でスイッチを切り替えしてしまった際（スイッチの高速連打の際）、電力遮断回路がＯＮ/ＯＦＦしてしまうので、電源シーケンス回路に意図しない電圧が入力され、複数電源電圧を生成する順番が狂ってしまい、複数電源電圧が必要なＩＣへの電源の立上順序異常が発生しダメージを与えるという問題点があった。
なお、従来の画像形成装置（インクジェット記録装置）における、前記スイッチの高速連打による問題点については、図面（図６〜図９）を用いて後述する。
【０００８】
本発明は上記の問題を解決すべくなされたものであり、ソフトによる制御システム開始前の状態時に、ソフトによる制御システムの開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる電力制御回路の提供を目的とする。
【課題を解決するための手段】
【０００９】
この目的を達成するために請求項1記載の発明は、ソフトウェアによる制御開始前の状態時に、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、ユーザーによるスイッチ（図１０の４１）の切り替えに委ねている、２つ以上の電力遮断回路（トランジスタ４８を介する回路とトランジスタ４９を介する回路）を有する電力制御回路において、
該電力制御回路は、ユーザーによる前記スイッチの連打の際に、前記２つ以上の電力遮断回路の出力（VOUT１）を安定化させるために電位を保持する電位保持手段（D-Type FLIP-FLOP(100)）を有し、
該電位保持手段は、
ソフトウェアによる制御開始状態に移行するためのトリガを、ユーザーが前記スイッチによりかけた後、ソフトウェアによる制御開始前の状態から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、前記１つ目の電力遮断回路（トランジスタ４８を介する回路）により開始させ、維持する第１の電力供給開始・維持手段（図11のタイミングT87、ポイントN1）と、
ソフトウェアによる制御開始直後には、前記２つ目の電力遮断回路（トランジスタ４９を介する回路）により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持する第２の電力供給開始・維持手段（図11のタイミングT90、ポイントN2）と、
前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持させた後、前記１つ目の電力遮断回路から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を遮断させ、維持する第３の電力供給開始・維持手段（図11のタイミングT92、ポイントN1）とを有し、
ソフトウェアによる制御終了時までには、前記電位保持手段をソフトウェアによる制御開始前の状態に戻すことを可能としたことを特徴とする。
【００１０】
また、請求項２記載の発明は、請求項１記載の電力制御回路において、前記電位保持手段に、D-typeフリップフロップ回路を用いることを特徴とする。
また、請求項３記載の発明は、請求項１記載の電力制御回路において、前記電位保持手段に、電圧遅延回路を用いることを特徴とする。
また、請求項４記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする。
【００１１】
また、請求項５記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする。
また、請求項６記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、単安定マルチバイブレータを用いることを特徴とする。
また、請求項７記載の発明は、請求項２記載の電力制御回路において、前記フリップフロップのクロック入力端子の前段に、電圧遅延回路を用いることを特徴とする。
【００１２】
また、請求項８記載の発明は、請求項７記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする。
また、請求項９記載の発明は、請求項７記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする。
また、請求項１０記載の発明は、請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が同一信号であることを特徴とする。
【発明の効果】
【００１３】
請求項１記載の発明によれば、ユーザーによるスイッチの切替動作をエッジ検出し、エッジ検出により、１つ目の電力遮断回路の制御を固定するため、ユーザーによるスイッチの高速切替による、電圧供給のＯＮ/ＯＦＦを無効化できる。
電力遮断機能を並列に２つ有しているため、ソフトウェアによる制御が開始してからは、ソフトにより電圧供給のＯＮ/ＯＦＦを決定できる。
１つ目の電力遮断回路の制御をソフトにより、無効化する機能を有しているため、１つ目の電力遮断回路を無効化し消費電力の削減を図ることができる。
１つ目の電力遮断回路の制御をハードにより、初期化する機能を有しているため、次回、ユーザーがＯＮする時に必要なトリガを検知できる。
そのため、ソフトウェアによる制御システム開始前の状態時に、ソフトウェアによる制御システム開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる。
【００１４】
請求項２記載の発明によれば、D-typeフリップフロップ回路が入力データをエッジ検出により、出力を固定する機能を有するので、ソフトが安定して動作することを確認した後、１つ目の電力遮断回路を無効化出来る。
請求項３記載の発明によれば、ソフトが安定して動作する時間を予測し（例えば、図１１のタイミングT87、ポイントN3が立ち下がってから、タイミングT90、ポイントN2が立ち下がるまでの時間）、電圧遅延回路により予測値を設定することで、ソフトが安定して動作することを確認する信号が不要になるため、簡単な構成で１つ目の電力遮断回路を無効化出来る。
【００１５】
請求項４記載の発明によれば、電圧遅延時間をＣＲ回路により、設定することで、低コストで、１つ目の電力遮断回路を無効化出来る。
請求項５記載の発明によれば、電圧遅延時間を電圧検出ＩＣにより、設定することで、高い信頼性で、１つ目の電力遮断回路を無効化出来る。
請求項６記載の発明によれば、電圧遅延時間を単安定マルチバイブレータにより、設定することで、効果５と同様に高い信頼性で、１つ目の電力遮断回路を無効化出来る。
【００１６】
請求項７記載の発明によれば、クロック入力端子に電圧遅延回路を用いることで、電圧遅延時間以下のノイズを無効化できる。例えば、図１１のタイミングT86の区間にノイズが乗ったとしても、ポイントN5はLow出力を維持する。ノイズの影響で電圧遅延回路の入力電位が変化すると、T87の区間には移行せず、T85,T86の区間に再び戻るため、電圧遅延以下のノイズを無効化できる。
【００１７】
請求項９記載の発明によれば、電圧遅延時間を電圧検出ＩＣにより、設定することで、高い信頼性で、電圧遅延時間以下のノイズを無効化できる。
請求項１０記載の発明によれば、複数信号が不要になるため、簡単な構成で１つ目の電力遮断回路を無効化出来る。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図示の実施形態に基いて説明する。
先ず、本発明を適用するインクジェット記録装置（画像形成装置）について説明し、次に、該インクジェット記録装置の使用されている「従来の電力制御回路」の欠点を説明する。
図１はインクジェット記録装置の基本構成図、図２はインクジェット記録装置の全体機能ブロック図、図３は図２における符号１４の部分の機能ブロック図、図４は図３における符号１５の部分の「従来の電力制御回路」の回路図である。
本発明は、図４の「従来の電力制御回路」を改良したものであり、その実施形態の電力制御回路を、図１０〜図１２に基づいて後述する。
【００１９】
図１に示すように、キャリッジ１はガイドロット２で保持されて、主走査モータ３との間に渡されたプーリー４を介して主走査方向に走査する。このキャリッジ１には、例えばイエロー(Y)、シアン(C)、マゼンタ(M)、ブラック(K)の各色のインク滴を吐出する記録ヘッド９が搭載されていて、該記録ヘッド９に配列されたインク吐出ノズル１０からインクを吐出できる。
キャリッジ１を主走査方向に移動させながら必要な位置でインク滴を吐出することによって記録媒体１２上に画像を形成する。
キャリッジ１の位置情報は筐体に固定されたエンコーダシート５に等間隔で記録されたパターンを、キャリッジ１に固定された主走査エンコーダ６で移動しながら読み取ってカウントを加算／減算することで得ることができる。
【００２０】
このような主走査方向のキャリッジ移動とインク吐出動作を１回行うことで、ノズル列の長さと同じ幅のバンドに対して画像を形成することができる。そして、１バンド分の画像形成が終了したら副走査モーター７を駆動して記録媒体１２を副走査方向に移動させて、再度１バンド分の画像形成動作をさせるように繰り返せば、記録媒体１２の任意の場所に画像を形成することができる。
【００２１】
図２に示すように、インクジェット記録装置の操作・表示部２０は、ユーザーからの動作要求の検知及びユーザーへのメッセージの表示を行う。
ユーザーからの動作要求に従い、電力制御部２１を用いてエンジン制御部１３に電力を適切に供給する。
ＣＰＵ（２３）は、エンジン制御部１３内の処理を司る。
ＲＯＭ（２４）は、ファームウェアや記録ヘッドの駆動波形データを格納する。
ＲＡＭ（２５）は、画像データ等を格納する。
ホストI/F（２６）は、ホストＰＣ（２２）からの印刷ジョブ（画像データ）を受信する。
用紙有無検出部２８は、キャリッジ1上のレジストセンサ３１から用紙の有無およびサイズを検出する。
【００２２】
主走査制御部２９は、主走査エンコーダ６から得られる位置情報をもとに、キャリッジ１を記録媒体１２上の任意の位置に移動する。
副走査制御部３０は、副走査エンコーダ３２から得られる位置情報をもとに、搬送ベルト上の記録媒体１２を任意の位置に移動する。
記録ヘッド制御部２７は、主/副走査制御部２９、３０及び用紙有無検出部２８からの情報に連動し、ＲＡＭ（２５）に格納された画像データおよびＲＯＭ（２４）に格納された記録ヘッド駆動波形を記録ヘッドに転送する。
符号１４は、操作・表示部２０と、電力制御部２１と、エンジン制御部１３の一部を説明するための部分機能ブロックであり、その構成を図３に示す。
【００２３】
図３に示すように、操作・表示部２０の一部をなすＳＷ１（４１）は、電力制御部２１の一部をなす電力遮断回路１（４２）の電力遮断を停止するためのスイッチであり、ユーザーが任意にＯＮ/ＯＦＦすることが可能である。このＳＷ１（４１）は、押すことでＧＮＤに接地され、押さないとハイインピーダンスになるスイッチであり、説明を行いやすくするため、ＳＷ１（４１）が押されている時をＯＮ、押されていない時をＯＦＦとする。
仮に、自動復帰しない固定型のスイッチであったとしても、ユーザーは任意に固定型のスイッチをＯＮ/ＯＦＦ出来るため、今回の発明が適用可能である。
【００２４】
電力遮断回路１（４２）は、電源シーケンス生成回路４４への電力供給を制御する。該電源シーケンス生成回路４４は、エンジン制御部１３に必要な各電源電圧を生成し、各ＩＣに適切な順序で各電源電圧を安定供給するための回路である。
例えば、ＣＰＵ（２３）等の２電源を持つＩＣの電源供給順序を既定出来る。
エンジン制御部１３は、ＣＰＵ（２３）等の主要なＩＣの動作が安定した後、SIG１（４６）を出力する。
電力遮断回路２（４３）は、SIG１（４６）の信号により、電源シーケンス生成回路４４への電力供給を制御する。
符号１５は、電力制御回路を示す部分機能ブロックである。
【００２５】
ここで、図４に示す「従来の電力制御回路」（図３における符号１５に該当する部分）の構成を説明する。この「従来の電力制御回路」１５は、電源シーケンス生成回路４４への入力電圧を制御するための回路である。
図４において、VCC１（４７）は、インクジェット記録装置の電源コード（図示省略）をコンセントに接続している間（コンセントＩＮの間）、常時出力する電圧であり、出力電圧は約５Ｖ程度である。
Ｐch FET（４８）は、ＳＷ１（４１）をＯＮ/ＯＦＦすることにより、VCC１（４７）から、VOUT１（５１）へ供給する電圧を制御している。
Ｐch FET（４９）は、ソフト制御により（ソフトによるSIG１（４６）の入力により）、VCC１（４７）から、VOUT１（５１）へ供給する電圧を制御している。
ｎｐｎトランジスタ５０は、SIG１（４６）を反転させるために用いている。
【００２６】
抵抗５２は電流制限用抵抗、抵抗５３は、SIG1（４６）がハイインピーダンスになった時に、ｎｐｎトランジスタ５０のベース入力電圧が不定になることを防いでいる。
抵抗５４、５６は、Ｐch FET（４８）,（４９）のゲート電圧を適切に降下させる機能を持つ。
VOFF（５５）は、ユーザーが電源を切りたいことをエンジン制御部１３に伝えて、適切な処理をした後、SIG１（４６）をLow出力にし、Ｐch FET（４９）にてVOUT1（５１）への電力供給を遮断する信号である。
図４に示した「従来の電力制御回路」の場合、Ｐch FET（４８）は、ＳＷ１（４１）をＯＮ/ＯＦＦすることで、電源シーケンス回路４４への供給電圧を制御出来るため、電源シーケンス回路４４への供給電圧は、ユーザーに任意に制御されてしまうため、不安定になる懸念がある。
【００２７】
図５は、図４に示した電力制御回路の動作フローチャートである。
図５に示すように、コンセントＩＮ（６１）は、起動に必要な電力を生成する。
電力遮断６２にて、無駄な電力を遮断する。
ＳＷ１ ＯＮ（６３）にて、ＯＮする時は、電源シーケンス回路４４に電力を供給し、電源シーケンス回路動作６４が開始する。
電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施すると、電力が遮断される。
電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施しないと、エンジン制御部正常起動６６が発生し、SIG1 出力６７が発生する。すると、電力供給が正常に維持される。
図４の「従来の電力制御回路」で説明した通り、電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施すると、電力が遮断される懸念がある。
【００２８】
図６は、図４に示した「従来の電力制御回路」における正常電源立上時のタイミングチャートである。
T1の期間は、コンセントＯＦＦの期間である。
T2の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T3,T4,T5の期間は、コンセントＯＮ定常状態である。
T6の期間は、ＳＷ１（４１）がＯＦＦからＯＮへの移行状態である。
T7の期間は、ＳＷ１（４１）がＯＮ時である。
T8の期間は、エンジン制御部１３が正常動作し、SIG1を出力した時である。
T9の期間は、SIG1（４６）の出力が安定した状態である。
T10の期間は、ＳＷ１（４１）がＯＮからＯＦＦされた時である。
T11,T12,T13,T14の期間は、エンジン制御部１３の安定動作期間である。
各種信号が、図６のようなタイミングであれば、正常に電源立上が実施される。
【００２９】
図７は、図４に示した「従来の電力制御回路」の正常電源立下時のタイミングチャートである。
T21の期間は、エンジン制御部１３の安定動作期間である。
T22の期間は、ＳＷ１（４１）がＯＦＦからＯＮへの移行状態である。
T23の期間は、エンジン制御部１３の正常立下準備完了後、SIG1（４６）をHighからLowへの移行状態である。
T24の期間は、SIG1（４６）をLow時、ＳＷ１（４１）がＯＮの時である。
T25の期間は、ＳＷ１（４１）がＯＮからＯＦＦへの移行状態である。
T26,T27,T28,T29,T30,T31,T32,T33の期間は、電源ＯＦＦの定常状態である。
各種信号が、図７のようなタイミングであれば、正常に電源立上が実施される。
【００３０】
前記図６、図７のタイミングチャートであれば、従来の電力制御回路は正常に動作する。しかし、次に説明するように、ＳＷ１（４１）を高速で連打した場合には、従来の電力制御回路には問題点がある。
図８は、図４に示した「従来の電力制御回路」の異常電源立上時のタイミングチャートである。
T41の期間は、コンセントＯＦＦである。
T42の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T43,T44,T45の期間は、コンセントＯＮ定常状態である。
T46の期間は、ＳＷ１（４１）ＯＦＦからＯＮへの移行状態である。
T47,T48,T49,T50の期間は、ＳＷ１（４１）のＯＮ/ＯＦＦを高速で連打した時である。
T51の期間は、ＳＷ１（４１）をＯＦＦした時である。
各種信号が、図８のようなタイミングである時、T47,T48,T49,T50の期間に、電源シーケンス生成回路４４に異常な電圧が供給されるため、エンジン制御部１３が正常に起動しない場合がある。
電源シーケンス生成回路４４に異常な電圧が供給されてしまうと、電源シーケンス生成回路４４だけでなく、エンジン制御部１３の劣化及び、異常動作が発生してしまい問題となる。
【００３１】
図９は、図４に示した「従来の電力制御回路」の異常電源立下時のタイミングチャートである。
T61の期間は、定常状態である。
T62の期間は、ＳＷ１（４１）ＯＦＦからＯＮへの移行状態である。
T63の期間は、エンジン制御部１３の正常立下準備完了後、SIG1（４６）をLowに落とした時である。
T64の期間は、SIG1（４６）をLowに落としていて、ＳＷ１（４１）がＯＮの時である。
T65の期間は、ＳＷ１（４１）がＯＮからＯＦＦに移行している時である。
T66,T67,T68,T69,T70,T71,T72,T73の期間は、電源ＯＦＦシーケンス実行時に、ＳＷ１（４１）をＯＮし、電源ＯＮしている状態である。
各種信号が、図９のようなタイミングである時、電源シーケンス生成回路４４への電力供給を止めようとしている時に、電源シーケンス生成回路４４への電力供給をハードで無理に実施するので（図９のタイミングT66,T67,T68,T69,T70,T71,T72,T73、ポイントN1）、電源シーケンス生成回路４４だけでなく、エンジン制御部１３の劣化及び、異常動作が発生してしまい問題となる。
【００３２】
本発明は、上記問題点を解決するべくなされたものである。
図１０は、本発明の実施形態の電力制御回路の回路図である。
図１０では、電位保持手段として、D-Type FLIP-FLOP(100)を用いている。ここに、電位保持手段とは、ユーザーによるスイッチの高速連打の際に、電力遮断回路の出力（VOUT１）を制御するN1を安定化させる手段を言う。
なお、電位保持手段は、周辺回路を変更する必要があるが、電圧遅延回路でもよい。
また、電圧遅延回路は、周辺回路を変更する必要があるが、電圧監視ＩＣまたは単安定マルチバイブレータＩＣまたはＣＲ回路の何れでもよい。
【００３３】
図１０では、ソフトによる制御システム終了時までには、電位保持手段をソフトによる制御システム開始前の状態に戻すことが出来ることを達成する方法として、D-Type FLIP-FLOP(100)のPRESET端子を用いている。
D-Type FLIP-FLOP(100)の前段に付いている、電圧監視ＩＣ(101)は、Lowの信号が入力されると出力機能が開始し、Highの信号が入力されると出力機能が停止する、イネーブル機能がER端子に付いているため、ソフトによる制御SIG2をHighにすることにて出力を直接変化させることが可能である。
仮にイネーブル機能が付いていない電圧監視ＩＣ(102)でも、Pch FET(109)を用いることと、Pch FET(109)がＯＦＦしている時の、電位をLowに落とす機能があるプルダウン抵抗110のような回路を用いることで、電源電圧供給を制御することで実現可能である。
また、電源電圧供給を制御する方法として、周辺回路を変更する必要があるが、入力段にpnpトランジスタやnpnトランジスタを用いることと、これらトランジスタのＯＦＦ時に、電位をLowに落とす機能があるプルダウン抵抗を用いてもよい。
【００３４】
図１０のように、電位保持手段として、D-Type FLIP-FLOP(100)を用いる場合、CLOCKの立上りエッジを検出して動作するため、外部ノイズに強くするため、電圧監視ＩＣ(102)を用いてノイズ除去をしている。
上記ノイズ除去は、バリスタ106でも達成可能である。
上記ノイズ除去は、抵抗120、コンデンサ107,108で構成されるＣＲ回路 でも達成可能である。
コンデンサ111は、電圧監視ＩＣ(102)へのノイズを減らすために付いている。
コンデンサ112は、電圧監視ＩＣ(102)の電圧遅延時間調整用のコンデンサである。
コンデンサ 112によって設定された、電圧遅延時間以下の長さの信号は、ノイズとして除去することが可能である。
【００３５】
抵抗113は、ダンピング抵抗として、抵抗114は、電圧監視ＩＣ(102)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
抵抗115,116は、ダンピング抵抗である。
抵抗117は、電圧監視ＩＣ(101)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
抵抗103は、SIG2(130)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
コンデンサ104は、電圧監視ＩＣ(101)へのノイズを減らすために付いている。
SIG2(130)の出力信号と、SIG1(46)の出力信号が同一信号の場合、配線パターンの節約ができる。
SIG2(130)の出力信号と、SIG1(46)の出力信号が異なる信号の場合、より安全に電圧供給が可能である。
【００３６】
図１１は、図１０に示した電力制御回路の電源立上時タイミングチャートである。
T81の期間は、コンセントＯＦＦの期間である。
T82の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T83の期間は、電圧監視ＩＣ(101)の電圧遅延時間である。
T84の期間は、電圧監視ＩＣ(101)の電圧遅延終了後である。
T85の期間は、SW1(41) ＯＦＦからＯＮへの移行状態である。
T86の期間は、電圧監視ＩＣ(102)の電圧遅延時間である。
T87の期間は、D-Type-FLIP-FLOP(100)出力のHighからLowへの移行状態である。
T88,T89の期間は、VOUT1(51)電圧立上り完了後の期間である。
T90の期間は、SIG1(46)信号のLowからHighへの移行状態である。
T91の期間は、SIG1(46)信号の立上り完了後の期間である。
T92の期間は、D-Type-FLIP-FLOP(100)の出力をPRESET端子制御により、LowからHighへの移行状態である。
T93の期間は、SW1(41) ＯＮからＯＦＦへの移行状態である。
T94の期間は、安定状態である。
図１１のタイミングT87,T88,T89,T90,T91,T92、ポイントN1から明らかなように、スイッチが高速連打された場合であっても、出力(Vout)は安定する。その結果、電源立上時ユーザーによるＳＷの高速ＯＮ/ＯＦＦに依存しないため、電源シーケンス異常は発生せず、安定電源供給が可能である。
【００３７】
図１２は、図１０に示した電力制御回路の電源立下時タイミングチャートである。
T101の期間は、安定状態である。
T102の期間は、SW1(41) ＯＦＦからＯＮへの移行状態である。
T103の期間は、SW1(41) ＯＮ状態である。
T104の期間は、電圧監視ＩＣ(101)の電圧遅延時間である。
T105,106,107,108,109,110,111,112,113,114の期間は、電源ＯＦＦ安定状態であり、電源ＯＮスタンバイ完了状態である。
図１２のタイミングT102,T103,T104、ポイントN1から明らかなように、スイッチが高速連打された場合であっても、N1は変化しない。つまり、電源立下り時の電源電圧状態時、電圧供給は、ユーザーによるＳＷに依存しないため、電源シーケンス異常は発生せず、安全に電源供給を止めることができる。
【００３８】
＜「課題を解決するための手段」に記載した発明以外の、発明＞
先に、「課題を解決するための手段」欄に１０個の解決手段を記載した。しかし、この１０個の解決手段以外にも、次の４個の解決手段がある。
請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が異なる信号とした。このようにすれば、ソフト制御により、二つ目の電力供給を確認した後、一つ目の電力遮断を実施出来るため、高信頼で、１つ目の電力遮断回路を無効化出来る。
また、請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした。このようにすれば、ソフト信号を用いることにより、次回、ユーザーがONする時に必要なトリガを検知できるようにすることができる。
【００３９】
また、上記の「請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした」発明において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、Pch FETを用いることと、プルダウン抵抗を用いることとした。このようにすれば、リセット機能が付いてない電位保持手段においても、電位保持手段に供給する電圧供給を制御することで、次回、ユーザーがONする時に必要なトリガを検知可能にできる。
また、上記の「請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした」発明において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、入力段にpnpトランジスタnpnトランジスタを用いることと、プルダウン抵抗を用いることとした。
このようにすれば、リセット機能が付いてない電位保持手段においても、電位保持手段に供給する電圧供給を制御することで、次回、ユーザーがONする時に必要なトリガを検知できるようにできる。
【図面の簡単な説明】
【００４０】
【図１】本発明を適用するインクジェット記録装置の機構的部分の基本構成図である。
【図２】同インクジェット記録装置の全体機能ブロック図である。
【図３】図２における符号１４の部分の機能ブロック図である。
【図４】図３における符号１５の部分の「従来の電力制御回路」の回路図である。
【図５】「従来の電力制御回路」の動作フローチャートである。
【図６】「従来の電力制御回路」における正常電源立上時のタイミングチャートである。
【図７】「従来の電力制御回路」の正常電源立下時のタイミングチャートである。
【図８】「従来の電力制御回路」の異常電源立上時のタイミングチャートである。
【図９】「従来の電力制御回路」の異常電源立下時のタイミングチャートである。
【図１０】本発明の実施形態の電力制御回路の回路図である。
【図１１】同電力制御回路の電源立上時タイミングチャートである。
【図１２】同電力制御回路の電源立下時タイミングチャートである。
【符号の説明】
【００４１】
１３…エンジン制御部
４１…ＳＷ１
４２…電力遮断回路１
４３…電力遮断回路２
４４…電源シーケンス生成回路
４７…VCC１
４６…SIG１
４８、４９…Ｐch FET
５１…VOUT１
１００…D-Type FLIP-FLOP
１０１、１０２…電圧監視ＩＣ
【技術分野】
【０００１】
本発明は、電力制御回路に関し、特に、ソフトによる制御システム開始前の状態時に、ソフトによる制御システムの開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる電力制御回路に関する。
【背景技術】
【０００２】
最近の複写機などの画像形成装置では、地球環境に配慮し、無駄な電力消費を抑える機能として、ユーザーが長時間使用しない場合には、「低消費電力モード」に移行する機能を備えたタイプのものがある。この「低消費電力モード」とは、例えばＣＰＵ（中央処理装置）、メモリなどには電力供給をすることにより、ソフトウェアによる制御（以下、「ソフト制御」と記す）は可能であるが、当面使用しない機能（例えばモーター）は停止させておくモードである。
そして、さらに地球環境に配慮した機器（画像形成装置）においては、ソフト制御に必要なＣＰＵ等は消費電力が多い傾向があるため、電力供給はせずに、ＣＰＵ等を含めたソフト制御機能も停止させる、「超低消費電力モード」に移行する機能を備えたタイプのものがある。
【０００３】
この「超低消費電力モード」に設定されていると、電力供給がされておらずソフト制御を実施できないので、ソフト制御に必要な電力供給をハードウェアで制御（以下、「ハード制御」と記す）する方法が用いられている。このハード制御の具体的手段としては、ユーザーによるスイッチの切り替えに委ねている場合が多いことが既に知られている。
図４は、従来の電力制御回路の一例である。図４において、ＳＷ１（スイッチ）４１が前述の「ユーザーによるスイッチの切り替えに委ねている」スイッチである（ハード制御）。そして、前記ソフト制御は、sig１（46）からのソフトウェアによる入力（Hi，Lowなど）により行う。
なお、図４の詳細構成および動作については、後述する。
【０００４】
ところで、ＣＰＵ等の高速で駆動するＩＣ（集積回路）は、内部のコア電源電位と外部のインターフェース電源電位とが異なる、複数電源電圧の供給が必要な場合が多い。このような複数電源電圧が必要なＩＣは、電源の立上順序を規定している場合が多く、複数電源電圧は、無駄な電力消費を抑えるために、電力遮断回路以降で生成されている場合が多い。そのため、複数電源電圧は電力遮断回路に依存している傾向が強い。
【０００５】
特許文献１には、簡単な回路構成でＣＰＵと周辺装置との電源投入及び遮断の順序を規定できる電源シーケンス制御回路の実現の目的で、
『制御プログラム不要の簡単な構成でありながら、第１のトランジスタがＯＮする電圧値や、第１のトランジスタがＯＮしてから第２のトランジスタがＯＮするまでの遅延時間を最適に設定することにより、電源スイッチをＯＮしてＣＰＵへの電源供給を開始する際には、ＣＰＵのロジック電源が十分立ち上がってＣＰＵの動作が安定化した後に、周辺装置に電源供給を開始することが可能となる。また、リレーのスイッチングスピードを最適に設定することにより、電源スイッチをＯＦＦしてＣＰＵへの電源供給を停止する際には、ＣＰＵのロジック電源が立ち下がってＣＰＵが不安定化する前に、周辺装置への電源供給を確実に停止できる。このため、動作が不安定な状態のＣＰＵから発せされた異常信号によって、周辺装置が誤動作したり回路が破壊されたりすることを有効に防止することができる電源シーケンス制御回路』、が開示されている。
特許文献１に開示された技術は、本発明とは確かに電源立上時のソフト制御を安全に実施する点では似ている点がある。
【０００６】
【特許文献１】特許第３０９０８６６号公報
【特許文献２】特開２００６−２０９６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、今までのソフト制御に必要な電力供給のハード制御は、ユーザーによるスイッチの切り替えに委ねている。そのため、例えばユーザーの意図の有無に関係無く高速でスイッチを切り替えしてしまった際（スイッチの高速連打の際）、電力遮断回路がＯＮ/ＯＦＦしてしまうので、電源シーケンス回路に意図しない電圧が入力され、複数電源電圧を生成する順番が狂ってしまい、複数電源電圧が必要なＩＣへの電源の立上順序異常が発生しダメージを与えるという問題点があった。
なお、従来の画像形成装置（インクジェット記録装置）における、前記スイッチの高速連打による問題点については、図面（図６〜図９）を用いて後述する。
【０００８】
本発明は上記の問題を解決すべくなされたものであり、ソフトによる制御システム開始前の状態時に、ソフトによる制御システムの開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる電力制御回路の提供を目的とする。
【課題を解決するための手段】
【０００９】
この目的を達成するために請求項1記載の発明は、ソフトウェアによる制御開始前の状態時に、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、ユーザーによるスイッチ（図１０の４１）の切り替えに委ねている、２つ以上の電力遮断回路（トランジスタ４８を介する回路とトランジスタ４９を介する回路）を有する電力制御回路において、
該電力制御回路は、ユーザーによる前記スイッチの連打の際に、前記２つ以上の電力遮断回路の出力（VOUT１）を安定化させるために電位を保持する電位保持手段（D-Type FLIP-FLOP(100)）を有し、
該電位保持手段は、
ソフトウェアによる制御開始状態に移行するためのトリガを、ユーザーが前記スイッチによりかけた後、ソフトウェアによる制御開始前の状態から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、前記１つ目の電力遮断回路（トランジスタ４８を介する回路）により開始させ、維持する第１の電力供給開始・維持手段（図11のタイミングT87、ポイントN1）と、
ソフトウェアによる制御開始直後には、前記２つ目の電力遮断回路（トランジスタ４９を介する回路）により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持する第２の電力供給開始・維持手段（図11のタイミングT90、ポイントN2）と、
前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持させた後、前記１つ目の電力遮断回路から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を遮断させ、維持する第３の電力供給開始・維持手段（図11のタイミングT92、ポイントN1）とを有し、
ソフトウェアによる制御終了時までには、前記電位保持手段をソフトウェアによる制御開始前の状態に戻すことを可能としたことを特徴とする。
【００１０】
また、請求項２記載の発明は、請求項１記載の電力制御回路において、前記電位保持手段に、D-typeフリップフロップ回路を用いることを特徴とする。
また、請求項３記載の発明は、請求項１記載の電力制御回路において、前記電位保持手段に、電圧遅延回路を用いることを特徴とする。
また、請求項４記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする。
【００１１】
また、請求項５記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする。
また、請求項６記載の発明は、請求項３記載の電力制御回路において、前記電圧遅延回路に、単安定マルチバイブレータを用いることを特徴とする。
また、請求項７記載の発明は、請求項２記載の電力制御回路において、前記フリップフロップのクロック入力端子の前段に、電圧遅延回路を用いることを特徴とする。
【００１２】
また、請求項８記載の発明は、請求項７記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする。
また、請求項９記載の発明は、請求項７記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする。
また、請求項１０記載の発明は、請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が同一信号であることを特徴とする。
【発明の効果】
【００１３】
請求項１記載の発明によれば、ユーザーによるスイッチの切替動作をエッジ検出し、エッジ検出により、１つ目の電力遮断回路の制御を固定するため、ユーザーによるスイッチの高速切替による、電圧供給のＯＮ/ＯＦＦを無効化できる。
電力遮断機能を並列に２つ有しているため、ソフトウェアによる制御が開始してからは、ソフトにより電圧供給のＯＮ/ＯＦＦを決定できる。
１つ目の電力遮断回路の制御をソフトにより、無効化する機能を有しているため、１つ目の電力遮断回路を無効化し消費電力の削減を図ることができる。
１つ目の電力遮断回路の制御をハードにより、初期化する機能を有しているため、次回、ユーザーがＯＮする時に必要なトリガを検知できる。
そのため、ソフトウェアによる制御システム開始前の状態時に、ソフトウェアによる制御システム開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている電力制御回路において、ユーザーが高速でスイッチを切り替えても、ソフト制御に必要な電力を安定供給できる。
【００１４】
請求項２記載の発明によれば、D-typeフリップフロップ回路が入力データをエッジ検出により、出力を固定する機能を有するので、ソフトが安定して動作することを確認した後、１つ目の電力遮断回路を無効化出来る。
請求項３記載の発明によれば、ソフトが安定して動作する時間を予測し（例えば、図１１のタイミングT87、ポイントN3が立ち下がってから、タイミングT90、ポイントN2が立ち下がるまでの時間）、電圧遅延回路により予測値を設定することで、ソフトが安定して動作することを確認する信号が不要になるため、簡単な構成で１つ目の電力遮断回路を無効化出来る。
【００１５】
請求項４記載の発明によれば、電圧遅延時間をＣＲ回路により、設定することで、低コストで、１つ目の電力遮断回路を無効化出来る。
請求項５記載の発明によれば、電圧遅延時間を電圧検出ＩＣにより、設定することで、高い信頼性で、１つ目の電力遮断回路を無効化出来る。
請求項６記載の発明によれば、電圧遅延時間を単安定マルチバイブレータにより、設定することで、効果５と同様に高い信頼性で、１つ目の電力遮断回路を無効化出来る。
【００１６】
請求項７記載の発明によれば、クロック入力端子に電圧遅延回路を用いることで、電圧遅延時間以下のノイズを無効化できる。例えば、図１１のタイミングT86の区間にノイズが乗ったとしても、ポイントN5はLow出力を維持する。ノイズの影響で電圧遅延回路の入力電位が変化すると、T87の区間には移行せず、T85,T86の区間に再び戻るため、電圧遅延以下のノイズを無効化できる。
【００１７】
請求項９記載の発明によれば、電圧遅延時間を電圧検出ＩＣにより、設定することで、高い信頼性で、電圧遅延時間以下のノイズを無効化できる。
請求項１０記載の発明によれば、複数信号が不要になるため、簡単な構成で１つ目の電力遮断回路を無効化出来る。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図示の実施形態に基いて説明する。
先ず、本発明を適用するインクジェット記録装置（画像形成装置）について説明し、次に、該インクジェット記録装置の使用されている「従来の電力制御回路」の欠点を説明する。
図１はインクジェット記録装置の基本構成図、図２はインクジェット記録装置の全体機能ブロック図、図３は図２における符号１４の部分の機能ブロック図、図４は図３における符号１５の部分の「従来の電力制御回路」の回路図である。
本発明は、図４の「従来の電力制御回路」を改良したものであり、その実施形態の電力制御回路を、図１０〜図１２に基づいて後述する。
【００１９】
図１に示すように、キャリッジ１はガイドロット２で保持されて、主走査モータ３との間に渡されたプーリー４を介して主走査方向に走査する。このキャリッジ１には、例えばイエロー(Y)、シアン(C)、マゼンタ(M)、ブラック(K)の各色のインク滴を吐出する記録ヘッド９が搭載されていて、該記録ヘッド９に配列されたインク吐出ノズル１０からインクを吐出できる。
キャリッジ１を主走査方向に移動させながら必要な位置でインク滴を吐出することによって記録媒体１２上に画像を形成する。
キャリッジ１の位置情報は筐体に固定されたエンコーダシート５に等間隔で記録されたパターンを、キャリッジ１に固定された主走査エンコーダ６で移動しながら読み取ってカウントを加算／減算することで得ることができる。
【００２０】
このような主走査方向のキャリッジ移動とインク吐出動作を１回行うことで、ノズル列の長さと同じ幅のバンドに対して画像を形成することができる。そして、１バンド分の画像形成が終了したら副走査モーター７を駆動して記録媒体１２を副走査方向に移動させて、再度１バンド分の画像形成動作をさせるように繰り返せば、記録媒体１２の任意の場所に画像を形成することができる。
【００２１】
図２に示すように、インクジェット記録装置の操作・表示部２０は、ユーザーからの動作要求の検知及びユーザーへのメッセージの表示を行う。
ユーザーからの動作要求に従い、電力制御部２１を用いてエンジン制御部１３に電力を適切に供給する。
ＣＰＵ（２３）は、エンジン制御部１３内の処理を司る。
ＲＯＭ（２４）は、ファームウェアや記録ヘッドの駆動波形データを格納する。
ＲＡＭ（２５）は、画像データ等を格納する。
ホストI/F（２６）は、ホストＰＣ（２２）からの印刷ジョブ（画像データ）を受信する。
用紙有無検出部２８は、キャリッジ1上のレジストセンサ３１から用紙の有無およびサイズを検出する。
【００２２】
主走査制御部２９は、主走査エンコーダ６から得られる位置情報をもとに、キャリッジ１を記録媒体１２上の任意の位置に移動する。
副走査制御部３０は、副走査エンコーダ３２から得られる位置情報をもとに、搬送ベルト上の記録媒体１２を任意の位置に移動する。
記録ヘッド制御部２７は、主/副走査制御部２９、３０及び用紙有無検出部２８からの情報に連動し、ＲＡＭ（２５）に格納された画像データおよびＲＯＭ（２４）に格納された記録ヘッド駆動波形を記録ヘッドに転送する。
符号１４は、操作・表示部２０と、電力制御部２１と、エンジン制御部１３の一部を説明するための部分機能ブロックであり、その構成を図３に示す。
【００２３】
図３に示すように、操作・表示部２０の一部をなすＳＷ１（４１）は、電力制御部２１の一部をなす電力遮断回路１（４２）の電力遮断を停止するためのスイッチであり、ユーザーが任意にＯＮ/ＯＦＦすることが可能である。このＳＷ１（４１）は、押すことでＧＮＤに接地され、押さないとハイインピーダンスになるスイッチであり、説明を行いやすくするため、ＳＷ１（４１）が押されている時をＯＮ、押されていない時をＯＦＦとする。
仮に、自動復帰しない固定型のスイッチであったとしても、ユーザーは任意に固定型のスイッチをＯＮ/ＯＦＦ出来るため、今回の発明が適用可能である。
【００２４】
電力遮断回路１（４２）は、電源シーケンス生成回路４４への電力供給を制御する。該電源シーケンス生成回路４４は、エンジン制御部１３に必要な各電源電圧を生成し、各ＩＣに適切な順序で各電源電圧を安定供給するための回路である。
例えば、ＣＰＵ（２３）等の２電源を持つＩＣの電源供給順序を既定出来る。
エンジン制御部１３は、ＣＰＵ（２３）等の主要なＩＣの動作が安定した後、SIG１（４６）を出力する。
電力遮断回路２（４３）は、SIG１（４６）の信号により、電源シーケンス生成回路４４への電力供給を制御する。
符号１５は、電力制御回路を示す部分機能ブロックである。
【００２５】
ここで、図４に示す「従来の電力制御回路」（図３における符号１５に該当する部分）の構成を説明する。この「従来の電力制御回路」１５は、電源シーケンス生成回路４４への入力電圧を制御するための回路である。
図４において、VCC１（４７）は、インクジェット記録装置の電源コード（図示省略）をコンセントに接続している間（コンセントＩＮの間）、常時出力する電圧であり、出力電圧は約５Ｖ程度である。
Ｐch FET（４８）は、ＳＷ１（４１）をＯＮ/ＯＦＦすることにより、VCC１（４７）から、VOUT１（５１）へ供給する電圧を制御している。
Ｐch FET（４９）は、ソフト制御により（ソフトによるSIG１（４６）の入力により）、VCC１（４７）から、VOUT１（５１）へ供給する電圧を制御している。
ｎｐｎトランジスタ５０は、SIG１（４６）を反転させるために用いている。
【００２６】
抵抗５２は電流制限用抵抗、抵抗５３は、SIG1（４６）がハイインピーダンスになった時に、ｎｐｎトランジスタ５０のベース入力電圧が不定になることを防いでいる。
抵抗５４、５６は、Ｐch FET（４８）,（４９）のゲート電圧を適切に降下させる機能を持つ。
VOFF（５５）は、ユーザーが電源を切りたいことをエンジン制御部１３に伝えて、適切な処理をした後、SIG１（４６）をLow出力にし、Ｐch FET（４９）にてVOUT1（５１）への電力供給を遮断する信号である。
図４に示した「従来の電力制御回路」の場合、Ｐch FET（４８）は、ＳＷ１（４１）をＯＮ/ＯＦＦすることで、電源シーケンス回路４４への供給電圧を制御出来るため、電源シーケンス回路４４への供給電圧は、ユーザーに任意に制御されてしまうため、不安定になる懸念がある。
【００２７】
図５は、図４に示した電力制御回路の動作フローチャートである。
図５に示すように、コンセントＩＮ（６１）は、起動に必要な電力を生成する。
電力遮断６２にて、無駄な電力を遮断する。
ＳＷ１ ＯＮ（６３）にて、ＯＮする時は、電源シーケンス回路４４に電力を供給し、電源シーケンス回路動作６４が開始する。
電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施すると、電力が遮断される。
電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施しないと、エンジン制御部正常起動６６が発生し、SIG1 出力６７が発生する。すると、電力供給が正常に維持される。
図４の「従来の電力制御回路」で説明した通り、電源シーケンス回路動作６４中に、ＳＷ１ OFF（６５）を実施すると、電力が遮断される懸念がある。
【００２８】
図６は、図４に示した「従来の電力制御回路」における正常電源立上時のタイミングチャートである。
T1の期間は、コンセントＯＦＦの期間である。
T2の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T3,T4,T5の期間は、コンセントＯＮ定常状態である。
T6の期間は、ＳＷ１（４１）がＯＦＦからＯＮへの移行状態である。
T7の期間は、ＳＷ１（４１）がＯＮ時である。
T8の期間は、エンジン制御部１３が正常動作し、SIG1を出力した時である。
T9の期間は、SIG1（４６）の出力が安定した状態である。
T10の期間は、ＳＷ１（４１）がＯＮからＯＦＦされた時である。
T11,T12,T13,T14の期間は、エンジン制御部１３の安定動作期間である。
各種信号が、図６のようなタイミングであれば、正常に電源立上が実施される。
【００２９】
図７は、図４に示した「従来の電力制御回路」の正常電源立下時のタイミングチャートである。
T21の期間は、エンジン制御部１３の安定動作期間である。
T22の期間は、ＳＷ１（４１）がＯＦＦからＯＮへの移行状態である。
T23の期間は、エンジン制御部１３の正常立下準備完了後、SIG1（４６）をHighからLowへの移行状態である。
T24の期間は、SIG1（４６）をLow時、ＳＷ１（４１）がＯＮの時である。
T25の期間は、ＳＷ１（４１）がＯＮからＯＦＦへの移行状態である。
T26,T27,T28,T29,T30,T31,T32,T33の期間は、電源ＯＦＦの定常状態である。
各種信号が、図７のようなタイミングであれば、正常に電源立上が実施される。
【００３０】
前記図６、図７のタイミングチャートであれば、従来の電力制御回路は正常に動作する。しかし、次に説明するように、ＳＷ１（４１）を高速で連打した場合には、従来の電力制御回路には問題点がある。
図８は、図４に示した「従来の電力制御回路」の異常電源立上時のタイミングチャートである。
T41の期間は、コンセントＯＦＦである。
T42の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T43,T44,T45の期間は、コンセントＯＮ定常状態である。
T46の期間は、ＳＷ１（４１）ＯＦＦからＯＮへの移行状態である。
T47,T48,T49,T50の期間は、ＳＷ１（４１）のＯＮ/ＯＦＦを高速で連打した時である。
T51の期間は、ＳＷ１（４１）をＯＦＦした時である。
各種信号が、図８のようなタイミングである時、T47,T48,T49,T50の期間に、電源シーケンス生成回路４４に異常な電圧が供給されるため、エンジン制御部１３が正常に起動しない場合がある。
電源シーケンス生成回路４４に異常な電圧が供給されてしまうと、電源シーケンス生成回路４４だけでなく、エンジン制御部１３の劣化及び、異常動作が発生してしまい問題となる。
【００３１】
図９は、図４に示した「従来の電力制御回路」の異常電源立下時のタイミングチャートである。
T61の期間は、定常状態である。
T62の期間は、ＳＷ１（４１）ＯＦＦからＯＮへの移行状態である。
T63の期間は、エンジン制御部１３の正常立下準備完了後、SIG1（４６）をLowに落とした時である。
T64の期間は、SIG1（４６）をLowに落としていて、ＳＷ１（４１）がＯＮの時である。
T65の期間は、ＳＷ１（４１）がＯＮからＯＦＦに移行している時である。
T66,T67,T68,T69,T70,T71,T72,T73の期間は、電源ＯＦＦシーケンス実行時に、ＳＷ１（４１）をＯＮし、電源ＯＮしている状態である。
各種信号が、図９のようなタイミングである時、電源シーケンス生成回路４４への電力供給を止めようとしている時に、電源シーケンス生成回路４４への電力供給をハードで無理に実施するので（図９のタイミングT66,T67,T68,T69,T70,T71,T72,T73、ポイントN1）、電源シーケンス生成回路４４だけでなく、エンジン制御部１３の劣化及び、異常動作が発生してしまい問題となる。
【００３２】
本発明は、上記問題点を解決するべくなされたものである。
図１０は、本発明の実施形態の電力制御回路の回路図である。
図１０では、電位保持手段として、D-Type FLIP-FLOP(100)を用いている。ここに、電位保持手段とは、ユーザーによるスイッチの高速連打の際に、電力遮断回路の出力（VOUT１）を制御するN1を安定化させる手段を言う。
なお、電位保持手段は、周辺回路を変更する必要があるが、電圧遅延回路でもよい。
また、電圧遅延回路は、周辺回路を変更する必要があるが、電圧監視ＩＣまたは単安定マルチバイブレータＩＣまたはＣＲ回路の何れでもよい。
【００３３】
図１０では、ソフトによる制御システム終了時までには、電位保持手段をソフトによる制御システム開始前の状態に戻すことが出来ることを達成する方法として、D-Type FLIP-FLOP(100)のPRESET端子を用いている。
D-Type FLIP-FLOP(100)の前段に付いている、電圧監視ＩＣ(101)は、Lowの信号が入力されると出力機能が開始し、Highの信号が入力されると出力機能が停止する、イネーブル機能がER端子に付いているため、ソフトによる制御SIG2をHighにすることにて出力を直接変化させることが可能である。
仮にイネーブル機能が付いていない電圧監視ＩＣ(102)でも、Pch FET(109)を用いることと、Pch FET(109)がＯＦＦしている時の、電位をLowに落とす機能があるプルダウン抵抗110のような回路を用いることで、電源電圧供給を制御することで実現可能である。
また、電源電圧供給を制御する方法として、周辺回路を変更する必要があるが、入力段にpnpトランジスタやnpnトランジスタを用いることと、これらトランジスタのＯＦＦ時に、電位をLowに落とす機能があるプルダウン抵抗を用いてもよい。
【００３４】
図１０のように、電位保持手段として、D-Type FLIP-FLOP(100)を用いる場合、CLOCKの立上りエッジを検出して動作するため、外部ノイズに強くするため、電圧監視ＩＣ(102)を用いてノイズ除去をしている。
上記ノイズ除去は、バリスタ106でも達成可能である。
上記ノイズ除去は、抵抗120、コンデンサ107,108で構成されるＣＲ回路 でも達成可能である。
コンデンサ111は、電圧監視ＩＣ(102)へのノイズを減らすために付いている。
コンデンサ112は、電圧監視ＩＣ(102)の電圧遅延時間調整用のコンデンサである。
コンデンサ 112によって設定された、電圧遅延時間以下の長さの信号は、ノイズとして除去することが可能である。
【００３５】
抵抗113は、ダンピング抵抗として、抵抗114は、電圧監視ＩＣ(102)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
抵抗115,116は、ダンピング抵抗である。
抵抗117は、電圧監視ＩＣ(101)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
抵抗103は、SIG2(130)の出力がハイインピーダンスになっている時に、Lowに落とす機能がある。
コンデンサ104は、電圧監視ＩＣ(101)へのノイズを減らすために付いている。
SIG2(130)の出力信号と、SIG1(46)の出力信号が同一信号の場合、配線パターンの節約ができる。
SIG2(130)の出力信号と、SIG1(46)の出力信号が異なる信号の場合、より安全に電圧供給が可能である。
【００３６】
図１１は、図１０に示した電力制御回路の電源立上時タイミングチャートである。
T81の期間は、コンセントＯＦＦの期間である。
T82の期間は、コンセントＯＦＦからＯＮへの移行状態である。
T83の期間は、電圧監視ＩＣ(101)の電圧遅延時間である。
T84の期間は、電圧監視ＩＣ(101)の電圧遅延終了後である。
T85の期間は、SW1(41) ＯＦＦからＯＮへの移行状態である。
T86の期間は、電圧監視ＩＣ(102)の電圧遅延時間である。
T87の期間は、D-Type-FLIP-FLOP(100)出力のHighからLowへの移行状態である。
T88,T89の期間は、VOUT1(51)電圧立上り完了後の期間である。
T90の期間は、SIG1(46)信号のLowからHighへの移行状態である。
T91の期間は、SIG1(46)信号の立上り完了後の期間である。
T92の期間は、D-Type-FLIP-FLOP(100)の出力をPRESET端子制御により、LowからHighへの移行状態である。
T93の期間は、SW1(41) ＯＮからＯＦＦへの移行状態である。
T94の期間は、安定状態である。
図１１のタイミングT87,T88,T89,T90,T91,T92、ポイントN1から明らかなように、スイッチが高速連打された場合であっても、出力(Vout)は安定する。その結果、電源立上時ユーザーによるＳＷの高速ＯＮ/ＯＦＦに依存しないため、電源シーケンス異常は発生せず、安定電源供給が可能である。
【００３７】
図１２は、図１０に示した電力制御回路の電源立下時タイミングチャートである。
T101の期間は、安定状態である。
T102の期間は、SW1(41) ＯＦＦからＯＮへの移行状態である。
T103の期間は、SW1(41) ＯＮ状態である。
T104の期間は、電圧監視ＩＣ(101)の電圧遅延時間である。
T105,106,107,108,109,110,111,112,113,114の期間は、電源ＯＦＦ安定状態であり、電源ＯＮスタンバイ完了状態である。
図１２のタイミングT102,T103,T104、ポイントN1から明らかなように、スイッチが高速連打された場合であっても、N1は変化しない。つまり、電源立下り時の電源電圧状態時、電圧供給は、ユーザーによるＳＷに依存しないため、電源シーケンス異常は発生せず、安全に電源供給を止めることができる。
【００３８】
＜「課題を解決するための手段」に記載した発明以外の、発明＞
先に、「課題を解決するための手段」欄に１０個の解決手段を記載した。しかし、この１０個の解決手段以外にも、次の４個の解決手段がある。
請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が異なる信号とした。このようにすれば、ソフト制御により、二つ目の電力供給を確認した後、一つ目の電力遮断を実施出来るため、高信頼で、１つ目の電力遮断回路を無効化出来る。
また、請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした。このようにすれば、ソフト信号を用いることにより、次回、ユーザーがONする時に必要なトリガを検知できるようにすることができる。
【００３９】
また、上記の「請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした」発明において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、Pch FETを用いることと、プルダウン抵抗を用いることとした。このようにすれば、リセット機能が付いてない電位保持手段においても、電位保持手段に供給する電圧供給を制御することで、次回、ユーザーがONする時に必要なトリガを検知可能にできる。
また、上記の「請求項１記載の電力制御回路において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、ソフトによる信号を用いることにした」発明において、前記電位保持手段をソフトによる制御システム開始前の状態に戻す方法が、入力段にpnpトランジスタnpnトランジスタを用いることと、プルダウン抵抗を用いることとした。
このようにすれば、リセット機能が付いてない電位保持手段においても、電位保持手段に供給する電圧供給を制御することで、次回、ユーザーがONする時に必要なトリガを検知できるようにできる。
【図面の簡単な説明】
【００４０】
【図１】本発明を適用するインクジェット記録装置の機構的部分の基本構成図である。
【図２】同インクジェット記録装置の全体機能ブロック図である。
【図３】図２における符号１４の部分の機能ブロック図である。
【図４】図３における符号１５の部分の「従来の電力制御回路」の回路図である。
【図５】「従来の電力制御回路」の動作フローチャートである。
【図６】「従来の電力制御回路」における正常電源立上時のタイミングチャートである。
【図７】「従来の電力制御回路」の正常電源立下時のタイミングチャートである。
【図８】「従来の電力制御回路」の異常電源立上時のタイミングチャートである。
【図９】「従来の電力制御回路」の異常電源立下時のタイミングチャートである。
【図１０】本発明の実施形態の電力制御回路の回路図である。
【図１１】同電力制御回路の電源立上時タイミングチャートである。
【図１２】同電力制御回路の電源立下時タイミングチャートである。
【符号の説明】
【００４１】
１３…エンジン制御部
４１…ＳＷ１
４２…電力遮断回路１
４３…電力遮断回路２
４４…電源シーケンス生成回路
４７…VCC１
４６…SIG１
４８、４９…Ｐch FET
５１…VOUT１
１００…D-Type FLIP-FLOP
１０１、１０２…電圧監視ＩＣ
【特許請求の範囲】
【請求項１】
ソフトウェアによる制御開始前の状態時に、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている、２つ以上の電力遮断回路を有する電力制御回路において、
該電力制御回路は、ユーザーによる前記スイッチの連打の際に、前記２つ以上の電力遮断回路の出力を安定化させるために電位を保持する電位保持手段を有し、
該電位保持手段は、
ソフトウェアによる制御開始状態に移行するためのトリガを、ユーザーが前記スイッチによりかけた後、ソフトウェアによる制御開始前の状態から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、前記１つ目の電力遮断回路により開始させ、維持する第１の電力供給開始・維持手段と、
ソフトウェアによる制御開始直後には、前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持する第２の電力供給開始・維持手段と、
前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持させた後、前記１つ目の電力遮断回路から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を遮断させ、維持する第３の電力供給開始・維持手段とを有し、
ソフトウェアによる制御終了時までには、前記電位保持手段をソフトウェアによる制御開始前の状態に戻すことを可能としたことを特徴とする電力制御回路。
【請求項２】
請求項１記載の電力制御回路において、
前記電位保持手段に、D-typeフリップフロップ回路を用いることを特徴とする電力制御回路。
【請求項３】
請求項１記載の電力制御回路において、
前記電位保持手段に、電圧遅延回路を用いることを特徴とする電力制御回路。
【請求項４】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする電力制御回路。
【請求項５】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする電力制御回路。
【請求項６】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、単安定マルチバイブレータを用いることを特徴とする電力制御回路。
【請求項７】
請求項２記載の電力制御回路において、前記フリップフロップのクロック入力端子の前段に、電圧遅延回路を用いることを特徴とする電力制御回路。
【請求項８】
請求項７記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする電力制御回路。
【請求項９】
請求項７記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする電力制御回路。
【請求項１０】
請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が同一信号であることを特徴とする電力制御回路。
【請求項１】
ソフトウェアによる制御開始前の状態時に、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、ユーザーによるスイッチの切り替えに委ねている、２つ以上の電力遮断回路を有する電力制御回路において、
該電力制御回路は、ユーザーによる前記スイッチの連打の際に、前記２つ以上の電力遮断回路の出力を安定化させるために電位を保持する電位保持手段を有し、
該電位保持手段は、
ソフトウェアによる制御開始状態に移行するためのトリガを、ユーザーが前記スイッチによりかけた後、ソフトウェアによる制御開始前の状態から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を、前記１つ目の電力遮断回路により開始させ、維持する第１の電力供給開始・維持手段と、
ソフトウェアによる制御開始直後には、前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持する第２の電力供給開始・維持手段と、
前記２つ目の電力遮断回路により、ソフトウェアによる制御開始状態に移行するために必要な電力供給を開始させ、維持させた後、前記１つ目の電力遮断回路から、ソフトウェアによる制御開始状態に移行するために必要な電力供給を遮断させ、維持する第３の電力供給開始・維持手段とを有し、
ソフトウェアによる制御終了時までには、前記電位保持手段をソフトウェアによる制御開始前の状態に戻すことを可能としたことを特徴とする電力制御回路。
【請求項２】
請求項１記載の電力制御回路において、
前記電位保持手段に、D-typeフリップフロップ回路を用いることを特徴とする電力制御回路。
【請求項３】
請求項１記載の電力制御回路において、
前記電位保持手段に、電圧遅延回路を用いることを特徴とする電力制御回路。
【請求項４】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする電力制御回路。
【請求項５】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする電力制御回路。
【請求項６】
請求項３記載の電力制御回路において、
前記電圧遅延回路に、単安定マルチバイブレータを用いることを特徴とする電力制御回路。
【請求項７】
請求項２記載の電力制御回路において、前記フリップフロップのクロック入力端子の前段に、電圧遅延回路を用いることを特徴とする電力制御回路。
【請求項８】
請求項７記載の電力制御回路において、前記電圧遅延回路に、ＣＲ回路を用いることを特徴とする電力制御回路。
【請求項９】
請求項７記載の電力制御回路において、前記電圧遅延回路に、電圧検出ＩＣを用いることを特徴とする電力制御回路。
【請求項１０】
請求項１記載の電力制御回路において、前記１つ目の電力遮断回路の電力遮断信号と、前記２つ目の電力遮断回路の電力供給開始信号が同一信号であることを特徴とする電力制御回路。
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１】
【公開番号】特開２０１０−７２７９１（Ｐ２０１０−７２７９１Ａ）
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願番号】特願２００８−２３７５００（Ｐ２００８−２３７５００）
【出願日】平成２０年９月１７日（２００８．９．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願日】平成２０年９月１７日（２００８．９．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]