電圧生成回路
【課題】回路規模の増大を抑制しながら基準電圧を安定化させる。
【解決手段】電圧生成回路１００は、基準電圧Ｖrefを出力点２００に発生させる回路であり、分圧回路１０と時定数回路２０と補償回路３０とで構成される。分圧回路１０は、電源間経路４０上の複数の抵抗素子により電源電圧の分圧電圧Ｖr1を生成する。時定数回路２０は、分圧回路１０の分圧点Ｎr1と出力点２００との間に介在する抵抗素子２２と、出力点２００に接続された容量素子２４とを含む。補償回路３０は、例えば電流出力型の差動増幅回路で構成され、分圧電圧Ｖr1の変化が補償されるように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す。
【解決手段】電圧生成回路１００は、基準電圧Ｖrefを出力点２００に発生させる回路であり、分圧回路１０と時定数回路２０と補償回路３０とで構成される。分圧回路１０は、電源間経路４０上の複数の抵抗素子により電源電圧の分圧電圧Ｖr1を生成する。時定数回路２０は、分圧回路１０の分圧点Ｎr1と出力点２００との間に介在する抵抗素子２２と、出力点２００に接続された容量素子２４とを含む。補償回路３０は、例えば電流出力型の差動増幅回路で構成され、分圧電圧Ｖr1の変化が補償されるように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧から所定の電圧を生成する技術に関する。
【背景技術】
【０００２】
各種の電子機器で使用される定電圧（以下「基準電圧」という）を生成する電圧生成回路が従来から提案されている。例えば特許文献１には、図４に示すように、電源電圧（Ｖdd-Ｖss）から分圧電圧Ｖrを生成する分圧回路９０と、出力点９２に発生する基準電圧Ｖrefの変動を抵抗素子９４２と容量素子９４４とで抑制する時定数回路（積分回路）９４とを含んで構成される。また、電源投入時に出力点９２の電圧を高速に上昇させる高速充電回路９６が出力点９２に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１０５２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の技術のもとで基準電圧Ｖrefを高度に安定化させるには、抵抗素子９４２や容量素子９４４の大型化により時定数回路９４の時定数を増加させる必要があり、回路規模（設置面積）が増大するという問題がある。また、容量素子９４４を集積回路に外付けした構成では、容量素子９４４の大型化により部品コストの上昇が顕在化するという問題もある。以上の事情を考慮して、本発明は、回路規模の増大を抑制しながら基準電圧を高度に安定化させることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために本発明が採用する手段を説明する。なお、本発明の理解を容易にするために、以下の説明では、本発明の要素と後述の実施形態の要素との対応を括弧書で付記するが、本発明の範囲を実施形態の例示に限定する趣旨ではない。
【０００６】
本発明の電圧生成回路は、基準電圧（例えば基準電圧Ｖref）を出力点（例えば出力点２００）に発生させる電圧生成回路であって、電源間経路（例えば電源間経路４０）上の複数の抵抗素子により電源電圧の分圧電圧（例えば分圧電圧Ｖr1）を生成する分圧回路（例えば分圧回路１０）と、分圧回路の分圧点（例えば接続点Ｎr1）と出力点との間に介在する出力抵抗素子（例えば抵抗素子２２）と前記出力点に接続された容量素子（例えば容量素子２４）とを含む時定数回路（例えば時定数回路２０）と、分圧電圧の変化が補償されるように出力抵抗素子の両端間電圧に応じた補償電流（例えば補償電流Ｉc）を電源間経路に流す補償回路（例えば補償回路３０）とを具備する。
【０００７】
以上の構成によれば、出力抵抗素子の両端間電圧に応じた補償電流を電源間経路に流すこと（すなわち、電源間経路に対する補償電流の供給または電源間経路からの補償電流の取込）で分圧電圧の変動が抑制される。したがって、抵抗素子や容量素子の大型化を抑制しながら基準電圧を高度に安定させることが可能である。なお、補償回路の具体的な構成は任意であるが、例えば、分圧電圧と基準電圧とを差動入力として補償電流を生成する電流出力型の差動増幅回路が補償回路として好適に採用される。
【０００８】
本発明の好適な態様において、分圧回路は、電源間経路上に直列に配置された第１抵抗素子（例えば第１抵抗素子１１）と第２抵抗素子（例えば第２抵抗素子１２）と第３抵抗素子（例えば第３抵抗素子１３）とを含み、第１抵抗素子と第２抵抗素子との接続点（例えば接続点Ｎr1）を分圧点として分圧電圧を生成し、補償回路は、第２抵抗素子と第３抵抗素子との接続点（例えば接続点Ｎr2）に対して補償電流を流す。以上の態様では、第２抵抗素子と第３抵抗素子との接続点に補償電流を流すこと（接続点に対する補償電流の供給または接続点からの補償電流の取込）により当該接続点の電圧を変動させることで、第１抵抗素子と第２抵抗素子との接続点である分圧点の分圧電圧の変動が有効に補償される。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る電圧生成回路の回路図である。
【図２】補償回路の具体例を図示した電圧生成回路の回路図である。
【図３】電圧生成回路における電圧および電流の変化の説明図である。
【図４】特許文献１の電圧生成回路の回路図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施形態に係る電圧生成回路１００の回路図である。電圧生成回路１００は、電源電圧（高位側電源Ｖdd，低位側電源Ｖss）から所定の基準電圧Ｖrefを生成して出力点２００（電圧出力端子）に出力する回路であり、分圧回路１０と時定数回路２０と補償回路３０とを含む集積回路として構成される。なお、電圧生成回路１００の各要素を複数の集積回路に分散した構成も採用され得る。
【００１１】
分圧回路１０は、電源電圧の分圧で分圧電圧Ｖr1を生成する回路であり、高位側電源Ｖddと低位側電源（接地）Ｖssとを結ぶ経路（以下「電源間経路」という）４０上に直列に接続された第１抵抗素子１１と第２抵抗素子１２と第３抵抗素子１３とを含んで構成される。第１抵抗素子１１（抵抗値Ｒ1）は高位側電源Ｖddに接続され、第３抵抗素子１３（抵抗値Ｒ3）は低位側電源Ｖssに接続される。第２抵抗素子１２（抵抗値Ｒ2）は、接続点Ｎr1で第１抵抗素子１１に接続されるとともに接続点Ｎr2で第３抵抗素子１３に接続される。第１抵抗素子１１と第２抵抗素子１２および第３抵抗素子１３との抵抗比に応じた分圧電圧Ｖr1が接続点Ｎr1（以下「分圧点Ｎr1」という）に生成される。
【００１２】
時定数回路２０は、基準電圧Ｖrefを電源電圧（高位側電源Ｖdd）の変動に対して安定化させる積分回路（ローパスフィルタ）であり、抵抗素子２２と容量素子２４とを含んで構成される。抵抗素子２２は、分圧回路１０内で分圧電圧Ｖr1が出力される分圧点Ｎr1と基準電圧Ｖrefが発生する出力点２００との間に介在する。すなわち、抵抗素子２２の第１端ｒ1が出力点２００に接続され、第１端ｒ1とは反対側の第２端ｒ2が分圧点Ｎr1に接続される。容量素子２４は出力点２００に接続される。なお、分圧回路１０と抵抗素子２２と補償回路３０とが搭載された集積回路に容量素子２４を外付けした構成も採用され得る。
【００１３】
高位側電源Ｖddの変化に連動して分圧電圧Ｖr1が変化した場合でも、抵抗素子２２の抵抗値Ｒrefと容量素子２４の容量値Ｃrefとで定まる時定数に応じて基準電圧Ｖrefの変動は抑制（平滑化）される。しかし、基準電圧Ｖrefを高度に安定化させるには抵抗素子２２の抵抗値Ｒrefや容量素子２４の容量値Ｃrefを増加させる必要がある。抵抗素子２２や容量素子２４の大型化（電圧生成回路１００の回路規模の拡大）を抑制しながら基準電圧Ｖrefを高度に安定化させるために、分圧電圧Ｖr1の変化を補償する補償回路３０が設置される。
【００１４】
図１の補償回路３０は、分圧点Ｎr1の分圧電圧Ｖr1と出力点２００の基準電圧Ｖrefとの差分（すなわち、抵抗素子２２の両端間電圧）に応じた補償電流Ｉcを生成する。補償回路３０の出力端子は、分圧回路１０の第２抵抗素子１２と第３抵抗素子１３との接続点Ｎr2に接続される。
【００１５】
図２は、補償回路３０の具体例を併記した電圧生成回路１００の回路図である。図２に例示された補償回路３０は、分圧電圧Ｖr1と基準電圧Ｖrefとを差動入力として補償電流Ｉcを生成する電流出力型の差動増幅回路（ｇｍアンプ）である。具体的には、補償回路３０は、所定の電流を生成する定電流源３２と、Ｐチャネル型のトランジスタＴp1およびトランジスタＴp2と、Ｎチャネル型のトランジスタＴn1およびトランジスタＴn2とを含んで構成される。
【００１６】
定電流源３２が生成する電流の経路は、第１経路Ｑ1と第２経路Ｑ2とに分岐して低位側電源Ｖssに到達する。トランジスタＴp1およびトランジスタＴn1は、定電流源３２側からこの順番で第１経路Ｑ1上に直列に配置され、トランジスタＴp2およびトランジスタＴn2は、定電流源３２側からこの順番で第２経路Ｑ2上に直列に配置される。第２経路Ｑ2のうちトランジスタＴp2とトランジスタＴn2との接続点Ｍが、補償回路３０（差動増幅回路）の出力端子として第２抵抗素子１２と第３抵抗素子１３との接続点Ｎr2に接続される。
【００１７】
トランジスタＴp1のゲートは、差動増幅回路の非反転入力端子(+)として機能し、抵抗素子２２の第１端ｒ1（出力点２００）に接続される。他方、トランジスタＴp2のゲートは、差動増幅回路の反転入力端子(-)として機能し、抵抗素子２２の第２端ｒ2（分圧点Ｎr1）に接続される。トランジスタＴn1のゲートとドレインとは相互に接続され、トランジスタＴn1のゲートとトランジスタＴn2のゲートとが相互に接続される（カレントミラー回路）。したがって、トランジスタＴn1とトランジスタＴn2とには相等しい電流が流れる。
【００１８】
高位側電源Ｖddが低下した場合にはこれに連動して分圧電圧Ｖr1も低下するが、時定数回路２０の作用により基準電圧Ｖrefは分圧電圧Ｖr1の低下に対して鋭敏には追随しない。したがって、分圧電圧Ｖr1が基準電圧Ｖrefを下回る状態が発生する。以上の状態では、トランジスタＴp2がトランジスタＴp1と比較して低抵抗となるから、トランジスタＴp2にはトランジスタＴp1と比較して大きい電流が流れる。他方、トランジスタＴn1およびトランジスタＴn2に流れる電流は相等しい。したがって、トランジスタＴp1の電流とトランジスタＴp2の電流との差分に相当する補償電流ＩcがトランジスタＴp2とトランジスタＴn2との接続点Ｍから分圧回路１０の接続点Ｎr2に供給される。補償回路３０からの補償電流Ｉcの供給で接続点Ｎr2の電圧Ｖr2が上昇するから、結果的に分圧点Ｎr1の分圧電圧Ｖr1は上昇する。すなわち、補償回路３０は、電源電圧の変動に起因した分圧電圧Ｖr1の低下を補償する（すなわち分圧電圧Ｖr1を上昇させる）ように補償電流Ｉcを電源間経路４０に供給する。
【００１９】
他方、高位側電源Ｖddの上昇に連動して分圧電圧Ｖr1が上昇した場合、分圧電圧Ｖr1が基準電圧Ｖrefを上回る状態が発生する。以上の状態では、トランジスタＴp1と比較して小さい電流がトランジスタＴp2に流れるから、両電流の差分に相当する補償電流Ｉcが分圧回路１０の接続点Ｎr2からトランジスタＴp2とトランジスタＴn2との接続点Ｍに流入する。したがって、接続点Ｎr2の電圧Ｖr2が低下し、結果的に分圧点Ｎr1の分圧電圧Ｖr1は低下する。すなわち、補償回路３０は、電源電圧の変動に起因した分圧電圧Ｖr1の上昇を補償する（すなわち分圧電圧Ｖr1を低下させる）ように補償電流Ｉcを電源間経路４０から取込む。
【００２０】
以上に説明したように、本実施形態では、抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流すこと（電源間経路４０に対する補償電流Ｉcの供給または電源間経路４０からの補償電流Ｉcの取込）で分圧電圧Ｖr1の変動（ひいては基準電圧Ｖrefの変動）が抑制される。すなわち、補償回路３０は、時定数回路２０の時定数を実質的に増大させるように作用する。したがって、抵抗素子２２や容量素子２４の大型化（電圧生成回路１００の回路規模の拡大）を抑制しながら基準電圧Ｖrefを高度に安定させることが可能である。また、容量素子２４の大型化が抑制されるから、分圧回路１０と抵抗素子２２と補償回路３０とを搭載した集積回路に容量素子２４を外付けした構成でも部品コストの増大を有効に抑制できるという利点がある。
【００２１】
次に、電源電圧の変動に起因した基準電圧Ｖrefの変動が補償回路３０の作用で抑制される程度を考察するために、図１の電圧生成回路１００における電源電圧変動除去比（PSRR：Power Supply Rejection Ratio）Ｐを検討する。
【００２２】
図３に示すように、高位側電源Ｖddの変化（変化量ΔＶdd）に起因して、分圧電圧Ｖr1が変化量ΔＶr1だけ変化した場合、接続点Ｎr2の電圧Ｖr2の変化量ΔＶr2と各抵抗素子に流れる電流の変化量（ΔＩ1，ΔＩ2，ΔＩ3）とについて以下の数式(1)から数式(5)が成立する。
ΔＶdd−ΔＶr1＝Ｒ1・ΔＩ1 ……(1)
ΔＶr1−ΔＶr2＝Ｒ2・ΔＩ2 ……(2)
ΔＶr2＝Ｒ3・ΔＩ3 ……(3)
ΔＶr1−ΔＶref＝Ｒref・ΔＩref ……(4)
ΔＶref＝Ｒc・ΔＩref ……(5)
数式(4)の記号ΔＩrefは抵抗素子２２の電流の変化量を意味し、数式(5)の記号Ｒcは、容量素子２４のリアクタンス（Ｒc＝１/(２πｆ・Ｃref)）を意味する。
【００２３】
また、図３から理解されるように、各抵抗素子に流れる電流の変化量（ΔＩ1，ΔＩ2，ΔＩ3，ΔＩref）には以下の数式(6)および数式(7)の関係が成立する。
ΔＩ1＝ΔＩ2＋ΔＩref ……(6)
ΔＩ2＋ΔＩc＝ΔＩ3 ……(7)
数式(7)の記号ΔＩcは、高位側電源Ｖddの変化の前後にわたる補償電流Ｉcの変化量を意味する。補償回路３０から接続点Ｎr2に向かう電流を正方向と定義すると、補償回路３０が生成する補償電流Ｉcは以下の数式で表現される。記号ｇmは補償回路３０（差動増幅回路）の利得を意味する。
Ｉc＝−ｇm(Ｖr1−Ｖref)
したがって、補償電流Ｉcの変化量ΔＩcは以下の数式(8)で表現される。
ΔＩc＝−ｇm(ΔＶr1−ΔＶref) ……(8)
【００２４】
数式(4)および数式(5)から以下の数式(9)が導出される。
ΔＶr1−ΔＶref＝（Ｒref/Ｒc）・ΔＶref
ΔＶr1＝｛（Ｒref＋Ｒc）/Ｒc｝・ΔＶref ……(9)
【００２５】
数式(1)から数式(4)と数式(8)とを数式(6)および数式(7)に適用することで以下の数式(10)および数式(11)が導出される。
(ΔＶdd−ΔＶr1)/Ｒ1＝(ΔＶr1−ΔＶr2)/Ｒ2＋(ΔＶr1−ΔＶref)/Ｒref ……(10)
(ΔＶr1−ΔＶr2)/Ｒ2−ｇm(ΔＶr1−ΔＶref)＝ΔＶr2/Ｒ3 ……(11)
【００２６】
抵抗値Ｒ1を抵抗値Ｒ2および抵抗値Ｒ3（Ｒ2＝Ｒ3＝Ｒ）の２倍と便宜的に仮定して（Ｒ1＝２Ｒ）、数式(10)および数式(11)の両辺を加算すると、以下の数式(12)が導出される。
【数１】
数式(9)を代入することで数式(12)は以下の数式(13)に変形される。
【数２】
【００２７】
また、数式(10)の両辺から数式(11)の両辺を減算すると、以下の数式(14)が導出される。
【数３】
【００２８】
数式(9)と数式(13)を代入することで数式(14)は以下の数式(15)に変形される。
【数４】
【００２９】
数式(15)を変形することで、電圧生成回路１００の電源電圧変動除去比Ｐを表現する以下の数式(16)が導出される。
【数５】
【００３０】
補償回路３０を具備する図１の構成によれば、補償回路３０を持たない図４の構成（数式(16)の利得ｇmをゼロに設定した場合）と比較して、利得ｇmに応じた変化分(ｇm・Ｒ・Ｒref/２)だけ電源電圧変動除去比Ｐが増加することが数式(16)から理解される。すなわち、分圧電圧Ｖr1と基準電圧Ｖrefとの差分（抵抗素子２２の両端間電圧）に応じた補償電流Ｉcを電源間経路４０に流す補償回路３０の作用は、抵抗素子２２の抵抗値を(ｇm・Ｒ・Ｒref/２)だけ増加させることに相当する。例えば、抵抗値Ｒを100ｋΩとし（Ｒ1＝200ｋΩ，Ｒ2＝Ｒ3＝100ｋΩ）、抵抗値Ｒrefを500ｋΩとし、利得ｇmを300μＡ/Ｖとした場合、抵抗素子２２の抵抗値を7.5ＭΩも増加させた場合と同様の効果が補償回路３０によって実現される。
【００３１】
＜変形例＞
（１）電源間経路４０のうち補償電流Ｉcの供給／取込の対象となる地点は接続点Ｎr2に限定されない。例えば、第１抵抗素子１１と第２抵抗素子１２との接続点Ｎr1に補償回路３０の出力端子（図２の接続点Ｍ）を接続した構成（接続点Ｎr1に対する補償電流Ｉcの供給または接続点Ｎr1からの補償電流Ｉcの取込を補償回路３０が実行する構成）も採用され得る。
【００３２】
（２）補償回路３０の具体的な構成は図２の例示に限定されない。すなわち、補償回路３０は、分圧電圧Ｖr1の変化が補償される（具体的には、分圧電圧Ｖr1の上昇時にはこれが低下し、分圧電圧Ｖr1の低下時にはこれが上昇する）ように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す要素として包括され、その具体的な構成の如何は不問である。
【符号の説明】
【００３３】
１００……電圧生成回路、２００……出力点、１０……分圧回路、１１……第１抵抗素子、１２……第２抵抗素子、１３……第３抵抗素子、２０……時定数回路、２２……抵抗素子、２４……容量素子、３０……補償回路、３２……定電流源、Ｔp1，Ｔp2，Ｔn1，Ｔn2……トランジスタ、４０……電源間経路、Ｎr1，Ｎr2，Ｍ……接続点、Ｖdd……高位側電源、Ｖss……低位側電源、Ｖref……基準電圧。
【技術分野】
【０００１】
本発明は、電源電圧から所定の電圧を生成する技術に関する。
【背景技術】
【０００２】
各種の電子機器で使用される定電圧（以下「基準電圧」という）を生成する電圧生成回路が従来から提案されている。例えば特許文献１には、図４に示すように、電源電圧（Ｖdd-Ｖss）から分圧電圧Ｖrを生成する分圧回路９０と、出力点９２に発生する基準電圧Ｖrefの変動を抵抗素子９４２と容量素子９４４とで抑制する時定数回路（積分回路）９４とを含んで構成される。また、電源投入時に出力点９２の電圧を高速に上昇させる高速充電回路９６が出力点９２に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１０５２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の技術のもとで基準電圧Ｖrefを高度に安定化させるには、抵抗素子９４２や容量素子９４４の大型化により時定数回路９４の時定数を増加させる必要があり、回路規模（設置面積）が増大するという問題がある。また、容量素子９４４を集積回路に外付けした構成では、容量素子９４４の大型化により部品コストの上昇が顕在化するという問題もある。以上の事情を考慮して、本発明は、回路規模の増大を抑制しながら基準電圧を高度に安定化させることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために本発明が採用する手段を説明する。なお、本発明の理解を容易にするために、以下の説明では、本発明の要素と後述の実施形態の要素との対応を括弧書で付記するが、本発明の範囲を実施形態の例示に限定する趣旨ではない。
【０００６】
本発明の電圧生成回路は、基準電圧（例えば基準電圧Ｖref）を出力点（例えば出力点２００）に発生させる電圧生成回路であって、電源間経路（例えば電源間経路４０）上の複数の抵抗素子により電源電圧の分圧電圧（例えば分圧電圧Ｖr1）を生成する分圧回路（例えば分圧回路１０）と、分圧回路の分圧点（例えば接続点Ｎr1）と出力点との間に介在する出力抵抗素子（例えば抵抗素子２２）と前記出力点に接続された容量素子（例えば容量素子２４）とを含む時定数回路（例えば時定数回路２０）と、分圧電圧の変化が補償されるように出力抵抗素子の両端間電圧に応じた補償電流（例えば補償電流Ｉc）を電源間経路に流す補償回路（例えば補償回路３０）とを具備する。
【０００７】
以上の構成によれば、出力抵抗素子の両端間電圧に応じた補償電流を電源間経路に流すこと（すなわち、電源間経路に対する補償電流の供給または電源間経路からの補償電流の取込）で分圧電圧の変動が抑制される。したがって、抵抗素子や容量素子の大型化を抑制しながら基準電圧を高度に安定させることが可能である。なお、補償回路の具体的な構成は任意であるが、例えば、分圧電圧と基準電圧とを差動入力として補償電流を生成する電流出力型の差動増幅回路が補償回路として好適に採用される。
【０００８】
本発明の好適な態様において、分圧回路は、電源間経路上に直列に配置された第１抵抗素子（例えば第１抵抗素子１１）と第２抵抗素子（例えば第２抵抗素子１２）と第３抵抗素子（例えば第３抵抗素子１３）とを含み、第１抵抗素子と第２抵抗素子との接続点（例えば接続点Ｎr1）を分圧点として分圧電圧を生成し、補償回路は、第２抵抗素子と第３抵抗素子との接続点（例えば接続点Ｎr2）に対して補償電流を流す。以上の態様では、第２抵抗素子と第３抵抗素子との接続点に補償電流を流すこと（接続点に対する補償電流の供給または接続点からの補償電流の取込）により当該接続点の電圧を変動させることで、第１抵抗素子と第２抵抗素子との接続点である分圧点の分圧電圧の変動が有効に補償される。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る電圧生成回路の回路図である。
【図２】補償回路の具体例を図示した電圧生成回路の回路図である。
【図３】電圧生成回路における電圧および電流の変化の説明図である。
【図４】特許文献１の電圧生成回路の回路図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施形態に係る電圧生成回路１００の回路図である。電圧生成回路１００は、電源電圧（高位側電源Ｖdd，低位側電源Ｖss）から所定の基準電圧Ｖrefを生成して出力点２００（電圧出力端子）に出力する回路であり、分圧回路１０と時定数回路２０と補償回路３０とを含む集積回路として構成される。なお、電圧生成回路１００の各要素を複数の集積回路に分散した構成も採用され得る。
【００１１】
分圧回路１０は、電源電圧の分圧で分圧電圧Ｖr1を生成する回路であり、高位側電源Ｖddと低位側電源（接地）Ｖssとを結ぶ経路（以下「電源間経路」という）４０上に直列に接続された第１抵抗素子１１と第２抵抗素子１２と第３抵抗素子１３とを含んで構成される。第１抵抗素子１１（抵抗値Ｒ1）は高位側電源Ｖddに接続され、第３抵抗素子１３（抵抗値Ｒ3）は低位側電源Ｖssに接続される。第２抵抗素子１２（抵抗値Ｒ2）は、接続点Ｎr1で第１抵抗素子１１に接続されるとともに接続点Ｎr2で第３抵抗素子１３に接続される。第１抵抗素子１１と第２抵抗素子１２および第３抵抗素子１３との抵抗比に応じた分圧電圧Ｖr1が接続点Ｎr1（以下「分圧点Ｎr1」という）に生成される。
【００１２】
時定数回路２０は、基準電圧Ｖrefを電源電圧（高位側電源Ｖdd）の変動に対して安定化させる積分回路（ローパスフィルタ）であり、抵抗素子２２と容量素子２４とを含んで構成される。抵抗素子２２は、分圧回路１０内で分圧電圧Ｖr1が出力される分圧点Ｎr1と基準電圧Ｖrefが発生する出力点２００との間に介在する。すなわち、抵抗素子２２の第１端ｒ1が出力点２００に接続され、第１端ｒ1とは反対側の第２端ｒ2が分圧点Ｎr1に接続される。容量素子２４は出力点２００に接続される。なお、分圧回路１０と抵抗素子２２と補償回路３０とが搭載された集積回路に容量素子２４を外付けした構成も採用され得る。
【００１３】
高位側電源Ｖddの変化に連動して分圧電圧Ｖr1が変化した場合でも、抵抗素子２２の抵抗値Ｒrefと容量素子２４の容量値Ｃrefとで定まる時定数に応じて基準電圧Ｖrefの変動は抑制（平滑化）される。しかし、基準電圧Ｖrefを高度に安定化させるには抵抗素子２２の抵抗値Ｒrefや容量素子２４の容量値Ｃrefを増加させる必要がある。抵抗素子２２や容量素子２４の大型化（電圧生成回路１００の回路規模の拡大）を抑制しながら基準電圧Ｖrefを高度に安定化させるために、分圧電圧Ｖr1の変化を補償する補償回路３０が設置される。
【００１４】
図１の補償回路３０は、分圧点Ｎr1の分圧電圧Ｖr1と出力点２００の基準電圧Ｖrefとの差分（すなわち、抵抗素子２２の両端間電圧）に応じた補償電流Ｉcを生成する。補償回路３０の出力端子は、分圧回路１０の第２抵抗素子１２と第３抵抗素子１３との接続点Ｎr2に接続される。
【００１５】
図２は、補償回路３０の具体例を併記した電圧生成回路１００の回路図である。図２に例示された補償回路３０は、分圧電圧Ｖr1と基準電圧Ｖrefとを差動入力として補償電流Ｉcを生成する電流出力型の差動増幅回路（ｇｍアンプ）である。具体的には、補償回路３０は、所定の電流を生成する定電流源３２と、Ｐチャネル型のトランジスタＴp1およびトランジスタＴp2と、Ｎチャネル型のトランジスタＴn1およびトランジスタＴn2とを含んで構成される。
【００１６】
定電流源３２が生成する電流の経路は、第１経路Ｑ1と第２経路Ｑ2とに分岐して低位側電源Ｖssに到達する。トランジスタＴp1およびトランジスタＴn1は、定電流源３２側からこの順番で第１経路Ｑ1上に直列に配置され、トランジスタＴp2およびトランジスタＴn2は、定電流源３２側からこの順番で第２経路Ｑ2上に直列に配置される。第２経路Ｑ2のうちトランジスタＴp2とトランジスタＴn2との接続点Ｍが、補償回路３０（差動増幅回路）の出力端子として第２抵抗素子１２と第３抵抗素子１３との接続点Ｎr2に接続される。
【００１７】
トランジスタＴp1のゲートは、差動増幅回路の非反転入力端子(+)として機能し、抵抗素子２２の第１端ｒ1（出力点２００）に接続される。他方、トランジスタＴp2のゲートは、差動増幅回路の反転入力端子(-)として機能し、抵抗素子２２の第２端ｒ2（分圧点Ｎr1）に接続される。トランジスタＴn1のゲートとドレインとは相互に接続され、トランジスタＴn1のゲートとトランジスタＴn2のゲートとが相互に接続される（カレントミラー回路）。したがって、トランジスタＴn1とトランジスタＴn2とには相等しい電流が流れる。
【００１８】
高位側電源Ｖddが低下した場合にはこれに連動して分圧電圧Ｖr1も低下するが、時定数回路２０の作用により基準電圧Ｖrefは分圧電圧Ｖr1の低下に対して鋭敏には追随しない。したがって、分圧電圧Ｖr1が基準電圧Ｖrefを下回る状態が発生する。以上の状態では、トランジスタＴp2がトランジスタＴp1と比較して低抵抗となるから、トランジスタＴp2にはトランジスタＴp1と比較して大きい電流が流れる。他方、トランジスタＴn1およびトランジスタＴn2に流れる電流は相等しい。したがって、トランジスタＴp1の電流とトランジスタＴp2の電流との差分に相当する補償電流ＩcがトランジスタＴp2とトランジスタＴn2との接続点Ｍから分圧回路１０の接続点Ｎr2に供給される。補償回路３０からの補償電流Ｉcの供給で接続点Ｎr2の電圧Ｖr2が上昇するから、結果的に分圧点Ｎr1の分圧電圧Ｖr1は上昇する。すなわち、補償回路３０は、電源電圧の変動に起因した分圧電圧Ｖr1の低下を補償する（すなわち分圧電圧Ｖr1を上昇させる）ように補償電流Ｉcを電源間経路４０に供給する。
【００１９】
他方、高位側電源Ｖddの上昇に連動して分圧電圧Ｖr1が上昇した場合、分圧電圧Ｖr1が基準電圧Ｖrefを上回る状態が発生する。以上の状態では、トランジスタＴp1と比較して小さい電流がトランジスタＴp2に流れるから、両電流の差分に相当する補償電流Ｉcが分圧回路１０の接続点Ｎr2からトランジスタＴp2とトランジスタＴn2との接続点Ｍに流入する。したがって、接続点Ｎr2の電圧Ｖr2が低下し、結果的に分圧点Ｎr1の分圧電圧Ｖr1は低下する。すなわち、補償回路３０は、電源電圧の変動に起因した分圧電圧Ｖr1の上昇を補償する（すなわち分圧電圧Ｖr1を低下させる）ように補償電流Ｉcを電源間経路４０から取込む。
【００２０】
以上に説明したように、本実施形態では、抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流すこと（電源間経路４０に対する補償電流Ｉcの供給または電源間経路４０からの補償電流Ｉcの取込）で分圧電圧Ｖr1の変動（ひいては基準電圧Ｖrefの変動）が抑制される。すなわち、補償回路３０は、時定数回路２０の時定数を実質的に増大させるように作用する。したがって、抵抗素子２２や容量素子２４の大型化（電圧生成回路１００の回路規模の拡大）を抑制しながら基準電圧Ｖrefを高度に安定させることが可能である。また、容量素子２４の大型化が抑制されるから、分圧回路１０と抵抗素子２２と補償回路３０とを搭載した集積回路に容量素子２４を外付けした構成でも部品コストの増大を有効に抑制できるという利点がある。
【００２１】
次に、電源電圧の変動に起因した基準電圧Ｖrefの変動が補償回路３０の作用で抑制される程度を考察するために、図１の電圧生成回路１００における電源電圧変動除去比（PSRR：Power Supply Rejection Ratio）Ｐを検討する。
【００２２】
図３に示すように、高位側電源Ｖddの変化（変化量ΔＶdd）に起因して、分圧電圧Ｖr1が変化量ΔＶr1だけ変化した場合、接続点Ｎr2の電圧Ｖr2の変化量ΔＶr2と各抵抗素子に流れる電流の変化量（ΔＩ1，ΔＩ2，ΔＩ3）とについて以下の数式(1)から数式(5)が成立する。
ΔＶdd−ΔＶr1＝Ｒ1・ΔＩ1 ……(1)
ΔＶr1−ΔＶr2＝Ｒ2・ΔＩ2 ……(2)
ΔＶr2＝Ｒ3・ΔＩ3 ……(3)
ΔＶr1−ΔＶref＝Ｒref・ΔＩref ……(4)
ΔＶref＝Ｒc・ΔＩref ……(5)
数式(4)の記号ΔＩrefは抵抗素子２２の電流の変化量を意味し、数式(5)の記号Ｒcは、容量素子２４のリアクタンス（Ｒc＝１/(２πｆ・Ｃref)）を意味する。
【００２３】
また、図３から理解されるように、各抵抗素子に流れる電流の変化量（ΔＩ1，ΔＩ2，ΔＩ3，ΔＩref）には以下の数式(6)および数式(7)の関係が成立する。
ΔＩ1＝ΔＩ2＋ΔＩref ……(6)
ΔＩ2＋ΔＩc＝ΔＩ3 ……(7)
数式(7)の記号ΔＩcは、高位側電源Ｖddの変化の前後にわたる補償電流Ｉcの変化量を意味する。補償回路３０から接続点Ｎr2に向かう電流を正方向と定義すると、補償回路３０が生成する補償電流Ｉcは以下の数式で表現される。記号ｇmは補償回路３０（差動増幅回路）の利得を意味する。
Ｉc＝−ｇm(Ｖr1−Ｖref)
したがって、補償電流Ｉcの変化量ΔＩcは以下の数式(8)で表現される。
ΔＩc＝−ｇm(ΔＶr1−ΔＶref) ……(8)
【００２４】
数式(4)および数式(5)から以下の数式(9)が導出される。
ΔＶr1−ΔＶref＝（Ｒref/Ｒc）・ΔＶref
ΔＶr1＝｛（Ｒref＋Ｒc）/Ｒc｝・ΔＶref ……(9)
【００２５】
数式(1)から数式(4)と数式(8)とを数式(6)および数式(7)に適用することで以下の数式(10)および数式(11)が導出される。
(ΔＶdd−ΔＶr1)/Ｒ1＝(ΔＶr1−ΔＶr2)/Ｒ2＋(ΔＶr1−ΔＶref)/Ｒref ……(10)
(ΔＶr1−ΔＶr2)/Ｒ2−ｇm(ΔＶr1−ΔＶref)＝ΔＶr2/Ｒ3 ……(11)
【００２６】
抵抗値Ｒ1を抵抗値Ｒ2および抵抗値Ｒ3（Ｒ2＝Ｒ3＝Ｒ）の２倍と便宜的に仮定して（Ｒ1＝２Ｒ）、数式(10)および数式(11)の両辺を加算すると、以下の数式(12)が導出される。
【数１】
数式(9)を代入することで数式(12)は以下の数式(13)に変形される。
【数２】
【００２７】
また、数式(10)の両辺から数式(11)の両辺を減算すると、以下の数式(14)が導出される。
【数３】
【００２８】
数式(9)と数式(13)を代入することで数式(14)は以下の数式(15)に変形される。
【数４】
【００２９】
数式(15)を変形することで、電圧生成回路１００の電源電圧変動除去比Ｐを表現する以下の数式(16)が導出される。
【数５】
【００３０】
補償回路３０を具備する図１の構成によれば、補償回路３０を持たない図４の構成（数式(16)の利得ｇmをゼロに設定した場合）と比較して、利得ｇmに応じた変化分(ｇm・Ｒ・Ｒref/２)だけ電源電圧変動除去比Ｐが増加することが数式(16)から理解される。すなわち、分圧電圧Ｖr1と基準電圧Ｖrefとの差分（抵抗素子２２の両端間電圧）に応じた補償電流Ｉcを電源間経路４０に流す補償回路３０の作用は、抵抗素子２２の抵抗値を(ｇm・Ｒ・Ｒref/２)だけ増加させることに相当する。例えば、抵抗値Ｒを100ｋΩとし（Ｒ1＝200ｋΩ，Ｒ2＝Ｒ3＝100ｋΩ）、抵抗値Ｒrefを500ｋΩとし、利得ｇmを300μＡ/Ｖとした場合、抵抗素子２２の抵抗値を7.5ＭΩも増加させた場合と同様の効果が補償回路３０によって実現される。
【００３１】
＜変形例＞
（１）電源間経路４０のうち補償電流Ｉcの供給／取込の対象となる地点は接続点Ｎr2に限定されない。例えば、第１抵抗素子１１と第２抵抗素子１２との接続点Ｎr1に補償回路３０の出力端子（図２の接続点Ｍ）を接続した構成（接続点Ｎr1に対する補償電流Ｉcの供給または接続点Ｎr1からの補償電流Ｉcの取込を補償回路３０が実行する構成）も採用され得る。
【００３２】
（２）補償回路３０の具体的な構成は図２の例示に限定されない。すなわち、補償回路３０は、分圧電圧Ｖr1の変化が補償される（具体的には、分圧電圧Ｖr1の上昇時にはこれが低下し、分圧電圧Ｖr1の低下時にはこれが上昇する）ように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す要素として包括され、その具体的な構成の如何は不問である。
【符号の説明】
【００３３】
１００……電圧生成回路、２００……出力点、１０……分圧回路、１１……第１抵抗素子、１２……第２抵抗素子、１３……第３抵抗素子、２０……時定数回路、２２……抵抗素子、２４……容量素子、３０……補償回路、３２……定電流源、Ｔp1，Ｔp2，Ｔn1，Ｔn2……トランジスタ、４０……電源間経路、Ｎr1，Ｎr2，Ｍ……接続点、Ｖdd……高位側電源、Ｖss……低位側電源、Ｖref……基準電圧。
【特許請求の範囲】
【請求項１】
基準電圧を出力点に発生させる電圧生成回路であって、
電源間経路上に直列に配置された複数の抵抗素子により電源電圧の分圧電圧を生成する分圧回路と、
前記分圧回路の分圧点と前記出力点との間に介在する出力抵抗素子と前記出力点に接続された容量素子とを含む時定数回路と、
前記分圧電圧の変化が補償されるように前記出力抵抗素子の両端間電圧に応じた補償電流を前記電源間経路に流す補償回路と
を具備する電圧生成回路。
【請求項２】
前記分圧回路は、前記電源間経路上に配置された第１抵抗素子と第２抵抗素子と第３抵抗素子とを含み、前記第１抵抗素子と前記第２抵抗素子との接続点を前記分圧点として前記分圧電圧を生成し、
前記補償回路は、前記第２抵抗素子と前記第３抵抗素子との接続点に前記補償電流を流す
請求項１の電圧生成回路。
【請求項３】
前記補償回路は、前記分圧電圧と前記基準電圧とを差動入力として前記補償電流を生成する電流出力型の差動増幅回路である
請求項１または請求項２の電圧生成回路。
【請求項１】
基準電圧を出力点に発生させる電圧生成回路であって、
電源間経路上に直列に配置された複数の抵抗素子により電源電圧の分圧電圧を生成する分圧回路と、
前記分圧回路の分圧点と前記出力点との間に介在する出力抵抗素子と前記出力点に接続された容量素子とを含む時定数回路と、
前記分圧電圧の変化が補償されるように前記出力抵抗素子の両端間電圧に応じた補償電流を前記電源間経路に流す補償回路と
を具備する電圧生成回路。
【請求項２】
前記分圧回路は、前記電源間経路上に配置された第１抵抗素子と第２抵抗素子と第３抵抗素子とを含み、前記第１抵抗素子と前記第２抵抗素子との接続点を前記分圧点として前記分圧電圧を生成し、
前記補償回路は、前記第２抵抗素子と前記第３抵抗素子との接続点に前記補償電流を流す
請求項１の電圧生成回路。
【請求項３】
前記補償回路は、前記分圧電圧と前記基準電圧とを差動入力として前記補償電流を生成する電流出力型の差動増幅回路である
請求項１または請求項２の電圧生成回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１１８８０８（Ｐ２０１２−１１８８０８Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６８６３４（Ｐ２０１０−２６８６３４）
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]