電子装置、ディスプレイ装置及びそのディスプレイ装置の制御方法
【課題】隣接するデータ信号ラインの干渉を最小にし、EMI特性の低下を防止できるディスプレイ装置を提供する。
【解決手段】ディスプレイ装置は、複数のソース駆動器、そして複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、複数の出力クロック信号に同期して複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。タイミングコントローラは、複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように出力クロック信号を生成する。
【解決手段】ディスプレイ装置は、複数のソース駆動器、そして複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、複数の出力クロック信号に同期して複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。タイミングコントローラは、複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように出力クロック信号を生成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はディスプレイ装置のような電子装置に関する。
【背景技術】
【0002】
差動信号(differential signal)伝送方式はEMI(electromagnetic interference)及びEMC(electomagentic compatability)の面から見ると、単一信号(single−ended signal)の伝送方式に比べて有利なので、PDPドライバ回路、LCDドライバ回路のようなデジタル表示装置だけでなく記憶装置(storage application)のデータインタフェース、DRAMのマルチビットデータバス、モバイル装置のモジュールインタフェース等にその使用が増えている。差動信号の伝送方式は1つのビットデータの伝送のために2つの物理的な信号線即ち、+信号線と−信号線とを利用する。差動信号の伝送方式は単一信号の伝送方式に比べてEMI/EMCの面で有利であり、均一なデータパス(uniform return path)が保障される。また、差動信号の伝送方式は差動信号対を伝送する信号ラインが互いに隣接して配置されるように設計されるので、遠距離(far−field)でノイズが互いに相殺され、クロストークのような雑音の防止に効果がある。
【0003】
しかし、隣接して配列される多数のデータ信号ラインを通じて同時にデータ信号を伝送する場合、差動信号の伝送方式でもEMI特性が悪くなるという問題が生じる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】韓国公開特許2001−070307号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、隣接するデータ信号ラインの干渉を最小にし、EMI特性の低下を防止できるディスプレイ装置及びその制御方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の目的を達成するためのディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【0007】
この実施形態において、前記タイミングコントローラは、前記複数のソース駆動器にクロック信号をさらに供給し、前記複数のソース駆動器は、前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元する。
この実施形態において、前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号である。
【0008】
この実施形態において、前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の中で何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0009】
この実施形態において、前記複数のデータ出力回路は、各々選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【0010】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに相補的な位相を有する内部クロック信号を選択するように設定される。
この実施形態において、前記複数のソース駆動器は配置の位置によって一群のソース駆動器と他群のソース駆動器とに区分され、前記タイミングコントローラは前記一群のソース駆動器に第1クロック信号を供給し、前記他群のソース駆動器に第2クロック信号を供給する。
【0011】
本発明の他の特徴によるディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0012】
この実施形態において、前記複数のデータ出力回路は各々選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号として出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
【0013】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【0014】
本発明の異なる特徴による電子装置は、複数の第1半導体チップと、前記複数の第1半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第1半導体チップに各々データ信号を供給する第2半導体チップ、そして前記第2半導体チップから前記複数の第1半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板を含む。前記第2半導体チップは、前記複数の第1半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【0015】
この実施形態において、前記第2半導体チップは、前記複数の第1半導体チップにクロック信号をさらに供給し、前記複数の第1半導体チップは、各々前記クロック信号に同期して前記第2半導体チップから供給された前記データ信号を復元する。
この実施形態において、前記第2半導体チップは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応する第1半導体チップに供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0016】
本発明のさらに他の特徴によるソース駆動器に供給されるデータ信号を生成するための制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号の何れか1つを出力クロック信号として選択する段階と、受信された並列データ信号を直列データ信号に変換する段階と、前記選択された出力クロック信号に同期して前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を前記ソース駆動器に供給する段階を含む。
この実施形態において、前記データ信号を差動信号に変換する段階をさらに含み、前記差動信号を前記ソース駆動器に供給する。
【0017】
本発明の異なる実施形態による複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を対応する前記複数のソース駆動器に供給する段階を含む。
【0018】
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる相補的な位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
【発明の効果】
【0019】
本発明によると、隣接するデータ信号ラインの干渉が最少になり、EMI特性の低下を防止できる。
【図面の簡単な説明】
【0020】
【図1】本発明のディスプレイユニットの斜視図である。
【図2】タイミングコントローラとソース駆動チップの連結状態を示す図である。
【図3】図2に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
【図4】本発明のディスプレイ装置の構成を示すブロック図である。
【図5】図4に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
【図6】図4に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
【図7】図4に図示されたタイミングコントローラの詳細構成を示すブロック図である。
【図8】図4に図示されたタイミングコントローラの制御方法を説明するための図である。
【図9】本発明のディスプレイ装置で消費される電流量を示すグラフである。
【発明を実施するための形態】
【0021】
以下に、本発明の好ましい実施形態を添付される図面を参考にして詳しく説明する。
図1は、本発明の好ましい実施形態によるディスプレイユニットの斜視図である。
図1ではディスプレイ装置の1つの例として液晶表示装置を示しているが、ディスプレイ装置は液晶表示装置だけでなく、LED(light emitting diode)、PDP(plasma display panel)、OLED(organic light emitting diode)のような表示装置もある。
【0022】
図1を参考にすると、本発明の液晶表示装置100は液晶表示パネル110、ソース印刷回路基板120及びゲート印刷回路基板130を含む。液晶表示パネル110は薄膜トランジスタ(thin film transister、TFT)基板111、TFT基板111と向い合って結合されるカラーフィルタ(color filter)基板112及びTFT基板111とカラーフィルタ基板112との間に注入される液晶層(図示せず)を含む。
【0023】
TFT基板111はスイッチング素子であるTFT(図示せず)がマトリックス状に形成されている透明なガラス基板である。TFTのソース端子にはソースラインが連結され、ゲート端子にはゲートラインが連結される。またドレイン端子には透明な導電性材質からなる共通電極が形成される。
【0024】
液晶表示パネル110はTFTのゲート端子に電源が印加されてTFTがターンオンされると、画素電極と共通電極との間に電界が形成される。その電界によってTFT基板111とカラーフィルタ基板112の間に介されている液晶の配列が変化し、光源(図示せず)から供給される光の透過度が変わって必要とする階調の映像を得ることができる。
【0025】
ソース及びゲート印刷回路基板120、130はソース駆動回路フィルム140及びゲート駆動回路フィルム150を通じて各々液晶表示パネル110と接続され、液晶表示パネル110を駆動するための映像信号及びスキャン信号を各々供給する。ソース及びゲート駆動回路フィルム140、150は、一例として、テープキャリアパッケージ(tape carrier package;TCP)またはチップオンフィルム(chip on film、COF)から構成される。ソース及びゲート駆動回路フィルム140、150は各々ソース印刷回路基板120から供給される駆動信号を適切なタイミングで液晶表示パネル110に印加するために駆動信号のタイミングを制御するソース及びゲート駆動チップ141、151をさらに含む。
【0026】
液晶表示装置100に備えられるソース駆動チップ141及びゲート駆動チップ151の数は、液晶表示パネル110の解像度、駆動チップのチャンネル数、動作周波数によって決められる。
【0027】
図1には図示されていないが、ソース駆動チップ141は外部のタイミングコントローラからデータ信号及びクロック信号を入力されて液晶表示パネル110を駆動するための映像信号を出力する。外部のタイミングコントローラから供給されるデータ信号及びクロック信号は印刷回路基板120に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ141に供給される。
【0028】
図2はタイミングコントローラとソース駆動チップとの連結状態を示す図である。
図2を参考にすると、タイミングコントローラ200はソース駆動チップ141a〜141pにデータ信号DATAと対応するクロック信号CK0〜CK15を伝送する。タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAとクロック信号CK0〜CK15とは各々差動信号(differential signal)である。印刷回路基板120にはタイミングコントローラ200からソース駆動チップ141a〜141pに伝送されるデータ信号DATAとクロック信号CK0〜CK15を伝送するための信号ラインが配列される。
【0029】
図3は、図2に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
図3を参考にすると、タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるクロック信号CK0〜CK15は全て同じ位相を有する。また、タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAは対応するクロック信号CK0〜CK15に同期して供給される。クロック信号CK0〜CK15のライジングエッジまたはポーリングエッジから同時にデータ信号が伝送されるので信号ラインの間のクロストーク(crosstalk)、タイミングスキュー(timing skew)、信号安定性(signal integrity)の問題が発生する。従って、タイミングコントローラ200、印刷回路基板120及びソース駆動チップ141a〜141pの設計の際にこれらの問題を考慮しなければならない。特に、同じ時点でデータ信号DATAが伝送されることによってEMI(electromagnetic interference)の特性が悪くなるという問題が生じる。
【0030】
図4は、本発明の実施形態によるディスプレイ装置の構成を示すブロック図である。
図4を参考にすると、ディスプレイ装置400はタイミングコントローラ405、印刷回路基板410そしてソース駆動チップ420a〜420pを含む。タイミングコントローラ405はホスト(図示せず)から供給される映像データ信号及び同期信号に応じてソース駆動チップ420a〜420pに各々データ信号DA0〜DA15及びクロック信号CK_L、CK_Rを供給する。ソース駆動チップは各々タイミングコントローラ405から供給されたデータ信号DA0〜DA15及びクロック信号CK_L、CK_Rに応じて液晶表示パネル(図示せず)を駆動するための映像信号を出力する。タイミングコントローラ405から供給されるデータ信号DA0〜DA15及びクロック信号CK_L、CK_Rは印刷回路基板410に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ420a〜420pに供給される。タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAとクロック信号CK0〜CK15とは各々差動信号である。
【0031】
一実施形態において、ソース駆動チップ420a〜420pは2つのグループに分けられる。即ち、第1グループはソース駆動チップ420a〜420hを含み、第2グループはソース駆動チップ420i〜420pを含む。第1グループのソース駆動チップ420a〜420hは各々タイミングコントローラ405から第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元する。第2グループのソース駆動チップ420i〜420pはタイミングコントローラ405から第2クロック信号CK_Rに同期して入力されたデータ信号DA0〜DA7を復元する。このように、ソース駆動チップ420a〜420pを2つのグループに分けて、第1クロック信号CK_Lと第1クロック信号CK_Rとを各々のグループに供給するのはクロック信号が伝送される信号ラインの長さが長くなることによって増加するノイズ及び減衰の影響を解消するためである。
タイミングコントローラ405はソース駆動チップ420a〜420pに各々対応する出力クロック信号CLK0_OUT〜CLK15_OUTを生成し、生成された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してソース駆動チップ420a〜420pにデータ信号DA0〜DA15を出力する。
【0032】
図5は、図4に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
図5を参考にすると、タイミングコントローラ405の内部から生成された出力クロック信号CLK0_OUT〜CLK15_OUTはソース駆動チップ420a〜420pに各々対応する。出力クロック信号CLK0_OUT〜CLK15_OUTは所定の位相差を有し、順に遷移する。例えば、タイミングコントローラ405は出力クロック信号CLK0_OUTのライジングエッジでデータ信号DA0をソース駆動チップ420aに出力し、出力クロック信号CLK1_OUTのライジングエッジでデータ信号DA1をソース駆動チップ420bに出力する。ソース駆動チップ420a〜420hは、各々第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元し、ソース駆動チップ420i〜420pは各々第2クロック信号CK_Rに同期して入力されたデータ信号DA8〜DA15を復元する。
【0033】
この実施形態によると、タイミングコントローラ405から第1グループのソース駆動チップ420a〜420hに伝送されるデータ信号DA0〜DA7の伝送タイミングが互いに異なり、第2グループのソース駆動チップ420i〜420pに伝送されるデータ信号DA8〜DA15の伝送タイミングが互いに異なるので、図2に図示されたディスプレイ装置に比べてEMI特性が向上する。しかし、出力クロック信号CLK0_OUT〜CLK15_OUTの間の位相差が固定されるので印刷回路基板410の特性によってデータ信号DA0〜DA15の出力時点を調節するのが難かしい。
【0034】
図6は、図4に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
図6を参考にすると、タイミングコントローラ405の内部から生成された出力クロック信号CLK0_OUT〜CLK15_OUTはソース駆動チップ420a〜420pに各々対応する。出力クロック信号CLK0_OUT〜CLK15_OUTは互いに異なる位相を有する。特に、隣接する2つのクロック信号は相補的な位相を有する。例えば、出力クロック信号CLK0_OUT、CLK1_OUTは相補的な位相を有し、出力クロック信号CLK2_OUT、CLK3_OUTは相補的な位相を有する。図5で説明したように、タイミングコントローラ405は出力クロック信号CLK0_OUTのライジングエッジでデータ信号DA0をソース駆動チップ420aに出力し、出力クロック信号CLK1_OUTのライジングエッジからデータ信号DA1をソース駆動チップ420bに出力する。ソース駆動チップ420a〜420hは各々第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元し、ソース駆動チップ420i〜420pは各々第2クロック信号CK_Rに同期して入力されたデータ信号DA8〜DA15を復元する。この実施形態によるとタイミングコントローラ405からソース駆動チップ420a〜420pに伝送されるデータ信号DA1〜DA15の伝送タイミングが互いに異なるので図2に図示されたディスプレイ装置に比べてEMI特性が向上する。
【0035】
図7は、図4に図示されたタイミングコントローラの構成を示すブロック図である。
図7を参考にすると、タイミングコントローラ405はPLL710そしてデータ出力回路730、740を含む。PLL710は複数の内部クロック信号ICLK0〜ICLK15を発生する。PLL710は図4に図示された第1クロック信号CK_L及び第2クロック信号CK_Rをさらに発生させることができる。他の実施例において、第1クロック信号CK_L及び第2クロック信号CK_Rは別に備えられたクロック発生回路によって生成される。PLL710で発生された内部クロック信号ICLK0〜ICLK15はクロック信号ライン722、723、724、726を通じてデータ出力回路730、740に伝送される。クロック信号ライン722、723、724、726の間には隣接するクロック信号による干渉を減らすために遮蔽ライン(shielding lines)721、724、727が配列される。
このような遮蔽ライン721、724、727によってタイミングコントローラ405の内部から発生するEMIを減らすことができる。
【0036】
図7では図4に図示されたソース駆動チップSD0、SD15に各々対応する2つのデータ出力回路730、740だけが図示されているが、タイミングコントローラ405はソース駆動チップ420a〜420pに各々対応する16個のデータ出力回路を含む。ソース駆動チップ420b〜420pに対応するデータ出力回路は各々ソース駆動チップ420aと同一の回路構成を有している。
【0037】
ソース駆動チップ420aは選択器731、直並列変換器732そして差動駆動器733を含む。選択器731はPLL710で発生した内部クロック信号ICLK0〜ICLK15を全て入力し、位相選択信号PSELに応じて内部クロック信号ICLK0〜ICLK15の何れか1つを出力クロック信号CLK0_OUTとして選択する。直並列変換器732はホストから供給される並列データ信号DATA0を直列データ信号DA0_OUTに変換し、変換された直列データ信号DA0_OUTを出力クロック信号CLK0_OUTに同期して差動駆動器733に出力する。差動駆動器733はデータ信号DA0_OUTを差動信号対DA0_A、DA0_ABに変換して出力する。差動信号対DA0_A、DA0_ABは図4に図示されたソース駆動チップ420aに供給されるデータ信号DA0である。
【0038】
図7には、図示されていないが、ソース駆動チップ420b〜420pに対応するデータ出力回路に位相選択信号と並列データ信号とが入力される。ソース駆動チップ420b〜420pに対応するデータ出力回路に入力される位相選択信号は隣接するデータ出力回路の中の選択器が互いに異なる位相を有する内部クロック信号を選択するように設定される。一実施形態において、位相選択信号は、図6に図示されたように、隣接する2つのデータ出力回路が相補的な位相を有する内部クロック信号を選択するように設定される。
【0039】
この実施形態によると、第1及び第2クロック信号CK_L、CK_Rの一周期の間に出力クロック信号CLK0_OUT〜CLK15_OUTの遷移時点が分散されるので、タイミングコントローラ405から出力されるデータ信号DA0〜DA15の出力時点が分散される。従って、図4に図示された印刷回路基板410から発生されるEMIを減らすことができる。また、データ出力回路の中の選択器に入力される位相選択信号の値を調節することによって出力クロック信号CLK0_OUT〜CLK15_OUTの位相を変更できる。従って、ディスプレイ装置の動作環境によってタイミングコントローラ405から出力されるデータ信号DA0〜DA15の出力時点を最適化できる。
【0040】
図8は、図4に図示されたタイミングコントローラの本発明の実施形態による制御方法を示す図である。
図8を参考にすると、タイミングコントローラ405は複数の内部クロック信号ICLK0〜ICLK15を生成する(段階810)。タイミングコントローラ405は内部クロック信号ICLK0〜ICLK15の何れか1つを出力クロック信号CLK0_OUTとして選択する(段階820)。タイミングコントローラ405はホストから入力された並列データ信号を直列データ信号DA0_OUTに変換する(段階830)。タイミングコントローラ405は出力クロック信号CLK0_OUTに同期して直列データ信号DA0_OUTを出力する(段階840)。タイミングコントローラ405は直列データ信号DA0_OUTを差動データ信号DA0に変換してソース駆動チップ420aに供給する(段階850)。例えば、ソース駆動チップが複数個であれば、タイミングコントローラ405は内部クロック信号ICLK0〜ICLK15を生成し、生成された内部クロック信号ICLK0〜ICLK15を駆動チップに各々対応する出力クロック信号CLK0_OUT〜CLK15_OUTに一対一に対応させる。タイミングコントローラ405は出力クロック信号CLK0_OUT〜CLK15_OUTに各々同期してホストから供給されたデータ信号を差動データ信号DA0〜DA15に変換してソース駆動チップ420a〜420pに供給する。
【0041】
この実施形態において、電子装置の一例としてディスプレイ装置を説明したが、タイミングコントローラチップ及びソース駆動チップのような少なくとも2つのチップの間に信号伝送が行なわれる他の電子装置にも本発明が適用される。
【0042】
図9は本発明の実施形態によるディスプレイ装置で消費される電流量を示すグラフである。
図9を参考にすると、図3に図示されたクロック信号CK0〜CK15に同期してタイミングコントローラ200からソース駆動チップ141a〜141pにデータ信号を供給するディスプレイ装置で消費される電流より、本発明の図6に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号を供給するディスプレイ装置で消費される電流量の方がもっと少ないことが分かる。また、図5に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号DA0〜DA15を供給するものと比べると、図6に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号DA0〜DA15を供給するものの方が電流消費だけでなくピーク電流量も小さいことが分かる。ピーク電流量の減少によりディスプレイ装置で発生するEMIが減少される効果を得る。
【0043】
前記好ましい実施形態を例にして本発明を説明したが、本発明の範囲は前記開示された実施形態に限定されない。従って、本発明の請求範囲は前記実施形態の変形及びそれと類似な技術構成を含むものと幅広く解釈されるべきである。
【符号の説明】
【0044】
100 液晶表示装置
110 液晶表示パネル
120 ソース印刷回路基板
130 ゲート印刷回路基板
200 タイミングコントローラ
400 ディスプレイ装置
405 タイミングコントローラ
410 印刷回路基板
731 選択器
732 直並列変換器
733 差動駆動器
730、740 データ出力回路
【技術分野】
【0001】
本発明はディスプレイ装置のような電子装置に関する。
【背景技術】
【0002】
差動信号(differential signal)伝送方式はEMI(electromagnetic interference)及びEMC(electomagentic compatability)の面から見ると、単一信号(single−ended signal)の伝送方式に比べて有利なので、PDPドライバ回路、LCDドライバ回路のようなデジタル表示装置だけでなく記憶装置(storage application)のデータインタフェース、DRAMのマルチビットデータバス、モバイル装置のモジュールインタフェース等にその使用が増えている。差動信号の伝送方式は1つのビットデータの伝送のために2つの物理的な信号線即ち、+信号線と−信号線とを利用する。差動信号の伝送方式は単一信号の伝送方式に比べてEMI/EMCの面で有利であり、均一なデータパス(uniform return path)が保障される。また、差動信号の伝送方式は差動信号対を伝送する信号ラインが互いに隣接して配置されるように設計されるので、遠距離(far−field)でノイズが互いに相殺され、クロストークのような雑音の防止に効果がある。
【0003】
しかし、隣接して配列される多数のデータ信号ラインを通じて同時にデータ信号を伝送する場合、差動信号の伝送方式でもEMI特性が悪くなるという問題が生じる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】韓国公開特許2001−070307号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、隣接するデータ信号ラインの干渉を最小にし、EMI特性の低下を防止できるディスプレイ装置及びその制御方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の目的を達成するためのディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【0007】
この実施形態において、前記タイミングコントローラは、前記複数のソース駆動器にクロック信号をさらに供給し、前記複数のソース駆動器は、前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元する。
この実施形態において、前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号である。
【0008】
この実施形態において、前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の中で何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0009】
この実施形態において、前記複数のデータ出力回路は、各々選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【0010】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに相補的な位相を有する内部クロック信号を選択するように設定される。
この実施形態において、前記複数のソース駆動器は配置の位置によって一群のソース駆動器と他群のソース駆動器とに区分され、前記タイミングコントローラは前記一群のソース駆動器に第1クロック信号を供給し、前記他群のソース駆動器に第2クロック信号を供給する。
【0011】
本発明の他の特徴によるディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0012】
この実施形態において、前記複数のデータ出力回路は各々選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号として出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
【0013】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【0014】
本発明の異なる特徴による電子装置は、複数の第1半導体チップと、前記複数の第1半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第1半導体チップに各々データ信号を供給する第2半導体チップ、そして前記第2半導体チップから前記複数の第1半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板を含む。前記第2半導体チップは、前記複数の第1半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【0015】
この実施形態において、前記第2半導体チップは、前記複数の第1半導体チップにクロック信号をさらに供給し、前記複数の第1半導体チップは、各々前記クロック信号に同期して前記第2半導体チップから供給された前記データ信号を復元する。
この実施形態において、前記第2半導体チップは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応する第1半導体チップに供給される前記データ信号を出力する複数のデータ出力回路を含む。
【0016】
本発明のさらに他の特徴によるソース駆動器に供給されるデータ信号を生成するための制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号の何れか1つを出力クロック信号として選択する段階と、受信された並列データ信号を直列データ信号に変換する段階と、前記選択された出力クロック信号に同期して前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を前記ソース駆動器に供給する段階を含む。
この実施形態において、前記データ信号を差動信号に変換する段階をさらに含み、前記差動信号を前記ソース駆動器に供給する。
【0017】
本発明の異なる実施形態による複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を対応する前記複数のソース駆動器に供給する段階を含む。
【0018】
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる相補的な位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
【発明の効果】
【0019】
本発明によると、隣接するデータ信号ラインの干渉が最少になり、EMI特性の低下を防止できる。
【図面の簡単な説明】
【0020】
【図1】本発明のディスプレイユニットの斜視図である。
【図2】タイミングコントローラとソース駆動チップの連結状態を示す図である。
【図3】図2に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
【図4】本発明のディスプレイ装置の構成を示すブロック図である。
【図5】図4に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
【図6】図4に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
【図7】図4に図示されたタイミングコントローラの詳細構成を示すブロック図である。
【図8】図4に図示されたタイミングコントローラの制御方法を説明するための図である。
【図9】本発明のディスプレイ装置で消費される電流量を示すグラフである。
【発明を実施するための形態】
【0021】
以下に、本発明の好ましい実施形態を添付される図面を参考にして詳しく説明する。
図1は、本発明の好ましい実施形態によるディスプレイユニットの斜視図である。
図1ではディスプレイ装置の1つの例として液晶表示装置を示しているが、ディスプレイ装置は液晶表示装置だけでなく、LED(light emitting diode)、PDP(plasma display panel)、OLED(organic light emitting diode)のような表示装置もある。
【0022】
図1を参考にすると、本発明の液晶表示装置100は液晶表示パネル110、ソース印刷回路基板120及びゲート印刷回路基板130を含む。液晶表示パネル110は薄膜トランジスタ(thin film transister、TFT)基板111、TFT基板111と向い合って結合されるカラーフィルタ(color filter)基板112及びTFT基板111とカラーフィルタ基板112との間に注入される液晶層(図示せず)を含む。
【0023】
TFT基板111はスイッチング素子であるTFT(図示せず)がマトリックス状に形成されている透明なガラス基板である。TFTのソース端子にはソースラインが連結され、ゲート端子にはゲートラインが連結される。またドレイン端子には透明な導電性材質からなる共通電極が形成される。
【0024】
液晶表示パネル110はTFTのゲート端子に電源が印加されてTFTがターンオンされると、画素電極と共通電極との間に電界が形成される。その電界によってTFT基板111とカラーフィルタ基板112の間に介されている液晶の配列が変化し、光源(図示せず)から供給される光の透過度が変わって必要とする階調の映像を得ることができる。
【0025】
ソース及びゲート印刷回路基板120、130はソース駆動回路フィルム140及びゲート駆動回路フィルム150を通じて各々液晶表示パネル110と接続され、液晶表示パネル110を駆動するための映像信号及びスキャン信号を各々供給する。ソース及びゲート駆動回路フィルム140、150は、一例として、テープキャリアパッケージ(tape carrier package;TCP)またはチップオンフィルム(chip on film、COF)から構成される。ソース及びゲート駆動回路フィルム140、150は各々ソース印刷回路基板120から供給される駆動信号を適切なタイミングで液晶表示パネル110に印加するために駆動信号のタイミングを制御するソース及びゲート駆動チップ141、151をさらに含む。
【0026】
液晶表示装置100に備えられるソース駆動チップ141及びゲート駆動チップ151の数は、液晶表示パネル110の解像度、駆動チップのチャンネル数、動作周波数によって決められる。
【0027】
図1には図示されていないが、ソース駆動チップ141は外部のタイミングコントローラからデータ信号及びクロック信号を入力されて液晶表示パネル110を駆動するための映像信号を出力する。外部のタイミングコントローラから供給されるデータ信号及びクロック信号は印刷回路基板120に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ141に供給される。
【0028】
図2はタイミングコントローラとソース駆動チップとの連結状態を示す図である。
図2を参考にすると、タイミングコントローラ200はソース駆動チップ141a〜141pにデータ信号DATAと対応するクロック信号CK0〜CK15を伝送する。タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAとクロック信号CK0〜CK15とは各々差動信号(differential signal)である。印刷回路基板120にはタイミングコントローラ200からソース駆動チップ141a〜141pに伝送されるデータ信号DATAとクロック信号CK0〜CK15を伝送するための信号ラインが配列される。
【0029】
図3は、図2に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
図3を参考にすると、タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるクロック信号CK0〜CK15は全て同じ位相を有する。また、タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAは対応するクロック信号CK0〜CK15に同期して供給される。クロック信号CK0〜CK15のライジングエッジまたはポーリングエッジから同時にデータ信号が伝送されるので信号ラインの間のクロストーク(crosstalk)、タイミングスキュー(timing skew)、信号安定性(signal integrity)の問題が発生する。従って、タイミングコントローラ200、印刷回路基板120及びソース駆動チップ141a〜141pの設計の際にこれらの問題を考慮しなければならない。特に、同じ時点でデータ信号DATAが伝送されることによってEMI(electromagnetic interference)の特性が悪くなるという問題が生じる。
【0030】
図4は、本発明の実施形態によるディスプレイ装置の構成を示すブロック図である。
図4を参考にすると、ディスプレイ装置400はタイミングコントローラ405、印刷回路基板410そしてソース駆動チップ420a〜420pを含む。タイミングコントローラ405はホスト(図示せず)から供給される映像データ信号及び同期信号に応じてソース駆動チップ420a〜420pに各々データ信号DA0〜DA15及びクロック信号CK_L、CK_Rを供給する。ソース駆動チップは各々タイミングコントローラ405から供給されたデータ信号DA0〜DA15及びクロック信号CK_L、CK_Rに応じて液晶表示パネル(図示せず)を駆動するための映像信号を出力する。タイミングコントローラ405から供給されるデータ信号DA0〜DA15及びクロック信号CK_L、CK_Rは印刷回路基板410に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ420a〜420pに供給される。タイミングコントローラ200からソース駆動チップ141a〜141pに供給されるデータ信号DATAとクロック信号CK0〜CK15とは各々差動信号である。
【0031】
一実施形態において、ソース駆動チップ420a〜420pは2つのグループに分けられる。即ち、第1グループはソース駆動チップ420a〜420hを含み、第2グループはソース駆動チップ420i〜420pを含む。第1グループのソース駆動チップ420a〜420hは各々タイミングコントローラ405から第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元する。第2グループのソース駆動チップ420i〜420pはタイミングコントローラ405から第2クロック信号CK_Rに同期して入力されたデータ信号DA0〜DA7を復元する。このように、ソース駆動チップ420a〜420pを2つのグループに分けて、第1クロック信号CK_Lと第1クロック信号CK_Rとを各々のグループに供給するのはクロック信号が伝送される信号ラインの長さが長くなることによって増加するノイズ及び減衰の影響を解消するためである。
タイミングコントローラ405はソース駆動チップ420a〜420pに各々対応する出力クロック信号CLK0_OUT〜CLK15_OUTを生成し、生成された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してソース駆動チップ420a〜420pにデータ信号DA0〜DA15を出力する。
【0032】
図5は、図4に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
図5を参考にすると、タイミングコントローラ405の内部から生成された出力クロック信号CLK0_OUT〜CLK15_OUTはソース駆動チップ420a〜420pに各々対応する。出力クロック信号CLK0_OUT〜CLK15_OUTは所定の位相差を有し、順に遷移する。例えば、タイミングコントローラ405は出力クロック信号CLK0_OUTのライジングエッジでデータ信号DA0をソース駆動チップ420aに出力し、出力クロック信号CLK1_OUTのライジングエッジでデータ信号DA1をソース駆動チップ420bに出力する。ソース駆動チップ420a〜420hは、各々第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元し、ソース駆動チップ420i〜420pは各々第2クロック信号CK_Rに同期して入力されたデータ信号DA8〜DA15を復元する。
【0033】
この実施形態によると、タイミングコントローラ405から第1グループのソース駆動チップ420a〜420hに伝送されるデータ信号DA0〜DA7の伝送タイミングが互いに異なり、第2グループのソース駆動チップ420i〜420pに伝送されるデータ信号DA8〜DA15の伝送タイミングが互いに異なるので、図2に図示されたディスプレイ装置に比べてEMI特性が向上する。しかし、出力クロック信号CLK0_OUT〜CLK15_OUTの間の位相差が固定されるので印刷回路基板410の特性によってデータ信号DA0〜DA15の出力時点を調節するのが難かしい。
【0034】
図6は、図4に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
図6を参考にすると、タイミングコントローラ405の内部から生成された出力クロック信号CLK0_OUT〜CLK15_OUTはソース駆動チップ420a〜420pに各々対応する。出力クロック信号CLK0_OUT〜CLK15_OUTは互いに異なる位相を有する。特に、隣接する2つのクロック信号は相補的な位相を有する。例えば、出力クロック信号CLK0_OUT、CLK1_OUTは相補的な位相を有し、出力クロック信号CLK2_OUT、CLK3_OUTは相補的な位相を有する。図5で説明したように、タイミングコントローラ405は出力クロック信号CLK0_OUTのライジングエッジでデータ信号DA0をソース駆動チップ420aに出力し、出力クロック信号CLK1_OUTのライジングエッジからデータ信号DA1をソース駆動チップ420bに出力する。ソース駆動チップ420a〜420hは各々第1クロック信号CK_Lに同期して入力されたデータ信号DA0〜DA7を復元し、ソース駆動チップ420i〜420pは各々第2クロック信号CK_Rに同期して入力されたデータ信号DA8〜DA15を復元する。この実施形態によるとタイミングコントローラ405からソース駆動チップ420a〜420pに伝送されるデータ信号DA1〜DA15の伝送タイミングが互いに異なるので図2に図示されたディスプレイ装置に比べてEMI特性が向上する。
【0035】
図7は、図4に図示されたタイミングコントローラの構成を示すブロック図である。
図7を参考にすると、タイミングコントローラ405はPLL710そしてデータ出力回路730、740を含む。PLL710は複数の内部クロック信号ICLK0〜ICLK15を発生する。PLL710は図4に図示された第1クロック信号CK_L及び第2クロック信号CK_Rをさらに発生させることができる。他の実施例において、第1クロック信号CK_L及び第2クロック信号CK_Rは別に備えられたクロック発生回路によって生成される。PLL710で発生された内部クロック信号ICLK0〜ICLK15はクロック信号ライン722、723、724、726を通じてデータ出力回路730、740に伝送される。クロック信号ライン722、723、724、726の間には隣接するクロック信号による干渉を減らすために遮蔽ライン(shielding lines)721、724、727が配列される。
このような遮蔽ライン721、724、727によってタイミングコントローラ405の内部から発生するEMIを減らすことができる。
【0036】
図7では図4に図示されたソース駆動チップSD0、SD15に各々対応する2つのデータ出力回路730、740だけが図示されているが、タイミングコントローラ405はソース駆動チップ420a〜420pに各々対応する16個のデータ出力回路を含む。ソース駆動チップ420b〜420pに対応するデータ出力回路は各々ソース駆動チップ420aと同一の回路構成を有している。
【0037】
ソース駆動チップ420aは選択器731、直並列変換器732そして差動駆動器733を含む。選択器731はPLL710で発生した内部クロック信号ICLK0〜ICLK15を全て入力し、位相選択信号PSELに応じて内部クロック信号ICLK0〜ICLK15の何れか1つを出力クロック信号CLK0_OUTとして選択する。直並列変換器732はホストから供給される並列データ信号DATA0を直列データ信号DA0_OUTに変換し、変換された直列データ信号DA0_OUTを出力クロック信号CLK0_OUTに同期して差動駆動器733に出力する。差動駆動器733はデータ信号DA0_OUTを差動信号対DA0_A、DA0_ABに変換して出力する。差動信号対DA0_A、DA0_ABは図4に図示されたソース駆動チップ420aに供給されるデータ信号DA0である。
【0038】
図7には、図示されていないが、ソース駆動チップ420b〜420pに対応するデータ出力回路に位相選択信号と並列データ信号とが入力される。ソース駆動チップ420b〜420pに対応するデータ出力回路に入力される位相選択信号は隣接するデータ出力回路の中の選択器が互いに異なる位相を有する内部クロック信号を選択するように設定される。一実施形態において、位相選択信号は、図6に図示されたように、隣接する2つのデータ出力回路が相補的な位相を有する内部クロック信号を選択するように設定される。
【0039】
この実施形態によると、第1及び第2クロック信号CK_L、CK_Rの一周期の間に出力クロック信号CLK0_OUT〜CLK15_OUTの遷移時点が分散されるので、タイミングコントローラ405から出力されるデータ信号DA0〜DA15の出力時点が分散される。従って、図4に図示された印刷回路基板410から発生されるEMIを減らすことができる。また、データ出力回路の中の選択器に入力される位相選択信号の値を調節することによって出力クロック信号CLK0_OUT〜CLK15_OUTの位相を変更できる。従って、ディスプレイ装置の動作環境によってタイミングコントローラ405から出力されるデータ信号DA0〜DA15の出力時点を最適化できる。
【0040】
図8は、図4に図示されたタイミングコントローラの本発明の実施形態による制御方法を示す図である。
図8を参考にすると、タイミングコントローラ405は複数の内部クロック信号ICLK0〜ICLK15を生成する(段階810)。タイミングコントローラ405は内部クロック信号ICLK0〜ICLK15の何れか1つを出力クロック信号CLK0_OUTとして選択する(段階820)。タイミングコントローラ405はホストから入力された並列データ信号を直列データ信号DA0_OUTに変換する(段階830)。タイミングコントローラ405は出力クロック信号CLK0_OUTに同期して直列データ信号DA0_OUTを出力する(段階840)。タイミングコントローラ405は直列データ信号DA0_OUTを差動データ信号DA0に変換してソース駆動チップ420aに供給する(段階850)。例えば、ソース駆動チップが複数個であれば、タイミングコントローラ405は内部クロック信号ICLK0〜ICLK15を生成し、生成された内部クロック信号ICLK0〜ICLK15を駆動チップに各々対応する出力クロック信号CLK0_OUT〜CLK15_OUTに一対一に対応させる。タイミングコントローラ405は出力クロック信号CLK0_OUT〜CLK15_OUTに各々同期してホストから供給されたデータ信号を差動データ信号DA0〜DA15に変換してソース駆動チップ420a〜420pに供給する。
【0041】
この実施形態において、電子装置の一例としてディスプレイ装置を説明したが、タイミングコントローラチップ及びソース駆動チップのような少なくとも2つのチップの間に信号伝送が行なわれる他の電子装置にも本発明が適用される。
【0042】
図9は本発明の実施形態によるディスプレイ装置で消費される電流量を示すグラフである。
図9を参考にすると、図3に図示されたクロック信号CK0〜CK15に同期してタイミングコントローラ200からソース駆動チップ141a〜141pにデータ信号を供給するディスプレイ装置で消費される電流より、本発明の図6に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号を供給するディスプレイ装置で消費される電流量の方がもっと少ないことが分かる。また、図5に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号DA0〜DA15を供給するものと比べると、図6に図示された出力クロック信号CLK0_OUT〜CLK15_OUTに同期してタイミングコントローラ405からソース駆動チップ420a〜420pにデータ信号DA0〜DA15を供給するものの方が電流消費だけでなくピーク電流量も小さいことが分かる。ピーク電流量の減少によりディスプレイ装置で発生するEMIが減少される効果を得る。
【0043】
前記好ましい実施形態を例にして本発明を説明したが、本発明の範囲は前記開示された実施形態に限定されない。従って、本発明の請求範囲は前記実施形態の変形及びそれと類似な技術構成を含むものと幅広く解釈されるべきである。
【符号の説明】
【0044】
100 液晶表示装置
110 液晶表示パネル
120 ソース印刷回路基板
130 ゲート印刷回路基板
200 タイミングコントローラ
400 ディスプレイ装置
405 タイミングコントローラ
410 印刷回路基板
731 選択器
732 直並列変換器
733 差動駆動器
730、740 データ出力回路
【特許請求の範囲】
【請求項1】
複数のソース駆動器と、
前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラとを含み、
前記タイミングコントローラは、
前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とするディスプレイ装置。
【請求項2】
前記タイミングコントローラは、
前記複数のソース駆動器にクロック信号をさらに供給することを特徴とする請求項1に記載のディスプレイ装置。
【請求項3】
前記複数のソース駆動器は、
前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元することを特徴とする請求項2に記載のディスプレイ装置。
【請求項4】
前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号であることを特徴とする請求項3に記載のディスプレイ装置。
【請求項5】
前記タイミングコントローラは、
位相が互いに異なる複数の内部クロック信号を生成するクロック発生器と、
前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路とを含むことを特徴とする請求項1に記載のディスプレイ装置。
【請求項6】
前記複数のデータ出力回路は、
選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、
外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器と、
前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器とを含むことを特徴とする請求項5に記載のディスプレイ装置。
【請求項7】
前記選択信号は、
前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定されることを特徴とする請求項6に記載のディスプレイ装置。
【請求項8】
複数の第1半導体チップと、
前記複数の第1半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第1半導体チップに各々データ信号を供給する第2半導体チップと、
前記第2半導体チップから前記複数の第1半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板とを含み、
前記第2半導体チップは、
前記複数の第1半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とする電子装置。
【請求項9】
複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法において、
位相が互いに異なる複数の内部クロック信号を生成する段階と、
前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、
前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、
前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階と、
前記データ信号を対応する前記複数のソース駆動器に供給する段階とを含むことを特徴とするディスプレイ装置の制御方法。
【請求項10】
前記出力クロック信号の選択段階は、
前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させることを特徴とする請求項9に記載のディスプレイ装置の制御方法。
【請求項1】
複数のソース駆動器と、
前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラとを含み、
前記タイミングコントローラは、
前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とするディスプレイ装置。
【請求項2】
前記タイミングコントローラは、
前記複数のソース駆動器にクロック信号をさらに供給することを特徴とする請求項1に記載のディスプレイ装置。
【請求項3】
前記複数のソース駆動器は、
前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元することを特徴とする請求項2に記載のディスプレイ装置。
【請求項4】
前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号であることを特徴とする請求項3に記載のディスプレイ装置。
【請求項5】
前記タイミングコントローラは、
位相が互いに異なる複数の内部クロック信号を生成するクロック発生器と、
前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか1つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路とを含むことを特徴とする請求項1に記載のディスプレイ装置。
【請求項6】
前記複数のデータ出力回路は、
選択信号に応じて前記複数の内部クロック信号の何れか1つを前記出力クロック信号として選択する選択器と、
外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器と、
前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器とを含むことを特徴とする請求項5に記載のディスプレイ装置。
【請求項7】
前記選択信号は、
前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定されることを特徴とする請求項6に記載のディスプレイ装置。
【請求項8】
複数の第1半導体チップと、
前記複数の第1半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第1半導体チップに各々データ信号を供給する第2半導体チップと、
前記第2半導体チップから前記複数の第1半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板とを含み、
前記第2半導体チップは、
前記複数の第1半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とする電子装置。
【請求項9】
複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法において、
位相が互いに異なる複数の内部クロック信号を生成する段階と、
前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、
前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、
前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階と、
前記データ信号を対応する前記複数のソース駆動器に供給する段階とを含むことを特徴とするディスプレイ装置の制御方法。
【請求項10】
前記出力クロック信号の選択段階は、
前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させることを特徴とする請求項9に記載のディスプレイ装置の制御方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2011−81372(P2011−81372A)
【公開日】平成23年4月21日(2011.4.21)
【国際特許分類】
【出願番号】特願2010−206747(P2010−206747)
【出願日】平成22年9月15日(2010.9.15)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【Fターム(参考)】
【公開日】平成23年4月21日(2011.4.21)
【国際特許分類】
【出願日】平成22年9月15日(2010.9.15)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】SAMSUNG ELECTRONICS CO.,LTD.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do 442−742(KR)
【Fターム(参考)】
[ Back to top ]