電子部品
【課題】接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる電子部品を提供することである。
【解決手段】積層体１２は、絶縁体層１６が積層されてなる。コイルＬは、積層体１２に内蔵されている。外部電極は、積層体１２の上面及び下面に設けられている。接続部Ｃ１，Ｃ２は、コイルＬと２つの外部電極とを接続している。接続部Ｃ１，Ｃ２は、２５０μｍより短い長さを有し、かつ、ｚ軸方向に延在している複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４と、複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４を接続し、かつ、絶縁体層１６上に設けられている接続導体層２０，２２と、を含んでいる。ビアホール導体Ｖａ〜Ｖｄは、複数の絶縁体層１６を貫通している。
【解決手段】積層体１２は、絶縁体層１６が積層されてなる。コイルＬは、積層体１２に内蔵されている。外部電極は、積層体１２の上面及び下面に設けられている。接続部Ｃ１，Ｃ２は、コイルＬと２つの外部電極とを接続している。接続部Ｃ１，Ｃ２は、２５０μｍより短い長さを有し、かつ、ｚ軸方向に延在している複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４と、複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４を接続し、かつ、絶縁体層１６上に設けられている接続導体層２０，２２と、を含んでいる。ビアホール導体Ｖａ〜Ｖｄは、複数の絶縁体層１６を貫通している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、より特定的には、絶縁体層が積層されてなる積層体を備えている電子部品に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の電子部品が知られている。以下に、特許文献１に記載の電子部品について図面を参照しながら説明する。図５は、特許文献１に記載の電子部品５００，６００の断面構造図である。
【０００３】
特許文献１には、図５（ａ）に示す電子部品５００が記載されている。電子部品５００は、積層体５０２、外部電極５０４（５０４ａ，５０４ｂ）、ビアホール導体５０６（５０６ａ〜５０６ｄ）、接続導体５０８（５０８ａ，５０８ｂ）及びコイルＬを備えている。積層体５０２は、複数の絶縁体層が積層されて構成されている。外部電極５０４ａ，５０４ｂはそれぞれ、積層方向の両端に位置する面に設けられており、外部電極５５０ａ，５５０ｂに接続されている。コイルＬは、積層体５０２内に内蔵されている。ビアホール導体５０６ａ，５０６ｂ及び接続導体５０８ａは、コイルＬと外部電極５０４ａとを接続している。また、ビアホール導体５０６ｃ，５０６ｄ及び接続導体５０８ｂは、コイルＬと外部電極５０４ｂとを接続している。
【０００４】
ここで、ビアホール導体５０６ａは、積層体５０２の上下方向の上側において積層方向に延在している。一方、ビアホール導体５０６ｂは、積層体５０２の上下方向の中央において積層方向に延在している。そして、接続導体５０８ａは、ビアホール導体５０６ａ，５０６ｂを接続している。同様に、ビアホール導体５０６ｃは、積層体５０２の上下方向の下側において積層方向に延在している。一方、ビアホール導体５０６ｄは、積層体５０２の上下方向の中央において積層方向に延在している。そして、接続導体５０８ｂは、ビアホール導体５０６ｃ，５０６ｄを接続している。
【０００５】
以上のような電子部品５００では、ビアホール導体５０６ｂ，５０６ｄが積層体５０２の上下方向の中央において積層方向に延在している。そのため、電子部品５００の実装方向が変化したとしても、ビアホール導体５０６ｂ，５０６ｄと外部電極５５０ａ，５５０ｂとの間の距離が変化しない。よって、電子部品５００の実装方向によって、インダクタンス値が変化することが抑制される。
【０００６】
しかしながら、電子部品５００では、接続導体５０８においてクラックが発生するおそれ、及び、外部電極５０４ａ，５０４ｂの形成不良が発生するおそれがある。より詳細には、電子部品５００では、積層方向に延在する比較的に長いビアホール導体５０６ａ〜５０６ｄが設けられている。ビアホール導体５０６は、一般的に銀を主成分とする導電性材料により作製され、積層体５０２を構成する絶縁体層は、一般的に磁性材料により作製される。そのため、焼成時におけるビアホール導体５０６の収縮率と積層体５０２の収縮率とは異なる。具体的には、焼成時に、積層体５０２は、ビアホール導体５０６よりも大きく収縮する。そのため、ビアホール導体５０６ａ，５０６ｂと接続導体５０８ａとの接続部分Ａ，Ｂ、及び、ビアホール導体５０６ｃ，５０６ｄと接続導体５０８ｂとの接続部分Ｃ，Ｄにおいて、ビアホール導体５０６ａ〜５０６ｄが、接続導体５０８ａ，５０８ｂを突き破ってしまうおそれがある。その結果、電子部品５００の接続導体５０８においてクラックが発生するおそれがある。また、ビアホール導体５０６ｂ，５０６ｄの端部Ｅ，Ｆが、積層体５０２の表面から大きく突出するおそれがある。その結果、外部電極５０４ａ，５０４ｂの形成不良が発生するおそれがある。
【０００７】
また、特許文献１には、図５（ｂ）に示す電子部品６００も記載されている。電子部品６００は、積層体６０２、外部電極６０４（６０４ａ，６０４ｂ）、接続部６０６（６０６ａ，６０６ｂ）及びコイルＬを備えている。積層体６０２は、複数の絶縁体層が積層されて構成されている。外部電極６０４ａ，６０４ｂはそれぞれ、積層方向の両端に位置する面に設けられており、外部電極６５０ａ，６５０ｂに接続されている。コイルＬは、積層体６０２内に内蔵されている。接続部６０６ａ，６０６ｂはそれぞれ、コイルＬと外部電極６０４ａ，６０４ｂとを接続している。
【０００８】
ここで、接続部６０６ａ，６０６ｂは、１層の絶縁体層を積層方向に貫通するビアホール導体と該絶縁体層に設けられている接続導体とが交互に接続されることにより、階段状をなしている。ただし、接続部６０６ａは、段差が小さいために、図５（ｂ）に示すように、積層体６０２の上下方向の上側から積層体６０２の上下方向の中央部へと斜め方向に延在しているように見える。同様に、接続部６０６ｂは、段差が小さいために、図５（ｂ）に示すように、積層体６０２の上下方向の下側から積層体６０２の上下方向の中央部へと斜め方向に延在しているように見える。
【０００９】
以上のような電子部品６００では、ビアホール導体が１層の絶縁体層の厚み分の長さしか有していない。そのため、焼成時に積層体６０２及びビアホール導体に収縮が発生したとしても、ビアホール導体が、接続導体を突き破る可能性が低い。よって、電子部品６００では、電子部品５００に比べて、接続導体にクラックが発生する可能性が低い。同様に、電子部品６００では、電子部品５００に比べて、ビアホール導体の端部が、積層体６０２の表面から突出する量が少ない。よって、電子部品６００では、電子部品５００に比べて、外部電極６０４ａ，６０４ｂの形成不良が発生しにくい。
【００１０】
しかしながら、電子部品６００は、以下に説明するように、製造コストが高くつくという問題を有する。より詳細には、電子部品６００では、階段状の接続部６０６ａ，６０６ｂを形成するために、複数の絶縁体層毎に異なる位置にビアホール導体及び接続導体を形成する必要がある。その結果、絶縁体層の種類が多くなってしまい、製造コストが増大してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−２６０６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
そこで、本発明の目的は、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる電子部品を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一形態に係る電子部品は、絶縁体層が積層されてなる積層体と、前記積層体に内蔵されている回路素子と、前記積層体の表面に設けられている外部電極と、前記回路素子と前記外部電極とを接続している接続部と、を備え、前記接続部は、２５０μｍより短い長さを有し、かつ、積層方向に延在している複数のビアホール導体と、前記複数のビアホール導体を接続し、かつ、前記絶縁体層上に設けられている接続導体層と、を含み、少なくとも一部の前記ビアホール導体は、複数の前記絶縁体層を貫通していること、を特徴とする。
【発明の効果】
【００１４】
本発明によれば、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る電子部品の外観斜視図である。
【図２】図１の電子部品の積層体の分解斜視図である。
【図３】図１の電子部品をｙ軸方向から透視した図である。
【図４】実験に用いた第１のサンプルないし第６のサンプルの透視図である。
【図５】特許文献１に記載の電子部品の断面構造図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係る電子部品について説明する。
【００１７】
（電子部品の構成）
本発明の一実施形態に係る電子部品について図面を参照しながら説明する。図１は、本発明の実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０をｙ軸方向から透視した図である。以下、電子部品１０の積層方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときに、電子部品１０の横方向の辺に沿った方向をｘ軸方向と定義し、電子部品１０の縦方向の辺に沿った方向をｙ軸方向と定義する。
【００１８】
電子部品１０は、図１ないし図３に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）、接続部Ｃ１，Ｃ２（図２及び図３参照）及びコイル（回路素子）Ｌ（図２及び図３参照）を備えている。積層体１２は、直方体状をなしている。外部電極１４ａは、ｚ軸方向の正方向側に位置する積層体１２の上面（表面）に設けられている。外部電極１４ｂは、ｚ軸方向の負方向側に位置する積層体１２の下面（表面）に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２の互いに対向する上面及び下面に設けられている。
【００１９】
積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｎ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されてなる。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。なお、絶縁体層１６は磁性体材料に限らず、非磁性体材料であってもよいし、非磁性体材料と磁性体材料の混合物であってもよい。また、以下では、絶縁体層１６の正方向側の主面を表面と称し、絶縁体層１６の負方向側の主面を裏面と称す。
【００２０】
コイルＬは、図２及び図３に示すように、積層体１２に内蔵されており、コイル導体層（導体層）１８（１８ａ〜１８ｄ）及びビアホール導体Ｖ６〜Ｖ８により構成されている。より詳細には、コイルＬは、コイル導体層１８ａ〜１８ｄ及びビアホール導体Ｖ６〜Ｖ８が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
【００２１】
コイル導体層１８ａ〜１８ｄはそれぞれ、絶縁体層１６ｆ〜１６ｉの表面上に設けられている。コイル導体層１８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道を形成しており、３／４ターンのターン数を有している線状導体である。すなわち、コイル導体層１８は、前記軌道の１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体層１８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体層１８のターン数は、３／４ターンに限らない。よって、コイル導体層１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
【００２２】
ビアホール導体Ｖ６〜Ｖ８は、絶縁体層１６ｆ〜１６ｈをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体層１８同士を接続している。具体的には、ビアホール導体Ｖ６は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体層１８ａの下流端及びコイル導体層１８ｂの上流端に接続されている。ビアホール導体Ｖ７は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体層１８ｂの下流端及びコイル導体層１８ｃの上流端に接続されている。ビアホール導体Ｖ８は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体層１８ｃの下流端及びコイル導体層１８ｄの上流端に接続されている。
【００２３】
接続部Ｃ１は、図１及び図２に示すように、コイルＬのｚ軸方向の正方向側の端部（すなわち、コイル導体層１８ａの上流端）と外部電極１４ａとを接続しており、接続導体層２０（２０ａ〜２０ｅ）及びビアホール導体Ｖ１〜Ｖ５により構成されている。
【００２４】
ビアホール導体Ｖ１〜Ｖ５はそれぞれ、図２及び図３に示すように、ｚ軸方向に延在しており、絶縁体層１６ａ〜１６ｅをｚ軸方向に貫通している。より詳細には、ビアホール導体Ｖ１は、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ａの角近傍に設けられている。ビアホール導体Ｖ１は、外部電極１４ａに接続されている。ビアホール導体Ｖ２，Ｖ３は、絶縁体層１６ｂ，１６ｃの対角線の交点に設けられている。ビアホール導体Ｖ２，Ｖ３は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖａを構成している。よって、ビアホール導体Ｖａは、複数の絶縁体層１６ｂ，１６ｃを貫通している。ビアホール導体Ｖ４，Ｖ５は、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｄ，１６ｅの角近傍に設けられている。ビアホール導体Ｖ４，Ｖ５は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｂを構成している。よって、ビアホール導体Ｖｂは、複数の絶縁体層１６ｄ，１６ｅを貫通している。以上のように、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、ｚ軸方向から平面視したときに、重なり合っていない。更に、ビアホール導体Ｖ１，Ｖａ，Ｖｂの内、少なくとも一部のビアホール導体Ｖａ，Ｖｂは、複数の絶縁体層１６を貫通している。
【００２５】
接続導体層２０ａ〜２０ｃは、絶縁体層１６ａ〜１６ｃの表面上に設けられ、絶縁体層１６ａ〜１６ｃの対角線の交点からｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する角に向かって延在する線状導体である。接続導体層２０ａは、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ａの角近傍の端部においてビアホール導体Ｖ１と接続されている。接続導体層２０ｂは、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｂの角近傍の端部においてビアホール導体Ｖ１と接続されており、絶縁体層１６ｂの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ２）と接続されている。すなわち、接続導体層２０ｂは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖ１，Ｖａを接続している。接続導体層２０ｃは、絶縁体層１６ｂの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ２，Ｖ３）と接続されている。
【００２６】
接続導体層２０ｄ，２０ｅは、絶縁体層１６ｄ，１６ｅの表面上に設けられ、絶縁体層１６ｄ，１６ｅの対角線の交点からｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する角に向かって延在する線状導体である。接続導体層２０ｄは、絶縁体層１６ｄの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ３）と接続され、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｄの角近傍の端部においてビアホール導体Ｖｂ（Ｖ４）と接続されている。すなわち、接続導体層２０ｄは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖａ，Ｖｂを接続している。接続導体層２０ｅは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｅの角近傍の端部においてビアホール導体Ｖｂ（Ｖ４，Ｖ５）と接続されている。
【００２７】
また、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、ｚ軸方向において、２５０μｍより短い長さを有している。ただし、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、より好ましくは、ｚ軸方向において、１００μｍより短い長さを有している。
【００２８】
接続部Ｃ２は、図１及び図２に示すように、コイルＬのｚ軸方向の負方向側の端部（すなわち、コイル導体層１８ｄの下流端）と外部電極１４ｂとを接続しており、接続導体層２２（２２ａ〜２２ｅ）及びビアホール導体Ｖ９〜Ｖ１４により構成されている。
【００２９】
ビアホール導体Ｖ９〜Ｖ１４はそれぞれ、図２及び図３に示すように、ｚ軸方向に延在しており、絶縁体層１６ｉ〜１６ｎをｚ軸方向に貫通している。より詳細には、ビアホール導体Ｖ９〜Ｖ１１は、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｉ〜１６ｋの角近傍に設けられている。ビアホール導体Ｖ９〜Ｖ１１は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｃを構成している。よって、ビアホール導体Ｖｃは、複数の絶縁体層１６ｉ〜１６ｋを貫通している。ビアホール導体Ｖ１２，Ｖ１３は、絶縁体層１６ｌ，１６ｍの対角線の交点に設けられている。ビアホール導体Ｖ１２，Ｖ１３は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｄを構成している。よって、ビアホール導体Ｖｄは、複数の絶縁体層１６ｌ，１６ｍを貫通している。ビアホール導体Ｖ１４は、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｎの角近傍に設けられている。ビアホール導体Ｖ１４は、外部電極１４ｂに接続されている。以上のように、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、ｚ軸方向から平面視したときに、重なり合っていない。更に、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４の内、少なくとも一部のビアホール導体Ｖｃ，Ｖｄは、複数の絶縁体層１６を貫通している。
【００３０】
接続導体層２２ａ〜２２ｄは、絶縁体層１６ｊ〜１６ｍの表面上に設けられ、絶縁体層１６ｊ〜１６ｍの対角線の交点からｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する角に向かって延在する線状導体である。接続導体層２２ａは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｊの角近傍の端部においてビアホール導体Ｖｃ（Ｖ９，Ｖ１０）と接続されている。接続導体層２２ｂは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｋの角近傍の端部においてビアホール導体Ｖｃ（Ｖ１０，Ｖ１１）と接続されている。接続導体層２２ｃは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｌの角近傍の端部においてビアホール導体Ｖｃ（Ｖ１１）と接続されており、絶縁体層１６ｌの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１２）と接続されている。すなわち、接続導体層２２ｃは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖｃ，Ｖｄを接続している。接続導体層２２ｄは、絶縁体層１６ｍの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１２，Ｖ１３）と接続されている。
【００３１】
接続導体層２２ｅは、絶縁体層１６ｎの表面上に設けられ、絶縁体層１６ｎの対角線の交点からｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する角に向かって延在する線状導体である。接続導体層２２ｅは、絶縁体層１６ｎの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１３）と接続され、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｎの角近傍の端部においてビアホール導体Ｖ１４と接続されている。すなわち、接続導体層２２ｅは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖｄ，Ｖ１４を接続している。
【００３２】
また、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、ｚ軸方向において、２５０μｍより短い長さを有している。ただし、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、より好ましくは、ｚ軸方向において、１００μｍより短い長さを有している。
【００３３】
更に、接続導体層２０，２２は、図２に示すように、ビアホール導体Ｖ１〜Ｖ１４の直径Ｄ１の２倍以上の長さＤ２を有している。
【００３４】
（電子部品の製造方法）
以下に、電子部品１０の製造方法について図２を参照しながら説明する。
【００３５】
まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。
【００３６】
このフェライトセラミック粉末に対して結合剤と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。
【００３７】
次に、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体Ｖ１〜Ｖ１４を形成する。具体的には、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体Ｖ１〜Ｖ１４を形成する。
【００３８】
次に、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法又はフォトリソグラフィ法で塗布することにより、接続導体層２０ａ〜２０ｅ、コイル導体層１８ａ〜１８ｄ及び接続導体層２２ａ〜２２ｅを形成する。導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。なお、接続導体層２０ａ〜２０ｅ、コイル導体層１８ａ〜１８ｄ及び接続導体層２２ａ〜２２ｅを形成する工程とビアホールに対して導電性材料からなるペーストを充填する工程とは、同じ工程において行われてもよい。
【００３９】
次に、絶縁体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。具体的には、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。圧着条件は、１００トン〜１２０トンの圧力及び３秒間から３０秒間程度の時間である。この後、未焼成のマザー積層体に対して、静水圧プレスにて本圧着を施す。
【００４０】
次に、マザー積層体をカット刃により所定寸法（２．５ｍｍ×２．０ｍｍ×１．２ｍｍ）の積層体１２にカットする。これにより未焼成の積層体１２が得られる。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。
【００４１】
以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工が施されて、面取りが行われる。その後、Ａｇを主成分とする導電性材料からなる電極ペーストを、積層体１２の表面に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４となるべき銀電極を形成する。
【００４２】
最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４を形成する。以上の工程を経て、図１に示すような電子部品１０が完成する。
【００４３】
（効果）
以上のような電子部品１０によれば、接続導体層２０，２２にクラックが発生すること及び外部電極１４ａ，１４ｂの形成不良が発生することを低減できる。以下に、詳細に説明する。
【００４４】
本願発明者は、接続導体層２０，２２にクラックが発生する条件、及び、外部電極１４ａ，１４ｂの形成不良が発生する条件を調べるために、以下に説明するサンプルを作製した。図４（ａ）ないし図４（ｆ）は、実験に用いた第１のサンプルないし第６のサンプルの透視図である。第１のサンプルないし第３のサンプルは、比較例に係る電子部品のサンプルであり、第４のサンプルないし第６のサンプルは、本発明に係る電子部品１０のサンプルである。以下に、実験条件を列挙する。
【００４５】
チップサイズ：１．００ｍｍ×０．５ｍｍ×０．５ｍｍ
ビアホール導体の積層方向の長さ：各３００μｍ
絶縁体層に用いたフェライトの収縮率：２０％
導体層及びビアホール導体に使用した銀ペーストの収縮率：１２％
焼成温度：９００℃
【００４６】
本願発明者は、第１のサンプルないし第６のサンプルにおいて、ビアホール導体の積層体からの突出量及び接続導体のクラックの発生率を調べた。表１は、実験結果を示した表である。
【００４７】
【表１】
【００４８】
ここで、外部電極の形成不良が発生したサンプルは、第１のサンプル及び第３のサンプルであった。一方、第２のサンプル及び第４のサンプルないし第６のサンプルには、外部電極の形成不良が発生しなかった。よって、ビアホール導体の突出量は、表１より、２０μｍより小さいことが望ましいことが分かる。すなわち、ビアホール導体の収縮量と該ビアホール導体層が貫通している絶縁体層の収縮量との差が２０μｍより小さいことが望ましいことが分かる。
【００４９】
また、第２のサンプルのように、ビアホール導体の突出量が小さくても、積層体内に長いビアホール導体が設けられていると、接続部にクラックが発生することが分かる。これは、積層体内のビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量の差が内部応力を発生させることが原因であるが、この場合にも、ビアホール導体の収縮量と該ビアホール導体層が貫通している絶縁体層の収縮量との差が２０μｍより小さいことが望ましいことが分かる。
【００５０】
以上より、ビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量との差が２０μｍよりも小さくなっていれば、外部電極の形成不良が発生すること、及び、接続部にクラックが発生することを低減できることが分かる。そこで、以下に、ビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量との差が２０μｍよりも小さくなる条件について説明する。
【００５１】
電子部品１０の焼成時では、絶縁体層１６の収縮率は、２０％〜２５％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率は、５％〜１２％である。そして、絶縁体層１６及びビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４として適切な材料が選択されると、絶縁体層１６の収縮率とビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率との差は、８％〜２０％となる。
【００５２】
まず、収縮率の差が８％である場合（例えば、絶縁体層１６の収縮率が２０％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率が１２％である場合）について検討する。なお、一例として、ビアホール導体Ｖａとビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃとを用いて検討する。この場合、ビアホール導体Ｖａの収縮量と絶縁体層１６ｂ，１６ｃの収縮量との差が２０μｍとなるのは、ビアホール導体Ｖａの長さ及び絶縁体層１６ｂ，１６ｃの厚みが２５０μｍのときである。よって、収縮率の差が８％である場合には、ビアホール導体Ｖａの長さは、２５０μｍより短いことが望ましい。
【００５３】
次に、収縮率の差が２０％である場合（例えば、絶縁体層１６の収縮率が２５％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率が５％である場合）について検討する。なお、一例として、ビアホール導体Ｖａとビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃとを用いて検討する。この場合、ビアホール導体Ｖａの収縮量と絶縁体層１６ｂ，１６ｃの収縮量との差が２０μｍとなるのは、ビアホール導体Ｖａの長さ及び絶縁体層１６ｂ，１６ｃの厚みが１００μｍのときである。よって、収縮率の差が２０％である場合には、ビアホール導体Ｖａの長さは、１００μｍより短いことが望ましい。
【００５４】
以上より、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の長さは、２５０μｍより短いことが好ましく、より好ましくは、１００μｍより短いことが好ましい。これにより、接続導体層２０，２２にクラックが発生すること、及び、外部電極１４ａ，１４ｂの形成不良が発生することを低減できる。
【００５５】
また、電子部品１０によれば、以下に説明するように、製造コストを低く抑えることができる。より詳細には、特許文献１に記載の電子部品６００は、階段状の接続部６０６ａ，６０６ｂを形成するために、複数の絶縁体層毎に異なる位置にビアホール導体及び接続導体を形成している。その結果、絶縁体層の種類が多くなってしまい、製造コストが増大していた。
【００５６】
一方、電子部品１０では、ビアホール導体Ｖａ〜Ｖｄは、複数の絶縁体層１６を貫通している。そのため、ビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃは同じ構造をとることができる。同様に、ビアホール導体Ｖｂが貫通している絶縁体層１６ｄ，１６ｅは同じ構造をとることができる。同様に、ビアホール導体Ｖｃが貫通している絶縁体層１６ｊ，１６ｋは同じ構造をとることができる。同様に、ビアホール導体Ｖｄが貫通している絶縁体層１６ｌ，１６ｍは同じ構造をとることができる。よって、電子部品１０では、特許文献１に記載の電子部品６００に比べて、絶縁体層１６の種類を減らすことができ、製造コストを低くすることが可能である。
【００５７】
また、電子部品１０では、接続導体層２０，２２は、図２に示すように、ビアホール導体Ｖ１〜Ｖ１４の直径Ｄ１の２倍以上の長さＤ２を有している。これにより、ｚ軸方向から平面視したときに、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４がｚ軸方向に隣り合うもの同士で重なることが防止される。その結果、より効果的に、接続導体層２０，２２にクラックが発生することを低減できる。
【００５８】
なお、電子部品１０において、接続導体層２０，２２の形状は、図２に示した線状導体に限らない。よって、接続導体層２０，２２は、例えば、円形状や四角形状であってもよい。
【産業上の利用可能性】
【００５９】
本発明は、電子部品に有用であり、特に、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる点において優れている。
【符号の説明】
【００６０】
Ｃ１，Ｃ２ 接続部
Ｌ コイル
Ｖ１〜Ｖ１４，Ｖａ〜Ｖｄ ビアホール導体
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｎ 絶縁体層
１８ａ〜１８ｄ コイル導体層
２０ａ〜２０ｅ，２２ａ〜２２ｅ 接続導体層
【技術分野】
【０００１】
本発明は、電子部品に関し、より特定的には、絶縁体層が積層されてなる積層体を備えている電子部品に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の電子部品が知られている。以下に、特許文献１に記載の電子部品について図面を参照しながら説明する。図５は、特許文献１に記載の電子部品５００，６００の断面構造図である。
【０００３】
特許文献１には、図５（ａ）に示す電子部品５００が記載されている。電子部品５００は、積層体５０２、外部電極５０４（５０４ａ，５０４ｂ）、ビアホール導体５０６（５０６ａ〜５０６ｄ）、接続導体５０８（５０８ａ，５０８ｂ）及びコイルＬを備えている。積層体５０２は、複数の絶縁体層が積層されて構成されている。外部電極５０４ａ，５０４ｂはそれぞれ、積層方向の両端に位置する面に設けられており、外部電極５５０ａ，５５０ｂに接続されている。コイルＬは、積層体５０２内に内蔵されている。ビアホール導体５０６ａ，５０６ｂ及び接続導体５０８ａは、コイルＬと外部電極５０４ａとを接続している。また、ビアホール導体５０６ｃ，５０６ｄ及び接続導体５０８ｂは、コイルＬと外部電極５０４ｂとを接続している。
【０００４】
ここで、ビアホール導体５０６ａは、積層体５０２の上下方向の上側において積層方向に延在している。一方、ビアホール導体５０６ｂは、積層体５０２の上下方向の中央において積層方向に延在している。そして、接続導体５０８ａは、ビアホール導体５０６ａ，５０６ｂを接続している。同様に、ビアホール導体５０６ｃは、積層体５０２の上下方向の下側において積層方向に延在している。一方、ビアホール導体５０６ｄは、積層体５０２の上下方向の中央において積層方向に延在している。そして、接続導体５０８ｂは、ビアホール導体５０６ｃ，５０６ｄを接続している。
【０００５】
以上のような電子部品５００では、ビアホール導体５０６ｂ，５０６ｄが積層体５０２の上下方向の中央において積層方向に延在している。そのため、電子部品５００の実装方向が変化したとしても、ビアホール導体５０６ｂ，５０６ｄと外部電極５５０ａ，５５０ｂとの間の距離が変化しない。よって、電子部品５００の実装方向によって、インダクタンス値が変化することが抑制される。
【０００６】
しかしながら、電子部品５００では、接続導体５０８においてクラックが発生するおそれ、及び、外部電極５０４ａ，５０４ｂの形成不良が発生するおそれがある。より詳細には、電子部品５００では、積層方向に延在する比較的に長いビアホール導体５０６ａ〜５０６ｄが設けられている。ビアホール導体５０６は、一般的に銀を主成分とする導電性材料により作製され、積層体５０２を構成する絶縁体層は、一般的に磁性材料により作製される。そのため、焼成時におけるビアホール導体５０６の収縮率と積層体５０２の収縮率とは異なる。具体的には、焼成時に、積層体５０２は、ビアホール導体５０６よりも大きく収縮する。そのため、ビアホール導体５０６ａ，５０６ｂと接続導体５０８ａとの接続部分Ａ，Ｂ、及び、ビアホール導体５０６ｃ，５０６ｄと接続導体５０８ｂとの接続部分Ｃ，Ｄにおいて、ビアホール導体５０６ａ〜５０６ｄが、接続導体５０８ａ，５０８ｂを突き破ってしまうおそれがある。その結果、電子部品５００の接続導体５０８においてクラックが発生するおそれがある。また、ビアホール導体５０６ｂ，５０６ｄの端部Ｅ，Ｆが、積層体５０２の表面から大きく突出するおそれがある。その結果、外部電極５０４ａ，５０４ｂの形成不良が発生するおそれがある。
【０００７】
また、特許文献１には、図５（ｂ）に示す電子部品６００も記載されている。電子部品６００は、積層体６０２、外部電極６０４（６０４ａ，６０４ｂ）、接続部６０６（６０６ａ，６０６ｂ）及びコイルＬを備えている。積層体６０２は、複数の絶縁体層が積層されて構成されている。外部電極６０４ａ，６０４ｂはそれぞれ、積層方向の両端に位置する面に設けられており、外部電極６５０ａ，６５０ｂに接続されている。コイルＬは、積層体６０２内に内蔵されている。接続部６０６ａ，６０６ｂはそれぞれ、コイルＬと外部電極６０４ａ，６０４ｂとを接続している。
【０００８】
ここで、接続部６０６ａ，６０６ｂは、１層の絶縁体層を積層方向に貫通するビアホール導体と該絶縁体層に設けられている接続導体とが交互に接続されることにより、階段状をなしている。ただし、接続部６０６ａは、段差が小さいために、図５（ｂ）に示すように、積層体６０２の上下方向の上側から積層体６０２の上下方向の中央部へと斜め方向に延在しているように見える。同様に、接続部６０６ｂは、段差が小さいために、図５（ｂ）に示すように、積層体６０２の上下方向の下側から積層体６０２の上下方向の中央部へと斜め方向に延在しているように見える。
【０００９】
以上のような電子部品６００では、ビアホール導体が１層の絶縁体層の厚み分の長さしか有していない。そのため、焼成時に積層体６０２及びビアホール導体に収縮が発生したとしても、ビアホール導体が、接続導体を突き破る可能性が低い。よって、電子部品６００では、電子部品５００に比べて、接続導体にクラックが発生する可能性が低い。同様に、電子部品６００では、電子部品５００に比べて、ビアホール導体の端部が、積層体６０２の表面から突出する量が少ない。よって、電子部品６００では、電子部品５００に比べて、外部電極６０４ａ，６０４ｂの形成不良が発生しにくい。
【００１０】
しかしながら、電子部品６００は、以下に説明するように、製造コストが高くつくという問題を有する。より詳細には、電子部品６００では、階段状の接続部６０６ａ，６０６ｂを形成するために、複数の絶縁体層毎に異なる位置にビアホール導体及び接続導体を形成する必要がある。その結果、絶縁体層の種類が多くなってしまい、製造コストが増大してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−２６０６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
そこで、本発明の目的は、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる電子部品を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一形態に係る電子部品は、絶縁体層が積層されてなる積層体と、前記積層体に内蔵されている回路素子と、前記積層体の表面に設けられている外部電極と、前記回路素子と前記外部電極とを接続している接続部と、を備え、前記接続部は、２５０μｍより短い長さを有し、かつ、積層方向に延在している複数のビアホール導体と、前記複数のビアホール導体を接続し、かつ、前記絶縁体層上に設けられている接続導体層と、を含み、少なくとも一部の前記ビアホール導体は、複数の前記絶縁体層を貫通していること、を特徴とする。
【発明の効果】
【００１４】
本発明によれば、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る電子部品の外観斜視図である。
【図２】図１の電子部品の積層体の分解斜視図である。
【図３】図１の電子部品をｙ軸方向から透視した図である。
【図４】実験に用いた第１のサンプルないし第６のサンプルの透視図である。
【図５】特許文献１に記載の電子部品の断面構造図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係る電子部品について説明する。
【００１７】
（電子部品の構成）
本発明の一実施形態に係る電子部品について図面を参照しながら説明する。図１は、本発明の実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０をｙ軸方向から透視した図である。以下、電子部品１０の積層方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときに、電子部品１０の横方向の辺に沿った方向をｘ軸方向と定義し、電子部品１０の縦方向の辺に沿った方向をｙ軸方向と定義する。
【００１８】
電子部品１０は、図１ないし図３に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）、接続部Ｃ１，Ｃ２（図２及び図３参照）及びコイル（回路素子）Ｌ（図２及び図３参照）を備えている。積層体１２は、直方体状をなしている。外部電極１４ａは、ｚ軸方向の正方向側に位置する積層体１２の上面（表面）に設けられている。外部電極１４ｂは、ｚ軸方向の負方向側に位置する積層体１２の下面（表面）に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２の互いに対向する上面及び下面に設けられている。
【００１９】
積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｎ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されてなる。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。なお、絶縁体層１６は磁性体材料に限らず、非磁性体材料であってもよいし、非磁性体材料と磁性体材料の混合物であってもよい。また、以下では、絶縁体層１６の正方向側の主面を表面と称し、絶縁体層１６の負方向側の主面を裏面と称す。
【００２０】
コイルＬは、図２及び図３に示すように、積層体１２に内蔵されており、コイル導体層（導体層）１８（１８ａ〜１８ｄ）及びビアホール導体Ｖ６〜Ｖ８により構成されている。より詳細には、コイルＬは、コイル導体層１８ａ〜１８ｄ及びビアホール導体Ｖ６〜Ｖ８が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
【００２１】
コイル導体層１８ａ〜１８ｄはそれぞれ、絶縁体層１６ｆ〜１６ｉの表面上に設けられている。コイル導体層１８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道を形成しており、３／４ターンのターン数を有している線状導体である。すなわち、コイル導体層１８は、前記軌道の１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体層１８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体層１８のターン数は、３／４ターンに限らない。よって、コイル導体層１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
【００２２】
ビアホール導体Ｖ６〜Ｖ８は、絶縁体層１６ｆ〜１６ｈをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体層１８同士を接続している。具体的には、ビアホール導体Ｖ６は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体層１８ａの下流端及びコイル導体層１８ｂの上流端に接続されている。ビアホール導体Ｖ７は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体層１８ｂの下流端及びコイル導体層１８ｃの上流端に接続されている。ビアホール導体Ｖ８は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体層１８ｃの下流端及びコイル導体層１８ｄの上流端に接続されている。
【００２３】
接続部Ｃ１は、図１及び図２に示すように、コイルＬのｚ軸方向の正方向側の端部（すなわち、コイル導体層１８ａの上流端）と外部電極１４ａとを接続しており、接続導体層２０（２０ａ〜２０ｅ）及びビアホール導体Ｖ１〜Ｖ５により構成されている。
【００２４】
ビアホール導体Ｖ１〜Ｖ５はそれぞれ、図２及び図３に示すように、ｚ軸方向に延在しており、絶縁体層１６ａ〜１６ｅをｚ軸方向に貫通している。より詳細には、ビアホール導体Ｖ１は、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ａの角近傍に設けられている。ビアホール導体Ｖ１は、外部電極１４ａに接続されている。ビアホール導体Ｖ２，Ｖ３は、絶縁体層１６ｂ，１６ｃの対角線の交点に設けられている。ビアホール導体Ｖ２，Ｖ３は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖａを構成している。よって、ビアホール導体Ｖａは、複数の絶縁体層１６ｂ，１６ｃを貫通している。ビアホール導体Ｖ４，Ｖ５は、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｄ，１６ｅの角近傍に設けられている。ビアホール導体Ｖ４，Ｖ５は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｂを構成している。よって、ビアホール導体Ｖｂは、複数の絶縁体層１６ｄ，１６ｅを貫通している。以上のように、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、ｚ軸方向から平面視したときに、重なり合っていない。更に、ビアホール導体Ｖ１，Ｖａ，Ｖｂの内、少なくとも一部のビアホール導体Ｖａ，Ｖｂは、複数の絶縁体層１６を貫通している。
【００２５】
接続導体層２０ａ〜２０ｃは、絶縁体層１６ａ〜１６ｃの表面上に設けられ、絶縁体層１６ａ〜１６ｃの対角線の交点からｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する角に向かって延在する線状導体である。接続導体層２０ａは、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ａの角近傍の端部においてビアホール導体Ｖ１と接続されている。接続導体層２０ｂは、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｂの角近傍の端部においてビアホール導体Ｖ１と接続されており、絶縁体層１６ｂの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ２）と接続されている。すなわち、接続導体層２０ｂは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖ１，Ｖａを接続している。接続導体層２０ｃは、絶縁体層１６ｂの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ２，Ｖ３）と接続されている。
【００２６】
接続導体層２０ｄ，２０ｅは、絶縁体層１６ｄ，１６ｅの表面上に設けられ、絶縁体層１６ｄ，１６ｅの対角線の交点からｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する角に向かって延在する線状導体である。接続導体層２０ｄは、絶縁体層１６ｄの対角線の交点近傍の端部においてビアホール導体Ｖａ（Ｖ３）と接続され、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｄの角近傍の端部においてビアホール導体Ｖｂ（Ｖ４）と接続されている。すなわち、接続導体層２０ｄは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖａ，Ｖｂを接続している。接続導体層２０ｅは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｅの角近傍の端部においてビアホール導体Ｖｂ（Ｖ４，Ｖ５）と接続されている。
【００２７】
また、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、ｚ軸方向において、２５０μｍより短い長さを有している。ただし、ビアホール導体Ｖ１，Ｖａ，Ｖｂは、より好ましくは、ｚ軸方向において、１００μｍより短い長さを有している。
【００２８】
接続部Ｃ２は、図１及び図２に示すように、コイルＬのｚ軸方向の負方向側の端部（すなわち、コイル導体層１８ｄの下流端）と外部電極１４ｂとを接続しており、接続導体層２２（２２ａ〜２２ｅ）及びビアホール導体Ｖ９〜Ｖ１４により構成されている。
【００２９】
ビアホール導体Ｖ９〜Ｖ１４はそれぞれ、図２及び図３に示すように、ｚ軸方向に延在しており、絶縁体層１６ｉ〜１６ｎをｚ軸方向に貫通している。より詳細には、ビアホール導体Ｖ９〜Ｖ１１は、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｉ〜１６ｋの角近傍に設けられている。ビアホール導体Ｖ９〜Ｖ１１は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｃを構成している。よって、ビアホール導体Ｖｃは、複数の絶縁体層１６ｉ〜１６ｋを貫通している。ビアホール導体Ｖ１２，Ｖ１３は、絶縁体層１６ｌ，１６ｍの対角線の交点に設けられている。ビアホール導体Ｖ１２，Ｖ１３は、ｚ軸方向から平面視したときに、互いに重なり合っており、１本のビアホール導体Ｖｄを構成している。よって、ビアホール導体Ｖｄは、複数の絶縁体層１６ｌ，１６ｍを貫通している。ビアホール導体Ｖ１４は、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｎの角近傍に設けられている。ビアホール導体Ｖ１４は、外部電極１４ｂに接続されている。以上のように、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、ｚ軸方向から平面視したときに、重なり合っていない。更に、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４の内、少なくとも一部のビアホール導体Ｖｃ，Ｖｄは、複数の絶縁体層１６を貫通している。
【００３０】
接続導体層２２ａ〜２２ｄは、絶縁体層１６ｊ〜１６ｍの表面上に設けられ、絶縁体層１６ｊ〜１６ｍの対角線の交点からｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する角に向かって延在する線状導体である。接続導体層２２ａは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｊの角近傍の端部においてビアホール導体Ｖｃ（Ｖ９，Ｖ１０）と接続されている。接続導体層２２ｂは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｋの角近傍の端部においてビアホール導体Ｖｃ（Ｖ１０，Ｖ１１）と接続されている。接続導体層２２ｃは、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側に位置する絶縁体層１６ｌの角近傍の端部においてビアホール導体Ｖｃ（Ｖ１１）と接続されており、絶縁体層１６ｌの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１２）と接続されている。すなわち、接続導体層２２ｃは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖｃ，Ｖｄを接続している。接続導体層２２ｄは、絶縁体層１６ｍの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１２，Ｖ１３）と接続されている。
【００３１】
接続導体層２２ｅは、絶縁体層１６ｎの表面上に設けられ、絶縁体層１６ｎの対角線の交点からｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する角に向かって延在する線状導体である。接続導体層２２ｅは、絶縁体層１６ｎの対角線の交点近傍の端部においてビアホール導体Ｖｄ（Ｖ１３）と接続され、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側に位置する絶縁体層１６ｎの角近傍の端部においてビアホール導体Ｖ１４と接続されている。すなわち、接続導体層２２ｅは、ｚ軸方向から平面視したときに、異なる位置に設けられているビアホール導体Ｖｄ，Ｖ１４を接続している。
【００３２】
また、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、ｚ軸方向において、２５０μｍより短い長さを有している。ただし、ビアホール導体Ｖｃ，Ｖｄ，Ｖ１４は、より好ましくは、ｚ軸方向において、１００μｍより短い長さを有している。
【００３３】
更に、接続導体層２０，２２は、図２に示すように、ビアホール導体Ｖ１〜Ｖ１４の直径Ｄ１の２倍以上の長さＤ２を有している。
【００３４】
（電子部品の製造方法）
以下に、電子部品１０の製造方法について図２を参照しながら説明する。
【００３５】
まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。
【００３６】
このフェライトセラミック粉末に対して結合剤と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。
【００３７】
次に、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体Ｖ１〜Ｖ１４を形成する。具体的には、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体Ｖ１〜Ｖ１４を形成する。
【００３８】
次に、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法又はフォトリソグラフィ法で塗布することにより、接続導体層２０ａ〜２０ｅ、コイル導体層１８ａ〜１８ｄ及び接続導体層２２ａ〜２２ｅを形成する。導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。なお、接続導体層２０ａ〜２０ｅ、コイル導体層１８ａ〜１８ｄ及び接続導体層２２ａ〜２２ｅを形成する工程とビアホールに対して導電性材料からなるペーストを充填する工程とは、同じ工程において行われてもよい。
【００３９】
次に、絶縁体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。具体的には、絶縁体層１６ａ〜１６ｎとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。圧着条件は、１００トン〜１２０トンの圧力及び３秒間から３０秒間程度の時間である。この後、未焼成のマザー積層体に対して、静水圧プレスにて本圧着を施す。
【００４０】
次に、マザー積層体をカット刃により所定寸法（２．５ｍｍ×２．０ｍｍ×１．２ｍｍ）の積層体１２にカットする。これにより未焼成の積層体１２が得られる。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。
【００４１】
以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工が施されて、面取りが行われる。その後、Ａｇを主成分とする導電性材料からなる電極ペーストを、積層体１２の表面に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４となるべき銀電極を形成する。
【００４２】
最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４を形成する。以上の工程を経て、図１に示すような電子部品１０が完成する。
【００４３】
（効果）
以上のような電子部品１０によれば、接続導体層２０，２２にクラックが発生すること及び外部電極１４ａ，１４ｂの形成不良が発生することを低減できる。以下に、詳細に説明する。
【００４４】
本願発明者は、接続導体層２０，２２にクラックが発生する条件、及び、外部電極１４ａ，１４ｂの形成不良が発生する条件を調べるために、以下に説明するサンプルを作製した。図４（ａ）ないし図４（ｆ）は、実験に用いた第１のサンプルないし第６のサンプルの透視図である。第１のサンプルないし第３のサンプルは、比較例に係る電子部品のサンプルであり、第４のサンプルないし第６のサンプルは、本発明に係る電子部品１０のサンプルである。以下に、実験条件を列挙する。
【００４５】
チップサイズ：１．００ｍｍ×０．５ｍｍ×０．５ｍｍ
ビアホール導体の積層方向の長さ：各３００μｍ
絶縁体層に用いたフェライトの収縮率：２０％
導体層及びビアホール導体に使用した銀ペーストの収縮率：１２％
焼成温度：９００℃
【００４６】
本願発明者は、第１のサンプルないし第６のサンプルにおいて、ビアホール導体の積層体からの突出量及び接続導体のクラックの発生率を調べた。表１は、実験結果を示した表である。
【００４７】
【表１】
【００４８】
ここで、外部電極の形成不良が発生したサンプルは、第１のサンプル及び第３のサンプルであった。一方、第２のサンプル及び第４のサンプルないし第６のサンプルには、外部電極の形成不良が発生しなかった。よって、ビアホール導体の突出量は、表１より、２０μｍより小さいことが望ましいことが分かる。すなわち、ビアホール導体の収縮量と該ビアホール導体層が貫通している絶縁体層の収縮量との差が２０μｍより小さいことが望ましいことが分かる。
【００４９】
また、第２のサンプルのように、ビアホール導体の突出量が小さくても、積層体内に長いビアホール導体が設けられていると、接続部にクラックが発生することが分かる。これは、積層体内のビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量の差が内部応力を発生させることが原因であるが、この場合にも、ビアホール導体の収縮量と該ビアホール導体層が貫通している絶縁体層の収縮量との差が２０μｍより小さいことが望ましいことが分かる。
【００５０】
以上より、ビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量との差が２０μｍよりも小さくなっていれば、外部電極の形成不良が発生すること、及び、接続部にクラックが発生することを低減できることが分かる。そこで、以下に、ビアホール導体の収縮量と該ビアホール導体が貫通している絶縁体層の収縮量との差が２０μｍよりも小さくなる条件について説明する。
【００５１】
電子部品１０の焼成時では、絶縁体層１６の収縮率は、２０％〜２５％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率は、５％〜１２％である。そして、絶縁体層１６及びビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４として適切な材料が選択されると、絶縁体層１６の収縮率とビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率との差は、８％〜２０％となる。
【００５２】
まず、収縮率の差が８％である場合（例えば、絶縁体層１６の収縮率が２０％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率が１２％である場合）について検討する。なお、一例として、ビアホール導体Ｖａとビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃとを用いて検討する。この場合、ビアホール導体Ｖａの収縮量と絶縁体層１６ｂ，１６ｃの収縮量との差が２０μｍとなるのは、ビアホール導体Ｖａの長さ及び絶縁体層１６ｂ，１６ｃの厚みが２５０μｍのときである。よって、収縮率の差が８％である場合には、ビアホール導体Ｖａの長さは、２５０μｍより短いことが望ましい。
【００５３】
次に、収縮率の差が２０％である場合（例えば、絶縁体層１６の収縮率が２５％であり、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の収縮率が５％である場合）について検討する。なお、一例として、ビアホール導体Ｖａとビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃとを用いて検討する。この場合、ビアホール導体Ｖａの収縮量と絶縁体層１６ｂ，１６ｃの収縮量との差が２０μｍとなるのは、ビアホール導体Ｖａの長さ及び絶縁体層１６ｂ，１６ｃの厚みが１００μｍのときである。よって、収縮率の差が２０％である場合には、ビアホール導体Ｖａの長さは、１００μｍより短いことが望ましい。
【００５４】
以上より、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４の長さは、２５０μｍより短いことが好ましく、より好ましくは、１００μｍより短いことが好ましい。これにより、接続導体層２０，２２にクラックが発生すること、及び、外部電極１４ａ，１４ｂの形成不良が発生することを低減できる。
【００５５】
また、電子部品１０によれば、以下に説明するように、製造コストを低く抑えることができる。より詳細には、特許文献１に記載の電子部品６００は、階段状の接続部６０６ａ，６０６ｂを形成するために、複数の絶縁体層毎に異なる位置にビアホール導体及び接続導体を形成している。その結果、絶縁体層の種類が多くなってしまい、製造コストが増大していた。
【００５６】
一方、電子部品１０では、ビアホール導体Ｖａ〜Ｖｄは、複数の絶縁体層１６を貫通している。そのため、ビアホール導体Ｖａが貫通している絶縁体層１６ｂ，１６ｃは同じ構造をとることができる。同様に、ビアホール導体Ｖｂが貫通している絶縁体層１６ｄ，１６ｅは同じ構造をとることができる。同様に、ビアホール導体Ｖｃが貫通している絶縁体層１６ｊ，１６ｋは同じ構造をとることができる。同様に、ビアホール導体Ｖｄが貫通している絶縁体層１６ｌ，１６ｍは同じ構造をとることができる。よって、電子部品１０では、特許文献１に記載の電子部品６００に比べて、絶縁体層１６の種類を減らすことができ、製造コストを低くすることが可能である。
【００５７】
また、電子部品１０では、接続導体層２０，２２は、図２に示すように、ビアホール導体Ｖ１〜Ｖ１４の直径Ｄ１の２倍以上の長さＤ２を有している。これにより、ｚ軸方向から平面視したときに、ビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４がｚ軸方向に隣り合うもの同士で重なることが防止される。その結果、より効果的に、接続導体層２０，２２にクラックが発生することを低減できる。
【００５８】
なお、電子部品１０において、接続導体層２０，２２の形状は、図２に示した線状導体に限らない。よって、接続導体層２０，２２は、例えば、円形状や四角形状であってもよい。
【産業上の利用可能性】
【００５９】
本発明は、電子部品に有用であり、特に、接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる点において優れている。
【符号の説明】
【００６０】
Ｃ１，Ｃ２ 接続部
Ｌ コイル
Ｖ１〜Ｖ１４，Ｖａ〜Ｖｄ ビアホール導体
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｎ 絶縁体層
１８ａ〜１８ｄ コイル導体層
２０ａ〜２０ｅ，２２ａ〜２２ｅ 接続導体層
【特許請求の範囲】
【請求項１】
絶縁体層が積層されてなる積層体と、
前記積層体に内蔵されている回路素子と、
前記積層体の表面に設けられている外部電極と、
前記回路素子と前記外部電極とを接続している接続部と、
を備え、
前記接続部は、
２５０μｍより短い長さを有し、かつ、積層方向に延在している複数のビアホール導体と、
前記複数のビアホール導体を接続し、かつ、前記絶縁体層上に設けられている接続導体層と、
を含み、
少なくとも一部の前記ビアホール導体は、複数の前記絶縁体層を貫通していること、
を特徴とする電子部品。
【請求項２】
前記接続導体層は、前記ビアホール導体の直径の２倍以上の長さを有していること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記複数のビアホール導体は、積層方向から平面視したときに、重なり合っていないこと、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記複数のビアホール導体は、１００μｍより短い長さを有していること、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
【請求項１】
絶縁体層が積層されてなる積層体と、
前記積層体に内蔵されている回路素子と、
前記積層体の表面に設けられている外部電極と、
前記回路素子と前記外部電極とを接続している接続部と、
を備え、
前記接続部は、
２５０μｍより短い長さを有し、かつ、積層方向に延在している複数のビアホール導体と、
前記複数のビアホール導体を接続し、かつ、前記絶縁体層上に設けられている接続導体層と、
を含み、
少なくとも一部の前記ビアホール導体は、複数の前記絶縁体層を貫通していること、
を特徴とする電子部品。
【請求項２】
前記接続導体層は、前記ビアホール導体の直径の２倍以上の長さを有していること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記複数のビアホール導体は、積層方向から平面視したときに、重なり合っていないこと、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記複数のビアホール導体は、１００μｍより短い長さを有していること、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２９５２０（Ｐ２０１１−２９５２０Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７５９９２（Ｐ２００９−１７５９９２）
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]