電気化学表示パネル及びそれを備えた電気化学表示装置
【課題】表示品位に優れた電気化学表示パネルを提供する。
【解決手段】光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、画素電極１８と、電源バス４と、画素電極１８と電源バス４との間の電気的接続／遮断を切り替えるための駆動トランジスタと、前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に設けられ、電源バス４と前記駆動トランジスタの各電極（ＧＥ１３，ＦＥ１３，ＳＥ１３）及び前記スイッチングトランジスタの各電極（ＧＥ１２，ＦＥ１２，ＳＥ１２）とが異なる層で形成されている電気化学表示パネル。
【解決手段】光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、画素電極１８と、電源バス４と、画素電極１８と電源バス４との間の電気的接続／遮断を切り替えるための駆動トランジスタと、前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に設けられ、電源バス４と前記駆動トランジスタの各電極（ＧＥ１３，ＦＥ１３，ＳＥ１３）及び前記スイッチングトランジスタの各電極（ＧＥ１２，ＦＥ１２，ＳＥ１２）とが異なる層で形成されている電気化学表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化還元反応を利用した電気化学表示パネル及びそれを備えた電気化学表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピューターの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、従来紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手し、電子情報を閲覧する機会が益々増大している。
【０００３】
このような電子情報の閲覧手段として、従来の液晶ディスプレイやＣＲＴ（Cathode Ray Tube）、また近年では、有機ＥＬ（electroluminescence）ディスプレイ等の発光型が主として用いられているが、特に、電子情報がドキュメント情報の場合、閲覧者は比較的長時間にわたって閲覧手段を注視する必要がある。一般に発光型ディスプレイの欠点として、フリッカーで目が疲労する、持ち運びに不便、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間閲覧すると消費電力が嵩む等が知られており、上記のように比較的長時間にわたって閲覧手段を注視する場合、発光型ディスプレイは人間に優しい手段とは言い難い。
【０００４】
発光型ディスプレイが有している欠点を解消することができるディスプレイとして、外光を利用し、電力を消費せずに像情報を保持することができるメモリー性反射型ディスプレイが知られているが、メモリー性反射型ディスプレイは下記の理由で十分な性能を有しているとは言い難い。
【０００５】
反射型液晶ディスプレイ等の偏光板を用いる方式のメモリー性反射型ディスプレイは、反射率が約４０％と低いため白表示に難があり、また、構成部材の作製に用いる製法の多くは簡便とは言い難い。
【０００６】
また、ポリマー分散型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧を必要とし、また、有機物同士の屈性率差を利用しているため、得られる画像のコントラストが十分でない。
【０００７】
また、ポリマーネットワーク型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧が必要であること、メモリー性を向上させるために複雑なＴＦＴ（Thin Film Transistor）回路が必要であること等の課題を抱えている。
【０００８】
また、電気泳動方式のメモリー性反射型ディスプレイは、１０Ｖ以上の高い駆動電圧を必要とし、また、電気泳動性粒子の凝集による画質劣化が起こりやすい。
【０００９】
上述した各方式のメモリー性反射型ディスプレイの欠点を解消するものとして、金属または金属塩の溶解析出を利用するエレクトロデポジション（以下ＥＤと略す）方式のメモリー性反射型ディスプレイが知られている。ＥＤ方式のメモリー性反射型ディスプレイは、(i)３Ｖ以下の低電圧で駆動が可能である、(ii)セル構造が簡便である、(iii)表示品位が優れている（明るいペーパーライクな白表示と引き締まった黒表示が可能である）、という特徴を有している。
【００１０】
ＥＤ方式の表示素子は、図１に示すように上部電極２と下部電極３で電解質１を挟み込んだ構造である。電解質１は、銀イオン、白色顔料、および溶媒を含むものが一般的である。上部電極２は、観察側に配置されるため、ＩＴＯ（Indium Tin Oxide）電極に代表される透明電極が用いられる。下部電極３は、化学的に安定な金属で構成され、例えば銀電極が用いられる。
【００１１】
上部電極２の電位を基準電位として下部電極３に閾値以上のプラスの電圧を印加すると、上部電極２から電子が注入され、銀が上部電極２上に析出する。この状態を観察側からみると、析出銀による黒色が観察される。
【００１２】
一方、上部電極２の電位を基準電位として下部電極３に閾値以上のマイナスの電圧を印加すると、上部電極２上に析出していた銀が酸化され、銀イオンになり電解質１中に溶出するため、析出銀による黒色が消失する。この状態を観察側からみると、白色顔料による白色が観察される。
【００１３】
したがって、上部電極２と下部電極３の間に印加する電圧の極性を切り替えることで、白色と黒色の表示を可逆的に切り替えることができる。白黒の濃度制御は、上部電極２上に析出させる銀の量を制御することで行う。銀の析出量を制御する方式としては、例えば、上部電極２と下部電極３の間に印加する電圧の値を変化させる方式や一定電圧を上部電極２と下部電極３の間に印加する印加時間を変化させる方式などが考えられる。
【００１４】
ここで、後者の方法について図２を参照して説明する。図２は、ＥＤ方式の表示素子の上部電極２と下部電極３の間に一定のパルス電圧が印加された場合の、典型的な濃度変化および電流波形を示す図である。濃度ＯＤは時間ｔに応じて高くなっていき、電流Ｉはパルス電圧の印加開始直後にピークを持つような波形となる。パルス電圧の印加を途中で止めた場合はその時点の濃度で止まるため、パルス電圧の幅（パルス電圧の印加時間）を制御することで中間調を表示することが可能である。
【００１５】
ＥＤ方式の表示素子によってディスプレイを構成する場合、アクティブマトリクス方式を利用することができる。ＥＤ方式の表示素子によって構成されたアクティブマトリクス方式のディスプレイの構成例を図３に示す。
【００１６】
図３に示すディスプレイは、電源バス４と、信号バス５と、走査バス６と、信号バス５に電圧を供給する信号ドライバ７と、走査バス６に電圧を供給する走査ドライバ８と、画像データ等を記憶する記憶部９と、コントローラ１０と、ＥＤ方式の表示素子１１と、スイッチングトランジスタ１２と、駆動トランジスタ１３とを備えている。コントローラ１０は、記憶部９の記憶内容に基づいて、電源バス４に印加する電圧Ｖddの値と、信号ドライバ７と、走査ドライバ８とを制御する。
【００１７】
スイッチングトランジスタ１２の第１電極は信号バス５に接続され、スイッチングトランジスタ１２の第２電極は駆動トランジスタ１３のゲート電極に接続され、スイッチングトランジスタ１２のゲート電極が走査バス６に接続される。そして、駆動トランジスタ１３の第１電極は電源バス４に接続され、駆動トランジスタ１３の第２電極はＥＤ方式の表示素子１１の下部電極（非観察面側画素電極）に接続される。ＥＤ方式の表示素子１１の上部電極（観察面側共通電極）にはコモン電圧ＶCOM（図３においてはグランド電圧）が印加される。
【００１８】
ＥＤ方式の表示素子１１に白表示をさせる場合は、観察面側共通電極上に析出している金属または金属塩を溶解させるために、観察面側共通電極のコモン電圧ＶCOMを基準電位として非観察面側画素電極に閾値以上のマイナスの電圧が印加されるように、コントローラ１０は、電源バス４に印加する電圧Ｖddの値を制御する。これに対して、ＥＤ方式の表示素子１１に黒表示をさせる場合は、観察面側共通電極上に金属または金属塩を析出させるために、観察面側共通電極のコモン電圧ＶCOMを基準電位として非観察面側画素電極に閾値以上のプラスの電圧が印加されるように、コントローラ１０は、電源バス４に印加する電圧Ｖddの値を制御する。
【００１９】
全画素を一度白表示の状態にしておき、その後、任意の画素のみを黒表示の状態にすることで、任意の画像を表示することができる。ここで、任意の画像を表示するためには、階調制御が必要となる。階調制御の一例としては、黒描画のときに、電源バス４に印加するパルス電圧の幅（パルス電圧の印加時間）を制御することで中間調を表示する手法が挙げられる。例えば、黒描画期間を複数フレームに分割し、電源バス４にパルス電圧を印加するフレーム数を制御することで階調制御が可能である。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００９−２１７２２０号公報（段落００１２）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上記のようにＥＤ方式の表示素子は金属または金属塩の溶解析出を利用している。また、ＥＤ方式の表示素子では、中間調を表示する場合、観察側の電極上に析出させる金属または金属塩の量を制御して白黒の濃度制御を行うため、ＥＤ方式の表示素子に供給される電荷量を精密に制御する必要がある（特許文献１参照）。
【００２２】
ところが、ＥＤ方式の表示素子がマトリクス状に配置されたディスプレイでは、表示色を変化させる面積が大きくなればなるほど、必要となる電流量が増大していく。そして、表示色を変化させる面積が非常に大きい場合、電流の供給量が不足し、面内表示ムラが生じてしまうといった問題があった。
【００２３】
なお、上記の問題は、ＥＤ方式の表示素子がマトリクス状に配置されたディスプレイのみならず、酸化還元反応を利用した電気化学表示素子がマトリクス状に配置されたディスプレイ全般に共通するものである。
【００２４】
本発明は、上記の状況に鑑み、表示品位に優れた電気化学表示パネル及びそれを備えた電気化学表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために本発明に係る電気化学表示パネルは、光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、画素電極と、電源バスと、前記画素電極と前記電源バスとの間の電気的接続／遮断を切り替えるための駆動トランジスタと、前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に形成され、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とが異なる層で形成されている構成とする。
【００２６】
このような構成によると、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とで同一層の領域を分け合うことがないため、前記電極バスの幅が制限されない。これにより、前記電極バスの低抵抗化を図ることができ、優れた表示品位を実現することができる。
【００２７】
また、このような構成によると、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とで同一層の領域を分け合うことがないため、前記駆動トランジスタ及び前記スイッチングトランジスタの配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。
【００２８】
また、前記電極バスの抵抗を従来よりも格段に低くするために、前記電源バスがベタ形状または格子形状であることが好ましい。
【００２９】
また、前記電源バスが形成される層が、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層よりも前記非観察側基板側に位置する場合は、前記電源バスをベタ形状にすることが好ましい。一方、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層が、前記電源バスが形成される層よりも前記非観察側基板側に位置する場合は、前記電源バスを格子形状にすることが好ましい。
【００３０】
また、前記電源バスの材料が、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極の材料よりも高反射率であることが好ましい。
【００３１】
前記電源バスに高反射率の材料を用いることで、前記電源バスを反射板として機能させ、白表示を従来よりも明るくすることができる。一方、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極に低反射率の材料を用いることで、低コスト化を図ることができる。
【００３２】
上記目的を達成するために本発明に係る電気化学表示装置は、上記いずれかの構成の電気化学表示パネルと、その電気化学表示パネルに接続される信号ドライバ及び走査ドライバとを備える構成とする。
【発明の効果】
【００３３】
本発明に係る電気化学表示パネル及びそれを備えた電気化学表示装置によると、電源バスと駆動トランジスタの各電極及びスイッチングトランジスタの各電極とが異なる層で形成されているので、前記電極バスの低抵抗化を図ることができ、優れた表示品位を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】ＥＤ方式の表示素子の概略構造を示す図である。
【図２】ＥＤ方式の表示素子の上部電極と下部電極の間に一定のパルス電圧が印加された場合の、典型的な濃度変化および電流波形を示す図である。
【図３】ＥＤ方式の表示素子によって構成されたアクティブマトリクス方式のディスプレイの構成例を示す図である。
【図４】電気化学表示素子の基本構成を示す断面図である。
【図５】参考例１における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図６】参考例２における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図７】第１実施形態における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図８】第２実施形態における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図９】格子形状の電源バスを示す図である。
【発明を実施するための形態】
【００３５】
まず、参考例と本発明の実施形態とに共通している電気化学表示素子の基本構成について図面を参照して説明する。次に、本発明と比較するために、本発明とは異なる構成例（参考例１および参考例２）について図面を参照して説明する。最後に、本発明の実施形態（第１実施形態および第２実施形態）について図面を参照して説明する。なお、参考例１、参考例２、本発明の第１実施形態、及び本発明の第２実施形態の全てにおいて、電気化学表示パネルおよび電気化学表示装置の各構成は、図３に示す構成と基本的に同一であり、図３中のＥＤ方式の表示素子を電気化学表示素子に一般化したものである。したがって、以下の説明においては、図３で用いられている符号を適宜使用する。
【００３６】
＜電気化学表示素子の基本構成＞
図４は、電気化学表示素子の基本構成を示す断面図である。電気化学表示素子は、観察側基板１５上に形成される上部電極１６と、非観察側基板１７上に形成される下部電極１８とを対向させ、上部電極１６と下部電極１８とで電解質１４を挟み込んだ構造である。上部電極１６は観察側に配置されるため、上部電極１６にはＩＴＯ電極に代表される透明電極が用いられる。下部電極１８は化学的に安定な金属で構成される。
【００３７】
電解質１４は、ＥＣＤ（Electro-Chromic Display）素子の場合はエレクトロクロミック色素と電解液を含んでおり、ＥＤ素子の場合には金属または金属塩（通常、銀または銀を化学構造物中に有する化合物）と電解液とを含んでいる。通常、電解質１４は、隔壁部材により画素毎に隔離されている。
【００３８】
また、電解質１４の電解液中に、白色度を向上させる目的でＴｉＯ2等の微粒子を混入させたり、微粒子を水溶性高分子等のバインダーを用いて多孔質化した層を配してもよい。
【００３９】
観察側基板１５にはガラスやＰＥＴ（Polyethylene terephthalate）等の透明基板が用いられる。一方、非観察側基板１７は、必ずしも透明である必要がないため、ガラスやＰＥＴ等の透明基板、ステンレスフォイルやポリイミド等の非透明基板のいずれを用いてもよい。
【００４０】
以下、電気化学表示素子を構成する各材料の詳細について説明する。
【００４１】
〔ＥＣＤ材料〕
電気化学表示素子をＥＣＤで構成する場合、ＥＣＤ材料としては、エレクトロクロミック色素が用いられる。エレクトロクロミック色素は、電子の供受により光吸収状態を変化させる化合物である。このような化合物としては、有機化合物や金属錯体を使用することが可能である。有機化合物としては、ピリジン化合物や導電性高分子、スチリル化合物を使用することが可能であり、例えば、特開２００２−３２８４０１号公報に記載の各種ビオロゲン化合物、特表２００４−５３７７４３号公報に記載の色素、その他知られている色素を用いることができる。ロイコ型色素を用いる場合には、必要に応じて顕色剤あるいは消色剤を併用しても構わない。
【００４２】
これらの材料を電極上に直接塗布してもよいし、電子の供受をより効率的に行う目的で、ＴｉＯ2に代表される酸化物半導体ナノ構造物を電極上に形成し、その上にエレクトロクロミック材料をインクジェット法等の方法により塗布・含浸させた構造としてもよい。
【００４３】
〔ＥＤ材料〕
電気化学表示素子をＥＤで構成する場合、ＥＤ材料としては、銀または銀を化学構造中に含む化合物が通常用いられる。銀または銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称である。このとき、固体状態や液体への可溶化状態や気体状態等の相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。
【００４４】
電解質１４の電解液に含まれる銀イオン濃度は、０．２モル／ｋｇ≦［Ａｇ］≦２．０モル／ｋｇが好ましい。銀イオン濃度が０．２モル／ｋｇよりも少ないと、希薄な銀溶液となって駆動速度が遅延し、逆に、２モル／ｋｇよりも大きいと、溶解性が劣化し、低温保存時に析出が起きやすくなる傾向にあり、不利である。
【００４５】
〔電解質〕
「電解質」とは、一般に、水などの溶媒に溶けて、その溶液がイオン伝導性を示す物質のこと（狭義の電解質）を言うが、本明細書では、電解質を含む層全体を指すものとする。つまり、本明細書で言う「電解質」とは、電解質に他の金属や化合物等（電解質、非電解質を問わない）を含有させた混合物（広義の電解質）を指すものとする。
【００４６】
電解質１４は、有機溶媒、イオン性液体、酸化還元活性物質、支持電解質、錯化剤、白色散乱物、高分子バインダー等を必要に応じて選択して構成されている。
【００４７】
また、電解質は、通常、液体電解質と、ポリマー電解質とに分類される。ポリマー電解質は、さらに、実質的に固体化合物からなる固体電解質と、高分子化合物と液体電解質からなるゲル状電解質とに分類される。また、流動性の観点からは、固体電解質は、実質的に流動性がなく、ゲル状電解質は、液体電解質と固体電解質の中間の流動性を有している。
【００４８】
本明細書では、ゲル状電解質とは、室温環境下で高粘性を備え、かつ流動性を有する液状電解質をいい、例えば、２５℃における粘度が、１００ｍＰａ・ｓ以上１０００ｍＰａ・ｓ以下のゲル状または高粘度電解質液を言う。なお、ゲル状電解質は、温度によるゾルゲル変化を生じる特性を必ずしも備えている必要はない。一方、低粘度電解質は、２５℃における粘度が、０．１ｍＰａ・ｓ以上１００ｍＰａ・ｓ未満である電解質液をいい、電解質の溶媒に対する高分子バインダーの量が重量比で１０％未満であることが好ましい。
【００４９】
＜参考例１＞
次に、参考例１に係る電気化学表示パネルについて説明する。参考例１に係る電気化学表示パネルでは、図５に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の下部電極（画素電極）１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図５は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００５０】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００５１】
まず、１層目パターン形成工程において、非観察側基板１７（図５において不図示）上に、電源バス４と、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図５（ａ）参照）。
【００５２】
次の２層目パターン形成工程において、電源バス４と、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９ａ及び１９ｂを形成する（図５（ｂ）参照）。なお、図５（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９ａ及び１９ｂの外縁のみを点線で示している。
【００５３】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図５（ｃ）参照）。
【００５４】
次の４層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図５（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９ａを介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。また、駆動トランジスタ１３の第１電極ＦＥ１３は、コンタクトホール１９ｂを介して、電源バス４（１層目）に電気的に接続される。
【００５５】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に層間絶縁膜を形成するとともに、層間絶縁膜にコンタクトホール２０を形成する（図５（ｅ）参照）。なお、図５（ｅ）では、層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、層間絶縁膜の図示を省略し、コンタクトホール２０の外縁のみを点線で示している。
【００５６】
最後の６層目パターン形成工程において、画素電極１８を形成する（図５（ｆ）参照）。画素電極１８は、コンタクトホール２０を介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００５７】
参考例１に係る電気化学表示パネルでは、電極バス４とスイッチングトランジスタ１２のゲート電極ＧＥ１２および駆動トランジスタ１３のゲート電極ＧＥ１３とが同一層（１層目）にあって、電極バス４とスイッチングトランジスタ１２のゲート電極ＧＥ１２および駆動トランジスタ１３のゲート電極ＧＥ１３とで同一層（１層目）の領域を分け合っているため、電極バス４の幅が制限されている。したがって、電極バス４が高抵抗になり、電気化学表示素子に流れ込むまたは電気化学表示素子から流れ出す電流量が不足し、面内表示ムラが生じてしまうおそれがある。
【００５８】
また、２層目のゲート絶縁膜はスイッチングトランジスタ１２および駆動トランジスタ１３の性能を良くするために薄く形成されている。このため、抵抗を下げるために電源バス４の厚みを厚くした場合、２層目のゲート絶縁膜が電源バス４のエッジ部分で途切れて電源バス４と４層目のパターンとがショートする不具合や、４層目のパターンが電源バス４のエッジ部分で断線する不具合が発生しやすい。
【００５９】
＜参考例２＞
次に、参考例２に係る電気化学表示パネルについて説明する。参考例２に係る電気化学表示パネルでは、図６に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図６は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００６０】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００６１】
まず、１層目パターン形成工程において、非観察側基板１７（図６において不図示）上に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図６（ａ）参照）。
【００６２】
次の２層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９を形成する（図６（ｂ）参照）。なお、図６（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００６３】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図６（ｃ）参照）。
【００６４】
次の４層目パターン形成工程において、電源バス４と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図６（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９を介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。
【００６５】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、電源バス４と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に層間絶縁膜を形成するとともに、層間絶縁膜にコンタクトホール２０を形成する（図６（ｅ）参照）。なお、図６（ｅ）では、層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、層間絶縁膜の図示を省略し、コンタクトホール２０の外縁のみを点線で示している。
【００６６】
最後の６層目パターン形成工程において、画素電極１８を形成する（図６（ｆ）参照）。画素電極１８は、コンタクトホール２０を介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００６７】
参考例２に係る電気化学表示パネルでは、電極バス４とスイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２並びに駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とが同一層（４層目）にあって、電極バス４とスイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２並びに駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とで同一層（４層目）の領域を分け合っているため、電極バス４の幅が制限されている。したがって、電極バス４が高抵抗になり、電気化学表示素子に流れ込むまたは電気化学表示素子から流れ出す電流量が不足し、面内表示ムラが生じてしまうおそれがある。
【００６８】
また、５層目の層間絶縁膜は、スイッチングトランジスタ１２および駆動トランジスタ１３の性能に影響しないため、厚く形成することができる。このため、抵抗を下げるために電源バス４の厚みを厚くした場合でも、参考例１とは異なり、５層目の層間絶縁膜が電源バス４のエッジ部分で途切れて電源バス４と６層目のパターンとがショートする不具合や、６層目のパターンが電源バス４のエッジ部分で断線する不具合を発生しにくくすることができる。しかしながら、電極バス４の幅が制限されていることに変わりはないため、電源バス４の低抵抗化に制限がある。
【００６９】
続いて、本発明の構成例（第１実施形態および第２実施形態）について説明する。
【００７０】
＜第１実施形態＞
本発明の第１実施形態に係る電気化学表示パネルについて説明する。本発明の第１実施形態に係る電気化学表示パネルでは、図７に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図７は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００７１】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００７２】
まず、１層目パターン形成工程において、非観察側基板１７（図７において不図示）上の全面に電源バス４を形成する（図７（ａ）参照）。
【００７３】
次の２層目パターン形成工程において、電源バス４を覆うように、非観察側基板１７のほぼ全面に第１層間絶縁膜を形成するとともに、その第１層間絶縁膜にコンタクトホール１９を形成する（図７（ｂ）参照）。なお、図７（ｂ）では、第１層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第１層間絶縁膜の図示を省略し、第１層間絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００７４】
次の３層目パターン形成工程において、第１層間絶縁膜上の所定の位置に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図７（ｃ）参照）。
【００７５】
次の４層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール２０Ａ及び２０Ｂを形成する（図７（ｄ）参照）。なお、図７（ｄ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール２０Ａ及び２０Ｂの外縁のみを点線で示している。
【００７６】
次の５層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図７（ｅ）参照）。
【００７７】
次の６層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３を形成する（図７（ｆ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール２０Ａを介して、駆動トランジスタ１３のゲート電極ＧＥ１３（３層目）に電気的に接続される。また、駆動トランジスタ１３の第１電極ＦＥ１３は、コンタクトホール２０Ｂ及び１９を介して、電源バス４（１層目）に電気的に接続される。
【００７８】
次の７層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に第２層間絶縁膜を形成するとともに、第２層間絶縁膜にコンタクトホール２１を形成する（図７（ｇ）参照）。なお、図７（ｇ）では、第２層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第２層間絶縁膜の図示を省略し、コンタクトホール２１の外縁のみを点線で示している。
【００７９】
最後の８層目パターン形成工程において、画素電極１８を形成する（図７（ｈ）参照）。画素電極１８は、コンタクトホール２１を介して、駆動トランジスタ１３の第２電極ＳＥ１３（６層目）に電気的に接続される。
【００８０】
本発明の第１実施形態に係る電気化学表示パネルでは、上述の通り、電源バスが形成される層（１層目）が、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３が形成される複数の層（３〜６層目）よりも非観察側基板１７側に位置している。
【００８１】
本発明の第１実施形態に係る電気化学表示パネルは、電源バス４がベタ形状であるため、電源バス４の抵抗を最も落とすことが可能な構成であり、また、電源バス４の抵抗の面内均一性にも優れた構成である。すなわち、電流の供給量が不足し、面内表示ムラが生じてしまうことを抑制することができる表示品位に優れた構成である。
【００８２】
また、電源バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とが同一層に形成されないので、電源バス４の抵抗を下げるために電源バス４とともにスイッチングトランジスタ１２及び駆動トランジスタ１３の電極を厚くする必要がないため、３層目（図７（ｃ）参照）や６層目（図７（ｆ）参照）での段差が小さく不良が発生しにくい。
【００８３】
また、電極バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とで同一層の領域を分け合うことがないため、スイッチングトランジスタ１２および駆動トランジスタ１３の配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。これにより、例えば、コンタクトホールを従来よりも大きくすることでき、コンタクト不良を低減することができる。
【００８４】
また、電源バス４の材料に高反射のメタルを用いると、パネルのほぼ全面にわたって反射板として機能するので、白表示を従来よりも明るくすることができる。
【００８５】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気化学表示パネルについて説明する。本発明の第２実施形態に係る電気化学表示パネルでは、図８に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図８は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００８６】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００８７】
まず、１層目パターン形成工程において、非観察側基板１７（図８において不図示）上に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図８（ａ）参照）。
【００８８】
次の２層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９を形成する（図８（ｂ）参照）。なお、図８（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００８９】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図８（ｃ）参照）。
【００９０】
次の４層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図８（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９を介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。
【００９１】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に第１層間絶縁膜を形成するとともに、その第１層間絶縁膜にコンタクトホール２０ａ及び２０ｂを形成する（図８（ｅ）参照）。なお、図８（ｅ）では、第１層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第１層間絶縁膜の図示を省略し、第１層間絶縁膜のコンタクトホール２０ａ及び２０ｂの外縁のみを点線で示している。
【００９２】
次の６層目パターン形成工程において、非観察側基板１７（図８において不図示）上の全面に格子形状の電源バス４を形成する（図８（ｆ）参照）。例えば、便宜上３×３のマトリクスを考えた場合、電源バス４の全体形状は図９に示すようになる。電源バス４は、コンタクトホール２０ａを介して、駆動トランジスタ１３の第１電極ＦＥ１３（４層目）に電気的に接続される。
【００９３】
次の７層目パターン形成工程において、電源バス４を覆うように、非観察側基板１７のほぼ全面に第２層間絶縁膜を形成するとともに、第２層間絶縁膜にコンタクトホール２１を形成する（図８（ｇ）参照）。なお、図８（ｇ）では、第２層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第２層間絶縁膜の図示を省略し、コンタクトホール２１の外縁のみを点線で示している。
【００９４】
最後の８層目パターン形成工程において、画素電極１８を形成する（図８（ｈ）参照）。画素電極１８は、コンタクトホール２１及び２０ｂを介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００９５】
本発明の第２実施形態に係る電気化学表示パネルでは、上述の通り、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３が形成される複数の層（１〜４層目）が、電源バスが形成される層（６層目）よりも非観察側基板１７側に位置している。
【００９６】
本発明の第２実施形態に係る電気化学表示パネルは、電源バス４がベタ形状に近い格子形状であるため、電源バス４の抵抗を落とすことが可能な構成であり、また、電源バス４の抵抗の面内均一性にも優れた構成である。すなわち、電流の供給量が不足し、面内表示ムラが生じてしまうことを抑制することができる表示品位に優れた構成である。
【００９７】
また、電源バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とが同一層に形成されないので、電源バス４の抵抗を下げるために電源バス４とともにスイッチングトランジスタ１２及び駆動トランジスタ１３の電極を厚くする必要がないため、１層目（図８（ａ）参照）や４層目（図８（ｄ）参照）での段差が小さく不良が発生しにくい。
【００９８】
また、電極バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とで同一層の領域を分け合うことがないため、スイッチングトランジスタ１２および駆動トランジスタ１３の配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。これにより、例えば、コンタクトホールを従来よりも大きくすることでき、コンタクト不良を低減することができる。
【００９９】
また、電源バス４の材料に高反射のメタルを用いると、パネルのほぼ全面にわたって反射板として機能するので、白表示を従来よりも明るくすることができる。さらに、本発明の第２実施形態に係る電気化学表示パネルは、本発明の第１実施形態に係る電気化学表示パネルよりも電源バス４が電解質側にあるため、本発明の第１実施形態に係る電気化学表示パネルに比べて白表示を明るくすることができる。
【実施例】
【０１００】
以下、本発明の第１実施形態に係る電気化学表示パネルの非観察側基板１７上に画素電極１８を形成するまでの各工程について具体的な実施例（実施例１）及び本発明の第２実施形態に係る電気化学表示パネルの非観察側基板１７上に画素電極１８を形成するまでの各工程について具体的な実施例（実施例２）を順に説明する。なお、本発明は上述した実施形態及び以下の実施例に限定されない。
【０１０１】
＜実施例１＞
１）非観察側基板１７に厚さ０．７ｍｍの無アルカリガラスを用いた。
２）１層目パターン形成工程において、膜厚１μｍの導電膜（Ｍｏ／Ａｌ／Ｍｏ）を真空スパッタで成膜した。
３）２層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法（フォトレジスト成膜、露光、現像、エッチング、レジスト剥離）でその絶縁膜をパターンニングした。
４）３層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
５）４，５層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）膜厚２００ｎｍの半導体膜（ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜）をプラズマＣＶＤで連続成膜し、フォトリソ法でその絶縁膜及び半導体膜をパターンニングした。
６）６層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
７）７層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法でその絶縁膜をパターンニングした。
８）８層目パターン形成工程において、膜厚１００ｎｍの導電膜（ＩＴＯ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングし、さらに、そのパターンニングした導電膜の上にナノＩＴＯ粒子の分散液（住友金属鉱山社製）をインクジェットで射出することでＩＴＯ電極の表面を厚さ１μｍの多孔質ＩＴＯにした。
【０１０２】
このアクティブマトリクス基板を用いた１１インチの電気化学表示素子を作成したところ、表示ムラがなく、良好な表示特性を示した。
【０１０３】
＜実施例２＞
１）非観察側基板１７に厚さ０．７ｍｍの無アルカリガラスを用いた。
２）１層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
３）２，３層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）膜厚２００ｎｍの半導体膜（ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜）をプラズマＣＶＤで連続成膜し、フォトリソ法でその絶縁膜及び半導体膜をパターンニングした。
４）４層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
５）５層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法でその絶縁膜をパターンニングした。
６）６層目パターン形成工程において、膜厚１μｍの導電膜（ＡｌＮｄ）を真空スパッタで成膜した。
７）７層目パターン形成工程において、膜厚２μｍの絶縁膜（感光性アクリル樹脂：ＪＳＲ社製）をスピンコートで成膜し、露光現像することでその絶縁膜をパターニングした。
８）８層目パターン形成工程において、膜厚１００ｎｍの導電膜（ＩＴＯ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングし、さらに、そのパターンニングした導電膜の上にナノＩＴＯ粒子の分散液（住友金属鉱山社製）をインクジェットで射出することでＩＴＯ電極の表面を厚さ１μｍの多孔質ＩＴＯにした。
【０１０４】
６層目の導電膜（電源バス４）が厚いので、７層目の絶縁膜（第２層間絶縁膜）が薄いと６層目の導電膜の段差部をカバーできずに６層目の導電膜（電源バス４）と８層目の導電膜（画素電極１８）とがショートしてしまう。このため、７層目の絶縁膜は厚膜にしている。また、ここで用いた厚膜の絶縁膜は、パターンエッジがなだらか（順テーパー）になるため、８層目の導電膜（画素電極１８）がコンタクトホール部で断線しにくい。
【０１０５】
このアクティブマトリクス基板を用いた１１インチの電気化学表示素子を作成したところ、表示ムラがなく、良好な表示特性を示した。
【符号の説明】
【０１０６】
１、１４ 電解質
２、１６ 上部電極
３、１８ 下部電極
４ 電源バス
５ 信号バス
６ 走査バス
７ 信号ドライバ
８ 走査ドライバ
９ 記憶部
１０ コントローラ
１１ ＥＤ方式の表示素子
１２ スイッチングトランジスタ
１３ 駆動トランジスタ
１５ 観察側基板
１７ 非観察側基板
１９、１９ａ、２０、２０ａ、２０ｂ、２１ コンタクトホール
ＦＥ１２、ＦＥ１３ 第１電極
ＧＥ１２、ＧＥ１３ ゲート電極
Ｓ１２、Ｓ１３ 半導体
ＳＥ１２、ＳＥ１３ 第２電極
【技術分野】
【０００１】
本発明は、酸化還元反応を利用した電気化学表示パネル及びそれを備えた電気化学表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピューターの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、従来紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手し、電子情報を閲覧する機会が益々増大している。
【０００３】
このような電子情報の閲覧手段として、従来の液晶ディスプレイやＣＲＴ（Cathode Ray Tube）、また近年では、有機ＥＬ（electroluminescence）ディスプレイ等の発光型が主として用いられているが、特に、電子情報がドキュメント情報の場合、閲覧者は比較的長時間にわたって閲覧手段を注視する必要がある。一般に発光型ディスプレイの欠点として、フリッカーで目が疲労する、持ち運びに不便、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間閲覧すると消費電力が嵩む等が知られており、上記のように比較的長時間にわたって閲覧手段を注視する場合、発光型ディスプレイは人間に優しい手段とは言い難い。
【０００４】
発光型ディスプレイが有している欠点を解消することができるディスプレイとして、外光を利用し、電力を消費せずに像情報を保持することができるメモリー性反射型ディスプレイが知られているが、メモリー性反射型ディスプレイは下記の理由で十分な性能を有しているとは言い難い。
【０００５】
反射型液晶ディスプレイ等の偏光板を用いる方式のメモリー性反射型ディスプレイは、反射率が約４０％と低いため白表示に難があり、また、構成部材の作製に用いる製法の多くは簡便とは言い難い。
【０００６】
また、ポリマー分散型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧を必要とし、また、有機物同士の屈性率差を利用しているため、得られる画像のコントラストが十分でない。
【０００７】
また、ポリマーネットワーク型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧が必要であること、メモリー性を向上させるために複雑なＴＦＴ（Thin Film Transistor）回路が必要であること等の課題を抱えている。
【０００８】
また、電気泳動方式のメモリー性反射型ディスプレイは、１０Ｖ以上の高い駆動電圧を必要とし、また、電気泳動性粒子の凝集による画質劣化が起こりやすい。
【０００９】
上述した各方式のメモリー性反射型ディスプレイの欠点を解消するものとして、金属または金属塩の溶解析出を利用するエレクトロデポジション（以下ＥＤと略す）方式のメモリー性反射型ディスプレイが知られている。ＥＤ方式のメモリー性反射型ディスプレイは、(i)３Ｖ以下の低電圧で駆動が可能である、(ii)セル構造が簡便である、(iii)表示品位が優れている（明るいペーパーライクな白表示と引き締まった黒表示が可能である）、という特徴を有している。
【００１０】
ＥＤ方式の表示素子は、図１に示すように上部電極２と下部電極３で電解質１を挟み込んだ構造である。電解質１は、銀イオン、白色顔料、および溶媒を含むものが一般的である。上部電極２は、観察側に配置されるため、ＩＴＯ（Indium Tin Oxide）電極に代表される透明電極が用いられる。下部電極３は、化学的に安定な金属で構成され、例えば銀電極が用いられる。
【００１１】
上部電極２の電位を基準電位として下部電極３に閾値以上のプラスの電圧を印加すると、上部電極２から電子が注入され、銀が上部電極２上に析出する。この状態を観察側からみると、析出銀による黒色が観察される。
【００１２】
一方、上部電極２の電位を基準電位として下部電極３に閾値以上のマイナスの電圧を印加すると、上部電極２上に析出していた銀が酸化され、銀イオンになり電解質１中に溶出するため、析出銀による黒色が消失する。この状態を観察側からみると、白色顔料による白色が観察される。
【００１３】
したがって、上部電極２と下部電極３の間に印加する電圧の極性を切り替えることで、白色と黒色の表示を可逆的に切り替えることができる。白黒の濃度制御は、上部電極２上に析出させる銀の量を制御することで行う。銀の析出量を制御する方式としては、例えば、上部電極２と下部電極３の間に印加する電圧の値を変化させる方式や一定電圧を上部電極２と下部電極３の間に印加する印加時間を変化させる方式などが考えられる。
【００１４】
ここで、後者の方法について図２を参照して説明する。図２は、ＥＤ方式の表示素子の上部電極２と下部電極３の間に一定のパルス電圧が印加された場合の、典型的な濃度変化および電流波形を示す図である。濃度ＯＤは時間ｔに応じて高くなっていき、電流Ｉはパルス電圧の印加開始直後にピークを持つような波形となる。パルス電圧の印加を途中で止めた場合はその時点の濃度で止まるため、パルス電圧の幅（パルス電圧の印加時間）を制御することで中間調を表示することが可能である。
【００１５】
ＥＤ方式の表示素子によってディスプレイを構成する場合、アクティブマトリクス方式を利用することができる。ＥＤ方式の表示素子によって構成されたアクティブマトリクス方式のディスプレイの構成例を図３に示す。
【００１６】
図３に示すディスプレイは、電源バス４と、信号バス５と、走査バス６と、信号バス５に電圧を供給する信号ドライバ７と、走査バス６に電圧を供給する走査ドライバ８と、画像データ等を記憶する記憶部９と、コントローラ１０と、ＥＤ方式の表示素子１１と、スイッチングトランジスタ１２と、駆動トランジスタ１３とを備えている。コントローラ１０は、記憶部９の記憶内容に基づいて、電源バス４に印加する電圧Ｖddの値と、信号ドライバ７と、走査ドライバ８とを制御する。
【００１７】
スイッチングトランジスタ１２の第１電極は信号バス５に接続され、スイッチングトランジスタ１２の第２電極は駆動トランジスタ１３のゲート電極に接続され、スイッチングトランジスタ１２のゲート電極が走査バス６に接続される。そして、駆動トランジスタ１３の第１電極は電源バス４に接続され、駆動トランジスタ１３の第２電極はＥＤ方式の表示素子１１の下部電極（非観察面側画素電極）に接続される。ＥＤ方式の表示素子１１の上部電極（観察面側共通電極）にはコモン電圧ＶCOM（図３においてはグランド電圧）が印加される。
【００１８】
ＥＤ方式の表示素子１１に白表示をさせる場合は、観察面側共通電極上に析出している金属または金属塩を溶解させるために、観察面側共通電極のコモン電圧ＶCOMを基準電位として非観察面側画素電極に閾値以上のマイナスの電圧が印加されるように、コントローラ１０は、電源バス４に印加する電圧Ｖddの値を制御する。これに対して、ＥＤ方式の表示素子１１に黒表示をさせる場合は、観察面側共通電極上に金属または金属塩を析出させるために、観察面側共通電極のコモン電圧ＶCOMを基準電位として非観察面側画素電極に閾値以上のプラスの電圧が印加されるように、コントローラ１０は、電源バス４に印加する電圧Ｖddの値を制御する。
【００１９】
全画素を一度白表示の状態にしておき、その後、任意の画素のみを黒表示の状態にすることで、任意の画像を表示することができる。ここで、任意の画像を表示するためには、階調制御が必要となる。階調制御の一例としては、黒描画のときに、電源バス４に印加するパルス電圧の幅（パルス電圧の印加時間）を制御することで中間調を表示する手法が挙げられる。例えば、黒描画期間を複数フレームに分割し、電源バス４にパルス電圧を印加するフレーム数を制御することで階調制御が可能である。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００９−２１７２２０号公報（段落００１２）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上記のようにＥＤ方式の表示素子は金属または金属塩の溶解析出を利用している。また、ＥＤ方式の表示素子では、中間調を表示する場合、観察側の電極上に析出させる金属または金属塩の量を制御して白黒の濃度制御を行うため、ＥＤ方式の表示素子に供給される電荷量を精密に制御する必要がある（特許文献１参照）。
【００２２】
ところが、ＥＤ方式の表示素子がマトリクス状に配置されたディスプレイでは、表示色を変化させる面積が大きくなればなるほど、必要となる電流量が増大していく。そして、表示色を変化させる面積が非常に大きい場合、電流の供給量が不足し、面内表示ムラが生じてしまうといった問題があった。
【００２３】
なお、上記の問題は、ＥＤ方式の表示素子がマトリクス状に配置されたディスプレイのみならず、酸化還元反応を利用した電気化学表示素子がマトリクス状に配置されたディスプレイ全般に共通するものである。
【００２４】
本発明は、上記の状況に鑑み、表示品位に優れた電気化学表示パネル及びそれを備えた電気化学表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために本発明に係る電気化学表示パネルは、光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、画素電極と、電源バスと、前記画素電極と前記電源バスとの間の電気的接続／遮断を切り替えるための駆動トランジスタと、前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に形成され、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とが異なる層で形成されている構成とする。
【００２６】
このような構成によると、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とで同一層の領域を分け合うことがないため、前記電極バスの幅が制限されない。これにより、前記電極バスの低抵抗化を図ることができ、優れた表示品位を実現することができる。
【００２７】
また、このような構成によると、前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とで同一層の領域を分け合うことがないため、前記駆動トランジスタ及び前記スイッチングトランジスタの配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。
【００２８】
また、前記電極バスの抵抗を従来よりも格段に低くするために、前記電源バスがベタ形状または格子形状であることが好ましい。
【００２９】
また、前記電源バスが形成される層が、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層よりも前記非観察側基板側に位置する場合は、前記電源バスをベタ形状にすることが好ましい。一方、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層が、前記電源バスが形成される層よりも前記非観察側基板側に位置する場合は、前記電源バスを格子形状にすることが好ましい。
【００３０】
また、前記電源バスの材料が、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極の材料よりも高反射率であることが好ましい。
【００３１】
前記電源バスに高反射率の材料を用いることで、前記電源バスを反射板として機能させ、白表示を従来よりも明るくすることができる。一方、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極に低反射率の材料を用いることで、低コスト化を図ることができる。
【００３２】
上記目的を達成するために本発明に係る電気化学表示装置は、上記いずれかの構成の電気化学表示パネルと、その電気化学表示パネルに接続される信号ドライバ及び走査ドライバとを備える構成とする。
【発明の効果】
【００３３】
本発明に係る電気化学表示パネル及びそれを備えた電気化学表示装置によると、電源バスと駆動トランジスタの各電極及びスイッチングトランジスタの各電極とが異なる層で形成されているので、前記電極バスの低抵抗化を図ることができ、優れた表示品位を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】ＥＤ方式の表示素子の概略構造を示す図である。
【図２】ＥＤ方式の表示素子の上部電極と下部電極の間に一定のパルス電圧が印加された場合の、典型的な濃度変化および電流波形を示す図である。
【図３】ＥＤ方式の表示素子によって構成されたアクティブマトリクス方式のディスプレイの構成例を示す図である。
【図４】電気化学表示素子の基本構成を示す断面図である。
【図５】参考例１における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図６】参考例２における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図７】第１実施形態における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図８】第２実施形態における、非観察側基板上に画素電極を形成するまでの各工程を示す１画素分の平面図である。
【図９】格子形状の電源バスを示す図である。
【発明を実施するための形態】
【００３５】
まず、参考例と本発明の実施形態とに共通している電気化学表示素子の基本構成について図面を参照して説明する。次に、本発明と比較するために、本発明とは異なる構成例（参考例１および参考例２）について図面を参照して説明する。最後に、本発明の実施形態（第１実施形態および第２実施形態）について図面を参照して説明する。なお、参考例１、参考例２、本発明の第１実施形態、及び本発明の第２実施形態の全てにおいて、電気化学表示パネルおよび電気化学表示装置の各構成は、図３に示す構成と基本的に同一であり、図３中のＥＤ方式の表示素子を電気化学表示素子に一般化したものである。したがって、以下の説明においては、図３で用いられている符号を適宜使用する。
【００３６】
＜電気化学表示素子の基本構成＞
図４は、電気化学表示素子の基本構成を示す断面図である。電気化学表示素子は、観察側基板１５上に形成される上部電極１６と、非観察側基板１７上に形成される下部電極１８とを対向させ、上部電極１６と下部電極１８とで電解質１４を挟み込んだ構造である。上部電極１６は観察側に配置されるため、上部電極１６にはＩＴＯ電極に代表される透明電極が用いられる。下部電極１８は化学的に安定な金属で構成される。
【００３７】
電解質１４は、ＥＣＤ（Electro-Chromic Display）素子の場合はエレクトロクロミック色素と電解液を含んでおり、ＥＤ素子の場合には金属または金属塩（通常、銀または銀を化学構造物中に有する化合物）と電解液とを含んでいる。通常、電解質１４は、隔壁部材により画素毎に隔離されている。
【００３８】
また、電解質１４の電解液中に、白色度を向上させる目的でＴｉＯ2等の微粒子を混入させたり、微粒子を水溶性高分子等のバインダーを用いて多孔質化した層を配してもよい。
【００３９】
観察側基板１５にはガラスやＰＥＴ（Polyethylene terephthalate）等の透明基板が用いられる。一方、非観察側基板１７は、必ずしも透明である必要がないため、ガラスやＰＥＴ等の透明基板、ステンレスフォイルやポリイミド等の非透明基板のいずれを用いてもよい。
【００４０】
以下、電気化学表示素子を構成する各材料の詳細について説明する。
【００４１】
〔ＥＣＤ材料〕
電気化学表示素子をＥＣＤで構成する場合、ＥＣＤ材料としては、エレクトロクロミック色素が用いられる。エレクトロクロミック色素は、電子の供受により光吸収状態を変化させる化合物である。このような化合物としては、有機化合物や金属錯体を使用することが可能である。有機化合物としては、ピリジン化合物や導電性高分子、スチリル化合物を使用することが可能であり、例えば、特開２００２−３２８４０１号公報に記載の各種ビオロゲン化合物、特表２００４−５３７７４３号公報に記載の色素、その他知られている色素を用いることができる。ロイコ型色素を用いる場合には、必要に応じて顕色剤あるいは消色剤を併用しても構わない。
【００４２】
これらの材料を電極上に直接塗布してもよいし、電子の供受をより効率的に行う目的で、ＴｉＯ2に代表される酸化物半導体ナノ構造物を電極上に形成し、その上にエレクトロクロミック材料をインクジェット法等の方法により塗布・含浸させた構造としてもよい。
【００４３】
〔ＥＤ材料〕
電気化学表示素子をＥＤで構成する場合、ＥＤ材料としては、銀または銀を化学構造中に含む化合物が通常用いられる。銀または銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称である。このとき、固体状態や液体への可溶化状態や気体状態等の相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。
【００４４】
電解質１４の電解液に含まれる銀イオン濃度は、０．２モル／ｋｇ≦［Ａｇ］≦２．０モル／ｋｇが好ましい。銀イオン濃度が０．２モル／ｋｇよりも少ないと、希薄な銀溶液となって駆動速度が遅延し、逆に、２モル／ｋｇよりも大きいと、溶解性が劣化し、低温保存時に析出が起きやすくなる傾向にあり、不利である。
【００４５】
〔電解質〕
「電解質」とは、一般に、水などの溶媒に溶けて、その溶液がイオン伝導性を示す物質のこと（狭義の電解質）を言うが、本明細書では、電解質を含む層全体を指すものとする。つまり、本明細書で言う「電解質」とは、電解質に他の金属や化合物等（電解質、非電解質を問わない）を含有させた混合物（広義の電解質）を指すものとする。
【００４６】
電解質１４は、有機溶媒、イオン性液体、酸化還元活性物質、支持電解質、錯化剤、白色散乱物、高分子バインダー等を必要に応じて選択して構成されている。
【００４７】
また、電解質は、通常、液体電解質と、ポリマー電解質とに分類される。ポリマー電解質は、さらに、実質的に固体化合物からなる固体電解質と、高分子化合物と液体電解質からなるゲル状電解質とに分類される。また、流動性の観点からは、固体電解質は、実質的に流動性がなく、ゲル状電解質は、液体電解質と固体電解質の中間の流動性を有している。
【００４８】
本明細書では、ゲル状電解質とは、室温環境下で高粘性を備え、かつ流動性を有する液状電解質をいい、例えば、２５℃における粘度が、１００ｍＰａ・ｓ以上１０００ｍＰａ・ｓ以下のゲル状または高粘度電解質液を言う。なお、ゲル状電解質は、温度によるゾルゲル変化を生じる特性を必ずしも備えている必要はない。一方、低粘度電解質は、２５℃における粘度が、０．１ｍＰａ・ｓ以上１００ｍＰａ・ｓ未満である電解質液をいい、電解質の溶媒に対する高分子バインダーの量が重量比で１０％未満であることが好ましい。
【００４９】
＜参考例１＞
次に、参考例１に係る電気化学表示パネルについて説明する。参考例１に係る電気化学表示パネルでは、図５に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の下部電極（画素電極）１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図５は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００５０】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００５１】
まず、１層目パターン形成工程において、非観察側基板１７（図５において不図示）上に、電源バス４と、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図５（ａ）参照）。
【００５２】
次の２層目パターン形成工程において、電源バス４と、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９ａ及び１９ｂを形成する（図５（ｂ）参照）。なお、図５（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９ａ及び１９ｂの外縁のみを点線で示している。
【００５３】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図５（ｃ）参照）。
【００５４】
次の４層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図５（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９ａを介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。また、駆動トランジスタ１３の第１電極ＦＥ１３は、コンタクトホール１９ｂを介して、電源バス４（１層目）に電気的に接続される。
【００５５】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に層間絶縁膜を形成するとともに、層間絶縁膜にコンタクトホール２０を形成する（図５（ｅ）参照）。なお、図５（ｅ）では、層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、層間絶縁膜の図示を省略し、コンタクトホール２０の外縁のみを点線で示している。
【００５６】
最後の６層目パターン形成工程において、画素電極１８を形成する（図５（ｆ）参照）。画素電極１８は、コンタクトホール２０を介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００５７】
参考例１に係る電気化学表示パネルでは、電極バス４とスイッチングトランジスタ１２のゲート電極ＧＥ１２および駆動トランジスタ１３のゲート電極ＧＥ１３とが同一層（１層目）にあって、電極バス４とスイッチングトランジスタ１２のゲート電極ＧＥ１２および駆動トランジスタ１３のゲート電極ＧＥ１３とで同一層（１層目）の領域を分け合っているため、電極バス４の幅が制限されている。したがって、電極バス４が高抵抗になり、電気化学表示素子に流れ込むまたは電気化学表示素子から流れ出す電流量が不足し、面内表示ムラが生じてしまうおそれがある。
【００５８】
また、２層目のゲート絶縁膜はスイッチングトランジスタ１２および駆動トランジスタ１３の性能を良くするために薄く形成されている。このため、抵抗を下げるために電源バス４の厚みを厚くした場合、２層目のゲート絶縁膜が電源バス４のエッジ部分で途切れて電源バス４と４層目のパターンとがショートする不具合や、４層目のパターンが電源バス４のエッジ部分で断線する不具合が発生しやすい。
【００５９】
＜参考例２＞
次に、参考例２に係る電気化学表示パネルについて説明する。参考例２に係る電気化学表示パネルでは、図６に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図６は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００６０】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００６１】
まず、１層目パターン形成工程において、非観察側基板１７（図６において不図示）上に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図６（ａ）参照）。
【００６２】
次の２層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９を形成する（図６（ｂ）参照）。なお、図６（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００６３】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図６（ｃ）参照）。
【００６４】
次の４層目パターン形成工程において、電源バス４と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図６（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９を介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。
【００６５】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、電源バス４と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に層間絶縁膜を形成するとともに、層間絶縁膜にコンタクトホール２０を形成する（図６（ｅ）参照）。なお、図６（ｅ）では、層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、層間絶縁膜の図示を省略し、コンタクトホール２０の外縁のみを点線で示している。
【００６６】
最後の６層目パターン形成工程において、画素電極１８を形成する（図６（ｆ）参照）。画素電極１８は、コンタクトホール２０を介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００６７】
参考例２に係る電気化学表示パネルでは、電極バス４とスイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２並びに駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とが同一層（４層目）にあって、電極バス４とスイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２並びに駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とで同一層（４層目）の領域を分け合っているため、電極バス４の幅が制限されている。したがって、電極バス４が高抵抗になり、電気化学表示素子に流れ込むまたは電気化学表示素子から流れ出す電流量が不足し、面内表示ムラが生じてしまうおそれがある。
【００６８】
また、５層目の層間絶縁膜は、スイッチングトランジスタ１２および駆動トランジスタ１３の性能に影響しないため、厚く形成することができる。このため、抵抗を下げるために電源バス４の厚みを厚くした場合でも、参考例１とは異なり、５層目の層間絶縁膜が電源バス４のエッジ部分で途切れて電源バス４と６層目のパターンとがショートする不具合や、６層目のパターンが電源バス４のエッジ部分で断線する不具合を発生しにくくすることができる。しかしながら、電極バス４の幅が制限されていることに変わりはないため、電源バス４の低抵抗化に制限がある。
【００６９】
続いて、本発明の構成例（第１実施形態および第２実施形態）について説明する。
【００７０】
＜第１実施形態＞
本発明の第１実施形態に係る電気化学表示パネルについて説明する。本発明の第１実施形態に係る電気化学表示パネルでは、図７に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図７は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００７１】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００７２】
まず、１層目パターン形成工程において、非観察側基板１７（図７において不図示）上の全面に電源バス４を形成する（図７（ａ）参照）。
【００７３】
次の２層目パターン形成工程において、電源バス４を覆うように、非観察側基板１７のほぼ全面に第１層間絶縁膜を形成するとともに、その第１層間絶縁膜にコンタクトホール１９を形成する（図７（ｂ）参照）。なお、図７（ｂ）では、第１層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第１層間絶縁膜の図示を省略し、第１層間絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００７４】
次の３層目パターン形成工程において、第１層間絶縁膜上の所定の位置に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図７（ｃ）参照）。
【００７５】
次の４層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール２０Ａ及び２０Ｂを形成する（図７（ｄ）参照）。なお、図７（ｄ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール２０Ａ及び２０Ｂの外縁のみを点線で示している。
【００７６】
次の５層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図７（ｅ）参照）。
【００７７】
次の６層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３を形成する（図７（ｆ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール２０Ａを介して、駆動トランジスタ１３のゲート電極ＧＥ１３（３層目）に電気的に接続される。また、駆動トランジスタ１３の第１電極ＦＥ１３は、コンタクトホール２０Ｂ及び１９を介して、電源バス４（１層目）に電気的に接続される。
【００７８】
次の７層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に第２層間絶縁膜を形成するとともに、第２層間絶縁膜にコンタクトホール２１を形成する（図７（ｇ）参照）。なお、図７（ｇ）では、第２層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第２層間絶縁膜の図示を省略し、コンタクトホール２１の外縁のみを点線で示している。
【００７９】
最後の８層目パターン形成工程において、画素電極１８を形成する（図７（ｈ）参照）。画素電極１８は、コンタクトホール２１を介して、駆動トランジスタ１３の第２電極ＳＥ１３（６層目）に電気的に接続される。
【００８０】
本発明の第１実施形態に係る電気化学表示パネルでは、上述の通り、電源バスが形成される層（１層目）が、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３が形成される複数の層（３〜６層目）よりも非観察側基板１７側に位置している。
【００８１】
本発明の第１実施形態に係る電気化学表示パネルは、電源バス４がベタ形状であるため、電源バス４の抵抗を最も落とすことが可能な構成であり、また、電源バス４の抵抗の面内均一性にも優れた構成である。すなわち、電流の供給量が不足し、面内表示ムラが生じてしまうことを抑制することができる表示品位に優れた構成である。
【００８２】
また、電源バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とが同一層に形成されないので、電源バス４の抵抗を下げるために電源バス４とともにスイッチングトランジスタ１２及び駆動トランジスタ１３の電極を厚くする必要がないため、３層目（図７（ｃ）参照）や６層目（図７（ｆ）参照）での段差が小さく不良が発生しにくい。
【００８３】
また、電極バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とで同一層の領域を分け合うことがないため、スイッチングトランジスタ１２および駆動トランジスタ１３の配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。これにより、例えば、コンタクトホールを従来よりも大きくすることでき、コンタクト不良を低減することができる。
【００８４】
また、電源バス４の材料に高反射のメタルを用いると、パネルのほぼ全面にわたって反射板として機能するので、白表示を従来よりも明るくすることができる。
【００８５】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気化学表示パネルについて説明する。本発明の第２実施形態に係る電気化学表示パネルでは、図８に示す工程によって、電源バス４と、信号バス５と、走査バス６と、電気化学表示素子１１の画素電極１８（図４参照）と、スイッチングトランジスタ１２と、駆動トランジスタ１３とが非観察側基板１７（図４参照）上に形成される。なお、図８は、非観察側基板１７上に画素電極１８を形成するまでの各工程を示す１画素分の平面図である。
【００８６】
電源バス４の材料としては、例えば、Ｍｏ／ＡｌＮｄやＭｏ／Ａｌ／ＴｉやＡｌＴｉ、ＣｒやＣｕ合金等を用いることができる。また、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３の半導体の材料としては、例えば、ａ−Ｓｉ、ｐ−Ｓｉ等のシリコン系やＩＧＺＯ、ＺｎＯ等の金属酸化物系やペンタセン、ポリチオフェン等の有機系等を用いることができる。また、各層の成膜及びパターニングは、真空蒸着（蒸着、スパッタ、ＣＶＤ）、フォトリソ法、スピンコート、印刷、インクジェットなどの手法を適宜用いて行う。
【００８７】
まず、１層目パターン形成工程において、非観察側基板１７（図８において不図示）上に、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを形成する（図８（ａ）参照）。
【００８８】
次の２層目パターン形成工程において、走査バス６と、スイッチングトランジスタ１２のゲート電極ＧＥ１２と、駆動トランジスタ１３のゲート電極ＧＥ１３とを覆うように、非観察側基板１７のほぼ全面にゲート絶縁膜を形成するとともに、そのゲート絶縁膜にコンタクトホール１９を形成する（図８（ｂ）参照）。なお、図８（ｂ）では、ゲート絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、ゲート絶縁膜の図示を省略し、ゲート絶縁膜のコンタクトホール１９の外縁のみを点線で示している。
【００８９】
次の３層目パターン形成工程において、ゲート絶縁膜上の所定の位置に、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３とを形成する（図８（ｃ）参照）。
【００９０】
次の４層目パターン形成工程において、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを形成する（図８（ｄ））。スイッチングトランジスタ１２の第２電極ＳＥ１２は、コンタクトホール１９を介して、駆動トランジスタ１３のゲート電極ＧＥ１３（１層目）に電気的に接続される。
【００９１】
次の５層目パターン形成工程において、スイッチングトランジスタ１２の半導体Ｓ１２と、駆動トランジスタ１３の半導体Ｓ１３と、信号バス５と、スイッチングトランジスタ１２の第１電極ＦＥ１２及び第２電極ＳＥ１２と、駆動トランジスタ１３の第１電極ＦＥ１３及び第２電極ＳＥ１３とを覆うように、非観察側基板１７のほぼ全面に第１層間絶縁膜を形成するとともに、その第１層間絶縁膜にコンタクトホール２０ａ及び２０ｂを形成する（図８（ｅ）参照）。なお、図８（ｅ）では、第１層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第１層間絶縁膜の図示を省略し、第１層間絶縁膜のコンタクトホール２０ａ及び２０ｂの外縁のみを点線で示している。
【００９２】
次の６層目パターン形成工程において、非観察側基板１７（図８において不図示）上の全面に格子形状の電源バス４を形成する（図８（ｆ）参照）。例えば、便宜上３×３のマトリクスを考えた場合、電源バス４の全体形状は図９に示すようになる。電源バス４は、コンタクトホール２０ａを介して、駆動トランジスタ１３の第１電極ＦＥ１３（４層目）に電気的に接続される。
【００９３】
次の７層目パターン形成工程において、電源バス４を覆うように、非観察側基板１７のほぼ全面に第２層間絶縁膜を形成するとともに、第２層間絶縁膜にコンタクトホール２１を形成する（図８（ｇ）参照）。なお、図８（ｇ）では、第２層間絶縁膜を図示すると、層の上下関係を示す図示が複雑化するため、便宜上、第２層間絶縁膜の図示を省略し、コンタクトホール２１の外縁のみを点線で示している。
【００９４】
最後の８層目パターン形成工程において、画素電極１８を形成する（図８（ｈ）参照）。画素電極１８は、コンタクトホール２１及び２０ｂを介して、駆動トランジスタ１３の第２電極ＳＥ１３（４層目）に電気的に接続される。
【００９５】
本発明の第２実施形態に係る電気化学表示パネルでは、上述の通り、ＴＦＴであるスイッチングトランジスタ１２及び駆動トランジスタ１３が形成される複数の層（１〜４層目）が、電源バスが形成される層（６層目）よりも非観察側基板１７側に位置している。
【００９６】
本発明の第２実施形態に係る電気化学表示パネルは、電源バス４がベタ形状に近い格子形状であるため、電源バス４の抵抗を落とすことが可能な構成であり、また、電源バス４の抵抗の面内均一性にも優れた構成である。すなわち、電流の供給量が不足し、面内表示ムラが生じてしまうことを抑制することができる表示品位に優れた構成である。
【００９７】
また、電源バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とが同一層に形成されないので、電源バス４の抵抗を下げるために電源バス４とともにスイッチングトランジスタ１２及び駆動トランジスタ１３の電極を厚くする必要がないため、１層目（図８（ａ）参照）や４層目（図８（ｄ）参照）での段差が小さく不良が発生しにくい。
【００９８】
また、電極バス４とスイッチングトランジスタ１２および駆動トランジスタ１３の電極とで同一層の領域を分け合うことがないため、スイッチングトランジスタ１２および駆動トランジスタ１３の配置できるスペースが大きくなり、設計マージンを従来よりも広くとることが可能となる。これにより、例えば、コンタクトホールを従来よりも大きくすることでき、コンタクト不良を低減することができる。
【００９９】
また、電源バス４の材料に高反射のメタルを用いると、パネルのほぼ全面にわたって反射板として機能するので、白表示を従来よりも明るくすることができる。さらに、本発明の第２実施形態に係る電気化学表示パネルは、本発明の第１実施形態に係る電気化学表示パネルよりも電源バス４が電解質側にあるため、本発明の第１実施形態に係る電気化学表示パネルに比べて白表示を明るくすることができる。
【実施例】
【０１００】
以下、本発明の第１実施形態に係る電気化学表示パネルの非観察側基板１７上に画素電極１８を形成するまでの各工程について具体的な実施例（実施例１）及び本発明の第２実施形態に係る電気化学表示パネルの非観察側基板１７上に画素電極１８を形成するまでの各工程について具体的な実施例（実施例２）を順に説明する。なお、本発明は上述した実施形態及び以下の実施例に限定されない。
【０１０１】
＜実施例１＞
１）非観察側基板１７に厚さ０．７ｍｍの無アルカリガラスを用いた。
２）１層目パターン形成工程において、膜厚１μｍの導電膜（Ｍｏ／Ａｌ／Ｍｏ）を真空スパッタで成膜した。
３）２層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法（フォトレジスト成膜、露光、現像、エッチング、レジスト剥離）でその絶縁膜をパターンニングした。
４）３層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
５）４，５層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）膜厚２００ｎｍの半導体膜（ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜）をプラズマＣＶＤで連続成膜し、フォトリソ法でその絶縁膜及び半導体膜をパターンニングした。
６）６層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
７）７層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法でその絶縁膜をパターンニングした。
８）８層目パターン形成工程において、膜厚１００ｎｍの導電膜（ＩＴＯ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングし、さらに、そのパターンニングした導電膜の上にナノＩＴＯ粒子の分散液（住友金属鉱山社製）をインクジェットで射出することでＩＴＯ電極の表面を厚さ１μｍの多孔質ＩＴＯにした。
【０１０２】
このアクティブマトリクス基板を用いた１１インチの電気化学表示素子を作成したところ、表示ムラがなく、良好な表示特性を示した。
【０１０３】
＜実施例２＞
１）非観察側基板１７に厚さ０．７ｍｍの無アルカリガラスを用いた。
２）１層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
３）２，３層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）膜厚２００ｎｍの半導体膜（ａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜）をプラズマＣＶＤで連続成膜し、フォトリソ法でその絶縁膜及び半導体膜をパターンニングした。
４）４層目パターン形成工程において、膜厚２００ｎｍの導電膜（Ｃｒ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングした。
５）５層目パターン形成工程において、膜厚２００ｎｍの絶縁膜（ＳｉＯ２）をプラズマＣＶＤで成膜し、フォトリソ法でその絶縁膜をパターンニングした。
６）６層目パターン形成工程において、膜厚１μｍの導電膜（ＡｌＮｄ）を真空スパッタで成膜した。
７）７層目パターン形成工程において、膜厚２μｍの絶縁膜（感光性アクリル樹脂：ＪＳＲ社製）をスピンコートで成膜し、露光現像することでその絶縁膜をパターニングした。
８）８層目パターン形成工程において、膜厚１００ｎｍの導電膜（ＩＴＯ）を真空スパッタで成膜し、フォトリソ法でその導電膜をパターンニングし、さらに、そのパターンニングした導電膜の上にナノＩＴＯ粒子の分散液（住友金属鉱山社製）をインクジェットで射出することでＩＴＯ電極の表面を厚さ１μｍの多孔質ＩＴＯにした。
【０１０４】
６層目の導電膜（電源バス４）が厚いので、７層目の絶縁膜（第２層間絶縁膜）が薄いと６層目の導電膜の段差部をカバーできずに６層目の導電膜（電源バス４）と８層目の導電膜（画素電極１８）とがショートしてしまう。このため、７層目の絶縁膜は厚膜にしている。また、ここで用いた厚膜の絶縁膜は、パターンエッジがなだらか（順テーパー）になるため、８層目の導電膜（画素電極１８）がコンタクトホール部で断線しにくい。
【０１０５】
このアクティブマトリクス基板を用いた１１インチの電気化学表示素子を作成したところ、表示ムラがなく、良好な表示特性を示した。
【符号の説明】
【０１０６】
１、１４ 電解質
２、１６ 上部電極
３、１８ 下部電極
４ 電源バス
５ 信号バス
６ 走査バス
７ 信号ドライバ
８ 走査ドライバ
９ 記憶部
１０ コントローラ
１１ ＥＤ方式の表示素子
１２ スイッチングトランジスタ
１３ 駆動トランジスタ
１５ 観察側基板
１７ 非観察側基板
１９、１９ａ、２０、２０ａ、２０ｂ、２１ コンタクトホール
ＦＥ１２、ＦＥ１３ 第１電極
ＧＥ１２、ＧＥ１３ ゲート電極
Ｓ１２、Ｓ１３ 半導体
ＳＥ１２、ＳＥ１３ 第２電極
【特許請求の範囲】
【請求項１】
光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、
画素電極と、
電源バスと、
前記画素電極と前記電源バスとの間の電気的接続／遮断を切り替えるための駆動トランジスタと、
前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に形成され、
前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とが異なる層で形成されていることを特徴とする電気化学表示パネル。
【請求項２】
前記電源バスがベタ形状または格子形状である請求項１に記載の電気化学表示パネル。
【請求項３】
前記電源バスがベタ形状であって、
前記電源バスが形成される層が、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層よりも前記非観察側基板側に位置している請求項２に記載の電気化学表示パネル。
【請求項４】
前記電源バスが格子形状であって、
前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層が、前記電源バスが形成される層よりも前記非観察側基板側に位置している請求項２に記載の電気化学表示パネル。
【請求項５】
前記電源バスの材料が、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極の材料よりも高反射率である請求項１〜４のいずれか１項に記載の電気化学表示パネル。
【請求項６】
請求項１〜５のいずれか１項に記載の電気化学表示パネルと、
前記電気化学表示パネルに接続される信号ドライバ及び走査ドライバとを備えることを特徴とする電気化学表示装置。
【請求項１】
光吸収状態を酸化還元反応によって可逆変化可能な媒体が観察側基板と非観察側基板との間に設けられているアクティブマトリクス方式の電気化学表示パネルであって、
画素電極と、
電源バスと、
前記画素電極と前記電源バスとの間の電気的接続／遮断を切り替えるための駆動トランジスタと、
前記駆動トランジスタをオン／オフ制御するためのスイッチングトランジスタとが、前記非観察側基板上に形成され、
前記電源バスと前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極とが異なる層で形成されていることを特徴とする電気化学表示パネル。
【請求項２】
前記電源バスがベタ形状または格子形状である請求項１に記載の電気化学表示パネル。
【請求項３】
前記電源バスがベタ形状であって、
前記電源バスが形成される層が、前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層よりも前記非観察側基板側に位置している請求項２に記載の電気化学表示パネル。
【請求項４】
前記電源バスが格子形状であって、
前記駆動トランジスタ及び前記スイッチングトランジスタが形成される複数の層が、前記電源バスが形成される層よりも前記非観察側基板側に位置している請求項２に記載の電気化学表示パネル。
【請求項５】
前記電源バスの材料が、前記駆動トランジスタの各電極及び前記スイッチングトランジスタの各電極の材料よりも高反射率である請求項１〜４のいずれか１項に記載の電気化学表示パネル。
【請求項６】
請求項１〜５のいずれか１項に記載の電気化学表示パネルと、
前記電気化学表示パネルに接続される信号ドライバ及び走査ドライバとを備えることを特徴とする電気化学表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１９７６０１（Ｐ２０１１−１９７６０１Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６７２３２（Ｐ２０１０−６７２３２）
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００１２７０）コニカミノルタホールディングス株式会社 (4,463)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月２４日（２０１０．３．２４）
【出願人】（０００００１２７０）コニカミノルタホールディングス株式会社 (4,463)
【Ｆターム（参考）】
[ Back to top ]