電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
【課題】画素内のラッチ回路の劣化を防止し、優れた信頼性を得ることができる電気泳動表示装置の駆動方法を提供する。
【解決手段】本発明の電気泳動表示装置の駆動方法は、複数のラッチ回路に一の画像に対応する正画像信号を保持させた状態で、画素電極に第１の制御線又は第２の制御線の電位を入力し、画素の電気泳動素子を駆動する第１のステップＳ１０１と、上記一の画像の反転画像に対応する反転画像信号を複数のラッチ回路に所定期間保持させる第２のステップＳ１０２と、を有することを特徴とする。
【解決手段】本発明の電気泳動表示装置の駆動方法は、複数のラッチ回路に一の画像に対応する正画像信号を保持させた状態で、画素電極に第１の制御線又は第２の制御線の電位を入力し、画素の電気泳動素子を駆動する第１のステップＳ１０１と、上記一の画像の反転画像に対応する反転画像信号を複数のラッチ回路に所定期間保持させる第２のステップＳ１０２と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとラッチ回路（ＳＲＡＭ；Static Random Access Memory）とを備えたものが知られている（特許文献１参照）。特許文献１記載の表示装置は、マイクロカプセルが配列された電気泳動素子を備えた第２基板に対して、電気泳動素子を挟持するように画素電極が形成された第１基板を接着した構成を採用していた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−８４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＴＦＴ（薄膜トランジスタ）には、ＤＣバイアスの印加により閾値シフトやオン電流の低下、オフ電流の上昇などの劣化を生じる問題があり、これらの閾値シフト等が温度により加速されることも知られている（ＢＴ（Bias-Temperature）ストレス劣化）。電気泳動表示装置の画素に設けられたラッチ回路において、回路を構成するＴＦＴの閾値シフト等が過度に進行した場合には、ラッチ回路への画像信号の書き込みに失敗し、表示に不具合を生じる可能性がある。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、画素内のラッチ回路の劣化を防止し、優れた信頼性を得ることができる電気泳動表示装置の駆動方法、及び電気泳動表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有する電気泳動表示装置の駆動方法であって、前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は前記第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１のステップと、前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２のステップと、を有することを特徴とする。
【０００７】
この駆動方法によれば、第１のステップにおいてラッチ回路を構成するトランジスタに印加されるＤＣバイアスにより生じるＢＴストレス劣化を、第２のステップにおいて上記ＤＣバイアスとは逆の極性のＤＣバイアスを印加することで回復させることができる。これにより、ラッチ回路の劣化を防止することができ、優れた信頼性を得ることができる。
【０００８】
前記第１のステップにおいて前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２のステップにおいて前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さである方法としてもよい。
この駆動方法によれば、第１のステップにおけるＤＣバイアス印加期間と、第２のステップにおけるＤＣバイアス期間とを同等の長さとすることができるので、ＢＴストレス劣化を短時間でより確実に効率良く回復させることができる。
【０００９】
前記第２のステップにおいて、前記電気泳動素子を駆動しない方法としてもよい。
この駆動方法によれば、表示部の状態を維持したままで第２のステップを実行し、ＢＴストレス劣化を回復させることができる。
【００１０】
前記第２のステップにおいて、前記第１の制御線に入力される電位が前記第１のステップで前記第２の制御線に入力される電位である一方、前記第２の制御線に入力される電位が前記第１のステップで前記第１の制御線に入力される電位である方法としてもよい。
この駆動方法によれば、第１のステップと第２のステップとで表示部に表示させる画像を一致させることができるため、第２のステップを画像表示動作中に実行することができる。
【００１１】
前記電気泳動表示装置が、前記表示部の温度を測定する温度測定部を備えており、前記温度測定部により計測された温度に基づいて、前記第２のステップの実行又はスキップを選択する方法としてもよい。
この駆動方法によれば、表示部の温度に基づいて第２のステップの実行、非実行を選択するので、ＢＴストレス劣化が生じない比較的低温の環境では第２のステップが実行されないようにすることができる。これにより、第２のステップの実行に伴う操作性の低下などを回避することができる一方、ＢＴストレス劣化が生じやすい高温環境では確実にＢＴストレス劣化を回復させることが可能となる。
【００１２】
前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断する方法としてもよい。
この駆動方法によれば、ラッチ回路の電源を遮断する前に、ラッチ回路のトランジスタから電荷を除去し、ＤＣバイアスが印加されない状態にすることができる。これにより、残留電荷によるＤＣバイアスによってＢＴストレス劣化が生じるのを防止することができる。
【００１３】
本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有し、前記表示部を制御する制御部を備えた電気泳動表示装置であって、前記制御部は、前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１の動作と、前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２の動作と、を実行することを特徴とする。
【００１４】
この構成によれば、第１の動作においてラッチ回路を構成するトランジスタに印加されるＤＣバイアスにより生じるＢＴストレス劣化を、第２の動作において上記ＤＣバイアスとは逆の極性のＤＣバイアスを印加することで回復させることができる。これにより、ラッチ回路の劣化を防止することができ、優れた信頼性を得ることができる。
【００１５】
前記第１の動作において前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２の動作において前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さである構成としてもよい。
この構成によれば、第１の動作におけるＤＣバイアス印加期間と、第２の動作におけるＤＣバイアス期間とを同等の長さとすることができるので、ＢＴストレス劣化を短時間でより確実に効率良く回復させることができる電気泳動表示装置となる。
【００１６】
前記制御部は、前記第２の動作において前記電気泳動素子を駆動しないこととしてもよい。
この構成によれば、表示部の状態を維持したままで第２の動作を実行し、ＢＴストレス劣化を回復させることができる電気泳動表示層となる。
【００１７】
前記制御部は、前記第１の動作において前記第１の制御線に第１の電位、前記第２の制御線に第２の電位を入力し、前記第２の動作において前記第１の制御線に前記第２の電位、前記第２の制御線に前記第１の電位を入力することとしてもよい。
この構成によれば、第１の動作と第２の動作とで表示部に表示させる画像を一致させることができるため、画像表示動作中に第２の動作を実行することができる。
【００１８】
前記表示部の温度を測定する温度測定部を備えており、前記制御部は、前記温度測定部により計測された温度に基づいて、前記第２の動作の実行又はスキップを選択することとしてもよい。
この構成によれば、表示部の温度に基づいて第２の動作の実行、非実行を選択するので、ＢＴストレス劣化が生じない比較的低温の環境では第２の動作が実行されないようにすることができる。これにより、第２の動作の実行に伴う操作性の低下などを回避することができる一方、ＢＴストレス劣化が生じやすい高温環境では確実にＢＴストレス劣化を回復させることが可能となる。
【００１９】
前記制御部は、前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することとしてもよい。
この構成によれば、ラッチ回路の電源を遮断する前に、ラッチ回路のトランジスタから電荷を除去し、ＤＣバイアスが印加されない状態にすることができる。これにより、残留電荷によるＤＣバイアスによってＢＴストレス劣化が生じるのを防止することができる。
【００２０】
本発明の電子機器は、上記の電気泳動表示装置を備えたことを特徴とする。
この構成によれば、信頼性に優れた表示手段を具備した電子機器を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】第１実施形態に係る電気泳動表示装置の概略構成図。
【図２】画素の回路構成図。
【図３】電気泳動表示装置及びマイクロカプセルの断面図。
【図４】電気泳動素子の動作説明図。
【図５】コントローラー（制御部）の詳細を示すブロック図。
【図６】第１実施形態の駆動方法を示すフローチャート。
【図７】図６に対応するタイミングチャート。
【図８】画像データと表示部の状態遷移を示す説明図。
【図９】ラッチ回路におけるＢＴストレス劣化の説明図。
【図１０】第２の実施形態の駆動方法を示すフローチャート。
【図１１】図１０に対応するタイミングチャート。
【図１２】電子機器の具体例を示す斜視図。
【発明を実施するための形態】
【００２２】
以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００２３】
（第１の実施形態）
図１は、第１実施形態に係る電気泳動表示装置の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラー（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２４】
表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。
【００２５】
走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた選択トランジスタ４１（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。
【００２６】
データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する１ビットの画素データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画素データ「０」を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画素データ「１」を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給するものとする。
【００２７】
表示部５にはまた、共通電源変調回路６４から延びる低電位電源線４９、高電位電源線５０、及び共通電極配線５５が設けられており、それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラー６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス（Ｈｉ−Ｚ）化）を行う。
【００２８】
図２は、画素４０の回路構成図である。
画素４０には、ＴＦＴ（Thin Film Transistor）からなる選択トランジスタ４１（画素スイッチング素子）と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、共通電極３７とが設けられている。画素４０には、走査線６６と、データ線６８と、低電位電源線４９と、高電位電源線５０と、第１の制御線９１と、第２の制御線９２と、が接続されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。
【００２９】
選択トランジスタ４１は、Ｎ−ＭＯＳトランジスタ（Negative Metal Oxide Semiconductor Transistor）からなる画素スイッチング素子である。選択トランジスタ４１のゲートは走査線６６に接続され、ソースはデータ線６８に接続され、ドレインはラッチ回路７０のデータ入力端子Ｎ１に接続されている。
【００３０】
ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆはいずれもＣ−ＭＯＳインバータである。転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０と、低電位電源端子ＰＬを介して接続された低電位電源線４９とから電源電圧が供給される。
【００３１】
転送インバータ７０ｔは、それぞれのドレインをデータ出力端子Ｎ２に接続されたＰ−ＭＯＳトランジスタ７１（Positive Metal Oxide Semiconductor Transistor）とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソースは高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソースは低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。
【００３２】
帰還インバータ７０ｆは、それぞれのドレインをデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。
【００３３】
スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソースは第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレインは画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８１のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続され、Ｎ−ＭＯＳトランジスタ８２のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。
【００３４】
第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソースは第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレインは、画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８３のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｎ−ＭＯＳトランジスタ８４のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続されている。また、画素電極３５と共通電極３７との間に電気泳動素子３２が挟持されている。
【００３５】
以上の構成を備えた画素４０において、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶され、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１を介して供給される電位Ｓ１が画素電極３５に入力される。
一方、ラッチ回路７０にハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶され、データ出力端子Ｎ２からローレベル（Ｌ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２を介して供給される電位Ｓ２が画素電極３５に入力される。
そして、画素電極３５に入力された電位Ｓ１、Ｓ２と、共通電極配線５５（図１）を介して共通電極３７に入力された電位Ｖcomとの電位差に基づいて電気泳動素子３２が駆動されることで、画素４０が入力された画像信号に応じた階調で表示される。
【００３６】
次に、図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。
電気泳動表示装置１００は、素子基板（第１基板）３０と対向基板（第２基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００３７】
表示部５において、素子基板３０の電気泳動素子３２側には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０などが形成された回路層３４が設けられており、回路層３４上に複数の画素電極３５が配列形成されている。
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ（アルミニウム）、ＩＴＯ（インジウム・スズ酸化物）などにより形成された電気泳動素子３２に電圧を印加する電極である。
【００３８】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
そして、電気泳動素子３２と画素電極３５とが、接着剤層３３を介して接着されることで、素子基板３０と対向基板３１とが接合されている。
【００３９】
なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。
【００４０】
図３（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００４１】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００４２】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００４３】
図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素４０を白表示する場合、図４（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図４（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図４（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。
【００４４】
図５は、電気泳動表示装置１００に備えられたコントローラー６３の詳細を示すブロック図である。
コントローラー６３は、ＣＰＵ（Central Processing Unit）としての制御回路１６１と、メモリ１６２（記憶部）と、データバッファ１６４と、フレームメモリ１６５と、画像信号生成回路１６６と、を備えている。コントローラー６３は、表示部５に接続された温度センサー６（温度測定部）と、駆動回路６９（走査線駆動回路６１、データ線駆動回路６２、共通電源変調回路６４）と、に接続されている。
【００４５】
制御回路１６１は、クロック信号ＣＬＫ、水平同期信号Ｈsync、垂直同期信号Ｖsync等の制御信号（タイミングパルス）を生成し、制御回路１６１の周辺に配置された各回路にこれらの制御信号を供給する。制御回路１６１は、メモリ１６２、データバッファ１６４、画像信号生成回路１６６、及び温度センサー６に接続されている。
【００４６】
メモリ１６２は、制御回路１６１から読み書き可能であり、かつ画像信号生成回路１６６から少なくとも書き込み可能に構成された記憶部である。メモリ１６２は、制御回路１６１において実行されるプログラムや、各回路の動作制御に必要な設定値（モード設定値やボリューム値）等を記憶しており、例えば、動作モードごとの駆動シーケンスの設定値をＬＵＴ（Look Up Table）として記憶している。また本実施形態の場合、メモリ１６２は、画像信号生成回路１６６から供給されるフレームメモリのコピーを記憶する領域を複数備えており、電気泳動表示装置の表示履歴を保存可能に構成されている。
【００４７】
データバッファ１６４は、コントローラー６３における上位装置とのインタフェース部であり、上位装置から入力される画像データＤを保持するとともに、制御回路１６１に対して画像データＤを送信する。
【００４８】
フレームメモリ１６５は、表示部５の画素４０の配列に対応するメモリ空間を有する読み書き自在のメモリである。画像信号生成回路１６６は、制御回路１６１から供給される画像データＤを、制御信号に従って表示部５の画素配列に対応させて展開することで画像信号に変換し、フレームメモリ１６５に書き込む。フレームメモリ１６５に書き込まれた画像信号は、画像信号生成回路１６６を介して駆動回路６９（データ線駆動回路６２）に送信される。
データ線駆動回路６２は、画像信号生成回路１６６を介して供給される制御信号に基づいてフレームメモリ１６５から送信される画像信号を一ライン分ずつラッチする。そして、走査線駆動回路６１による走査線６６の順次選択動作に同期して、ラッチした画像信号をデータ線６８に供給する。
【００４９】
温度センサー６は、温度に応じて抵抗値や容量値などの電気量が変化するセンサーであり、検出した温度を制御回路１６１に対して送信する。温度センサー６としては、例えばサーミスターや熱電対などを用いることができる。温度センサー６から制御回路１６１に入力される信号はアナログ検出信号であるから、このアナログ検出信号を符号化された温度情報としてのデータにＡＤ変換するＡＤコンバータを、コントローラー６３又は制御回路１６１に内蔵していることが好ましい。
【００５０】
温度センサー６は、電気泳動表示装置１００に１個又は複数個備えられ、図１及び図３に示した表示部５の温度を測定可能な位置に設けられる。
例えば、図３（ａ）に示した素子基板３０の背面に温度センサー６を取り付けることができる。また、表示部５の平面積が大きい場合などには、表示部５の中央付近と周縁部の２ヶ所以上に温度センサー６を取り付けてもよい。複数の温度センサー６を取り付ける場合に制御回路１６１で取得する温度情報としては、複数の温度センサー６で測定された複数の温度の単純平均値又は加重平均値であってもよいし、複数の温度の最高値であってもよい。
【００５１】
［駆動方法］
次に、図６から図８を参照して本実施形態の電気泳動表示装置の駆動方法について説明する。
図６は、電気泳動表示装置１００の駆動方法を示すフローチャートである。図７は、図６のフローチャートに対応するタイミングチャートである。図８は、本実施形態の駆動方法における画像データと表示部の状態遷移を示す説明図である。
【００５２】
図６には、図８に示すように、表示部５に文字「Ａ」を表示させる場合のフローが示されている。図７には、共通電極３７の電位Ｖcom、第１の制御線９１の電位Ｓ１、第２の制御線９２の電位Ｓ２、高電位電源線５０の電位Ｖｄｄが示されている。
【００５３】
図６に示すように、本実施形態に係る駆動方法は、第１のステップＳ１０１と、温度判定ステップＳＴ１５と、第２のステップＳ１０２とを含む。
図８（ｓ）には、第１のステップＳ１０１において表示部５に転送される画像データＤ１と、第２のステップＳ１０２において転送される画像データＤ２とが示されている。図８（ｂ）には、第１のステップＳ１０１及び第２のステップＳ１０２のそれぞれの実行結果に対応する表示部５の表示状態が示されている。
【００５４】
第１のステップＳ１０１は、正画像信号転送ステップＳＴ１１と、画像表示ステップＳＴ１２とを含む。正画像信号転送ステップＳＴ１１以前の表示部５では、各回路は電源オフ状態である。
まず、正画像信号転送ステップＳＴ１１に移行すると、走査線駆動回路６１やデータ線駆動回路６２、共通電源変調回路６４に電力が供給され、各回路に接続された配線が電位供給可能な状態となる。また、画素４０のラッチ回路７０にも高電位電源線５０及び低電位電源線４９を介して電力が供給され、画像信号を記憶可能な状態となる。
【００５５】
なお、本実施形態では、データ線６８におけるローレベル（Ｌ）の電位と、低電位電源線４９のローレベル電位ＶＬとがいずれもグランド電位ＧＮＤ（０Ｖ）であるとして説明する。また、図７に示す電位ＶＨは、画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）であり、電位ＶＭは、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）である。
【００５６】
電気泳動表示装置１００の各回路が電源オン状態とされたならば、次に、各々の画素４０のラッチ回路７０に画像信号が入力される。すなわち、走査線６６に選択信号であるハイレベル（Ｈ；例えば７Ｖ）のパルスが入力され、かかる走査線６６に接続された選択トランジスタ４１がオン状態とされてデータ線６８とラッチ回路７０とが接続される。これにより、データ線６８を介して供給される画像信号がラッチ回路７０のデータ入力端子Ｎ１に入力される。
【００５７】
第１のステップＳ１０１において画素４０に転送される画像信号は、図８（ａ）に示す画像データＤ１（白地の背景に黒の文字「Ａ」が記された画像）に対応する画像信号（正画像信号）である。図８において、白色の領域は画素データ「０」（ローレベルの画像信号に対応）が配置された領域であり、黒色の領域は画素データ「１」（ハイレベルの画像信号に対応）が配置された領域である。
【００５８】
図２に示す画素４０において、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にハイレベル（例えば５Ｖ）の画像信号が入力されると、データ入力端子Ｎ１の電位は画像信号入力用のハイレベル電位、データ出力端子Ｎ２の電位はローレベル電位（グランド電位）となる。その結果、この画素４０では、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２と画素電極３５とが電気的に接続される。
【００５９】
一方、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にローレベル（グランド電位）の画像信号が入力されると、データ入力端子Ｎ１はローレベル電位（グランド電位）、データ出力端子Ｎ２の電位は画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）となる。その結果、この画素４０では、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１と画素電極３５とが電気的に接続される。
【００６０】
このようにして表示部５の画素４０に画像データＤ１に基づく正画像信号が入力されたならば、正画像信号転送ステップＳＴ１１を終了し、画像表示ステップＳＴ１２に移行する。
本実施形態の画像表示ステップＳＴ１２では、図７に示すように、第１の画像表示ステップＳＴ１２Ａと、第２の画像表示ステップＳＴ１２Ｂとが順に実行される。
【００６１】
まず、第１の画像表示ステップＳＴ１２Ａに移行すると、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられる。低電位電源線４９の電位Ｖｓｓはローレベル電位（グランド電位）である。
【００６２】
そして、第１の画像表示ステップＳＴ１２Ａでは、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される。また、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にはグランド電位ＧＮＤが入力される。
【００６３】
上記の電位入力により、ラッチ回路７０にローレベルの画像信号（画素データ「０」）を保持している画素４０では、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１（ハイレベル電位ＶＨ）が入力される。これにより、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間に電気泳動素子３２に電圧が印加され、画素４０が黒表示動作する（図４（ｂ））。なお、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間には電気泳動素子３２は駆動されない。
【００６４】
一方、ラッチ回路７０にハイレベルの画像信号（画素データ「１」）を保持している画素４０では、第２のトランスミッションゲートＴＧ２を介して画素電極３５に第２の制御線９２の電位Ｓ２（グランド電位ＧＮＤ）が入力される。これにより、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間に電気泳動素子３２に電圧が印加され、画素４０が白表示動作する（図４（ａ））。なお、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間には電気泳動素子３２は駆動されない。
【００６５】
次に、第２の画像表示ステップＳＴ１２Ｂでは、図７に示すように、共通電極３７に対して第１の画像表示ステップＳＴ１２Ａとはパルス幅の異なる矩形状のパルスが入力される。第２の画像表示ステップＳＴ１２Ｂにおいて共通電極３７に入力されるパルスのパルス幅は例えば２００ｍｓであり、第１の画像表示ステップＳＴ１２Ａにおいて共通電極３７に入力される矩形波（例えばパルス幅２０ｍｓ）の周期の１０倍程度の幅を有するパルスとされる。
【００６６】
一方、第２の画像表示ステップＳＴ１２Ｂでは、共通電極３７に入力されるパルス数が、第１の画像表示ステップＳＴ１２Ａで入力されるパルス数よりも少なく設定されている。具体的には、第１の画像表示ステップＳＴ１２Ａにおけるパルス数が３０パルス（ハイレベル電位ＶＨの期間とグランド電位の期間をいずれも１パルスとしてカウント）であるのに対して、第２の画像表示ステップＳＴ１２Ｂでは４パルスである。
【００６７】
第２の画像表示ステップＳＴ１２Ｂにおける画素４０の動作は第１の画像表示ステップＳＴ１２Ａと同様であり、ラッチ回路７０にローレベルの画像信号を保持している画素４０は黒表示動作し、ハイレベルの画像信号を保持している画素４０は白表示動作する。
【００６８】
以上の第１の画像表示ステップＳＴ１２Ａ及び第２の画像表示ステップＳＴ１２Ｂを順次実行することで、図８（ｂ）に示した画像（正画像）を表示部５に表示させることができる。
【００６９】
本実施形態の駆動方法では、上記のように、画像表示ステップＳＴ１２を、幅の狭いパルスを共通電極３７に入力する第１の画像表示ステップＳＴ１２Ａと、幅の広いパルスを共通電極３７に入力する第２の画像表示ステップＳＴ１２Ｂとを順次実行することで、高品位の画像表示を可能にしている。すなわち、第１の画像表示ステップＳＴ１２Ａでは、表示部５の黒表示が進行する期間と白表示が進行する期間が短い時間（２０ｍｓ）で切り替わるため、図８（ｂ）に示す画像を表示部５に滑らかに出現させることができる。一方、第２の画像表示ステップＳＴ１２Ｂでは、黒表示又は白表示が進行する期間が長いため、電気泳動素子３２中の電気泳動粒子（黒色粒子２６、白色粒子２７）を電極の近傍に十分に移動させることができ、これによりコントラストを高め、明瞭な表示を得ることができる。
【００７０】
なお、第１の画像表示ステップＳＴ１２Ａにおいて共通電極３７に入力されるパルスのパルス幅と、第２の画像表示ステップＳＴ１２Ｂにおいて共通電極３７に入力されるパルスのパルス幅との比率は、上記に例示した１０倍に限らず、数倍〜数十倍の範囲で設定を変更することが可能である。また、共通電極３７に入力するパルス数についても、第１の画像表示ステップＳＴ１２Ａ及び第２の画像表示ステップＳＴ１２Ｂのそれぞれで任意に設定することが可能である。
【００７１】
表示部５に画像が表示されたならば、温度判定ステップＳＴ１５に移行する。温度判定ステップＳＴ１５において、制御回路１６１は、温度センサー６の出力から温度情報を取得し、現在の環境温度（表示部５の温度）として保持するとともに、この温度情報を、メモリ１６２の環境温度用の記憶領域（図示略）に記憶させる。
【００７２】
次に、制御回路１６１は、メモリ１６２に記憶されている環境温度の設定値を読み出す。メモリ１６２に保持されている環境温度の設定値は、例えば、５０℃〜６５℃程度の高温環境に分類される温度である。
その後、制御回路１６１は、測定された環境温度と、上記の設定値を比較する。そして、測定された環境温度が設定値以上である場合には、第２のステップＳ１０２に移行する。一方、測定された環境温度が設定値未満である場合には、処理を終了する（エンド）。
【００７３】
以下、第２のステップＳ１０２に移行した場合について説明する。
本実施形態の第２のステップＳ１０２では、図６に示すように、反転画像信号転送ステップＳＴ２１と、ウェイトステップＳＴ２２とが順次実行される。
【００７４】
まず、反転画像信号転送ステップＳＴ２１では、図７に示すように、共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態とされる。これにより、すべての画素４０の画素電極３５と共通電極３７とがハイインピーダンス状態となり、電気泳動素子３２には電圧が印加されない状態となる。一方、高電位電源線５０の電位Ｖｄｄは、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）とされるため、ラッチ回路７０は電源オン状態のまま保持される。
【００７５】
そして、上記のように各電極の電位が設定された後、図８（ａ）右側に示す画像データＤ２（画像データＤ１の反転画像）に基づく反転画像信号が表示部５の画素４０に転送される。画像信号の転送動作は、第１のステップＳ１０１における正画像信号転送ステップＳＴ１１と同様である。この反転画像信号転送ステップＳＴ２１により、画素４０のラッチ回路７０に保持されていた画像信号が反転される。
【００７６】
上記の反転画像信号の入力が終了したならば、ウェイトステップＳＴ２２に移行する。本実施形態の場合、ウェイトステップＳＴ２２は、図７に示すように、第１のウェイトステップＳＴ２２Ａと、第２のウェイトステップＳＴ２２Ｂとからなる。第１のウェイトステップＳＴ２２Ａは、第１のステップＳ１０１における第１の画像表示ステップＳＴ１２Ａと同じ長さの時間に設定され、第２のウェイトステップＳＴ２２Ｂは、第１のステップＳ１０１における第２の画像表示ステップＳＴ１２Ｂと同じ長さの時間に設定される。
【００７７】
第１のウェイトステップＳＴ２２Ａ及び第２のウェイトステップＳＴ２２Ｂでは、共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態とされ、高電位電源線５０の電位Ｖｄｄが、画像表示用のハイレベル電位ＶＨに設定される。共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態であることから、ウェイトステップＳＴ２２の全期間にわたって、電気泳動素子３２が駆動されることはなく、表示部５の状態は変化しない。
【００７８】
上記のような電位状態及び期間の長さに設定された第１のウェイトステップＳＴ２２Ａ及び第２のウェイトステップＳＴ２２Ｂを実行することで、ラッチ回路７０を構成するＭＯＳトランジスタのＢＴ（Bias-Temperature）ストレス劣化の進行を抑えることができる。以下、図９を参照してさらに詳細に説明する。
【００７９】
図９は、ラッチ回路におけるＢＴストレス劣化の説明図である。図９（ａ）はハイレベルの画像信号を保持した状態のラッチ回路を示す図であり、図９（ｂ）はローレベルの画像信号を保持した状態のラッチ回路を示す図である。
【００８０】
図９（ａ）に示すように、ラッチ回路７０にハイレベルの画像信号が保持されている状態では、Ｐ−ＭＯＳトランジスタ７３において、ソースがハイレベル（ハイレベル電位ＶＨ）、ゲートがローレベル（グランド電位ＧＮＤ）であり、ソース−ゲート間にＤＣバイアスが印加される（「−ＢＴ」と表示）。一方、Ｐ−ＭＯＳトランジスタ７１では、ドレインがローレベル、ゲートがハイレベルであり、ゲート−ドレイン間にＤＣバイアスが印加される（「＋ＢＴ」と表示）。同様に、Ｎ−ＭＯＳトランジスタ７２，７４においても、それぞれ「＋ＢＴ」「−ＢＴ」のＤＣバイアスが印加される。
【００８１】
これに対して、図９（ｂ）に示すラッチ回路７０にローレベルの画像信号が保持されている状態では、Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４に「＋ＢＴ」、Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２に「＋ＢＴ」のＤＣバイアスが印加され、図９（ａ）とは全く逆の状態となる。
【００８２】
ここで、ＴＦＴのＢＴストレス劣化には可逆性があり、一方向のＤＣバイアス印加により生じたＢＴストレス劣化は、逆方向のＤＣバイアス印加によって回復することが知られている。
そこで本実施形態の駆動方法では、第１のステップＳ１０１においてラッチ回路７０のＴＦＴに印加されたＤＣバイアスとは逆のＤＣバイアスを、第２のステップＳ１０２においてラッチ回路７０のＴＦＴに印加することで、第１のステップＳ１０１で生じたＢＴバイアス劣化を第２のステップＳ１０２で回復させるようにした。
【００８３】
特に本実施形態の場合、高電位電源線５０の電位Ｖｄｄを画像表示ステップＳＴ１２とウェイトステップＳＴ２２とで一致させているため、画像表示ステップＳＴ１２において任意のラッチ回路７０のＴＦＴに印加されるＤＣバイアスの大きさと、ウェイトステップＳＴ２２におけるＤＣバイアスの大きさとがほぼ同等となる。
また、第１の画像表示ステップＳＴ１２Ａの期間の長さと第１のウェイトステップＳＴ２２Ａの期間の長さとを一致させ、第２の画像表示ステップＳＴ１２Ｂの期間の長さと第２のウェイトステップＳＴ２２Ｂの期間の長さを一致させているため、画像表示ステップＳＴ１２とウェイトステップＳＴ２２とでＤＣバイアスの印加期間も同等となる。
以上から、本実施形態の駆動方法によれば、第１のステップＳ１０１において生じたＢＴストレス劣化を、第２のステップＳ１０２においてほぼ確実に回復させることができ、長期間にわたって優れた信頼性を得ることが可能である。
【００８４】
また本実施形態では、図７に示す第２のウェイトステップＳＴ２２Ｂの終了時刻ｔ以降、高電位電源線５０の電位Ｖｄｄを電気的に切断することでラッチ回路７０への通電を停止しているが、この時刻ｔにおける電源遮断の際に、電位Ｖｄｄをハイレベル電位ＶＨからグランド電位ＧＮＤに遷移させた後で、ハイインピーダンス状態に移行させている。
このような電源遮断方法とすることで、高電位電源線５０はその電荷が除去された状態に保持されるため、残留電荷によりラッチ回路７０のＴＦＴにＤＣバイアスが印加されるのを回避することができ、ＢＴストレス劣化の発生を効果的に抑制することができる。
【００８５】
また本実施形態では、第１のステップＳ１０１と第２のステップＳ１０２との間に温度判定ステップＳＴ１５を設け、高温環境においてのみ第２のステップＳ１０２が実行されるようにしている。ＴＦＴのＢＴストレス劣化は、高温環境において顕在化しやすい一方、常温ではほとんど問題にならないのが一般的である。そこで、比較的低い温度環境では第２のステップＳ１０２の実行を不要とすることで、電力消費を抑えることができる。
【００８６】
また、第２のステップＳ１０２の実行中には、異なる画像データへの表示更新ができないという制限があるが、上記のように比較的低い温度環境で第２のステップＳ１０２を実行しないようにすれば、操作性への影響を少なくすることができる。
ただし、第２のステップＳ１０２の実行中であっても、第１の制御線９１、第２の制御線９２の電位の制御によって表示画像のリフレッシュや反転、全面消去などは可能であるから、例えば、表示画像の更新に先立って行われる画像消去動作において、第２のステップＳ１０２が実行されるようにしてもよい。
【００８７】
なお、ラッチ回路７０のＴＦＴに対して、少なくとも第１のステップＳ１０１とは逆向きのＤＣバイアスを印加すれば、過度に低い印加電圧であったり、過度に短い印加時間である場合を除いて、ＢＴストレス劣化を回復させる作用を得ることが可能である。したがって、ウェイトステップＳＴ２２においてＴＦＴに印加するＤＣバイアスの電圧や期間の条件は、必ずしも画像表示ステップＳＴ１２においてＴＦＴに印加されるＤＣバイアスの条件に対応させなくてもよい。
【００８８】
例えば、上記実施形態ではウェイトステップＳＴ２２において高電位電源線５０の電位Ｖｄｄをハイレベル電位ＶＨとしているが、ハイレベル電位ＶＨよりも低い画像信号入力用のハイレベル電位ＶＭとしてもよく、ハイレベル電位ＶＨよりも高い電位（例えば３０Ｖ等）としてもよい。また、ウェイトステップＳＴ２２の期間の長さについても、画像表示ステップＳＴ１２の期間の長さに対して長くしても短くしてもよい。
【００８９】
一方、ＢＴストレス劣化を最大限に回復させるためには、第１のステップＳ１０１におけるＤＣバイアスの印加電圧Ｖ１と印加時間Ｔ１の積Ｖ１・Ｔ１と、第２のステップＳ１０２におけるＤＣバイアスの印加電圧Ｖ２と印加時間Ｔ２の積Ｖ２・Ｔ２とを、一致させることが好ましい。この場合に、Ｖ１・Ｔ１＝Ｖ２・Ｔ２なる式を満たす範囲であれば、印加電圧Ｖ２及び印加時間Ｔ２を適宜変更してもよいのはもちろんである。
【００９０】
また本実施形態では、第１のステップＳ１０１の直後に第２のステップＳ１０２を実行することとしたが、第１のステップＳ１０１と第２のステップＳ１０２の実行タイミングは、これに限定されない。例えば、第１のステップＳ１０１の直前に第２のステップＳ１０２を実行してもよい。
【００９１】
また、第１のステップＳ１０１と第２のステップＳ１０２とを連続して行わない構成としてもよい。つまり、複数回の第１のステップＳ１０１を実行した後に、各々の第１のステップＳ１０１に対応する第２のステップＳ１０２を一括して実行することもできる。本実施形態の場合、図５に示したように、画像信号生成回路１６６からメモリ１６２にフレームメモリのコピーを書き込むことができるため、例えば、第１のステップＳ１０１を１００フレームにわたって実行したときのフレームメモリ１６５の履歴を、メモリ１６２に記憶させておくことができる。
【００９２】
そして、例えば、所定時間以上画像の書き換えが発生しないときや電源オフシーケンスの実行時などの電気泳動表示装置１００がアイドル状態となるタイミングで、上記１００フレームの第１のステップＳ１０１によって生じたＢＴストレス劣化を回復させるための複数の第２のステップＳ１０２を連続実行することもできる。具体的には、メモリ１６２に保持されているフレームメモリの履歴の画像データを読み出して反転画像データを作製し、これを表示部５の画素４０に転送し、所定期間ウェイト状態を維持する動作を、上記各画像データについて順次実行する。
なお、このように複数の第１のステップＳ１０１に対応する複数の第２のステップＳ１０２を実行するに際しては、上記複数の第２のステップＳ１０２のうちの一部ずつを間欠的に実行してもよい。
【００９３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、以下の説明で参照する図面では、第１実施形態に係る電気泳動表示装置と共通の構成要素には同一の符号を付すこととし、それらの詳細な説明も省略する。
【００９４】
図１０は、第２の実施形態に係る電気泳動表示装置の駆動方法を示すフローチャートである。図１１は、図１０に対応するタイミングチャートである。
図１０に示すように、本実施形態の駆動方法は、第１のステップＳ１０１と第２のステップＳ１０２とを有する。第１のステップＳ２０１は、正画像信号転送ステップＳＴ１１と正画像駆動ステップＳＴ１３とを順次実行するステップである。第２のステップＳ２０２は、反転画像信号転送ステップＳＴ２１と、反転画像駆動ステップＳＴ２３とを順次実行するステップである。
【００９５】
まず、第１のステップＳ２０１の正画像信号転送ステップＳＴ１１では、第１実施形態と同様に、例えば図８（ａ）に示した画像データＤ１に対応する画像信号が表示部５の画素４０に転送され、各々の画素４０のラッチ回路７０に画像信号が保持される。その後、正画像駆動ステップＳＴ１３に移行する。
【００９６】
次に、正画像駆動ステップＳＴ１３に移行すると、図１１に示すように、第１実施形態における第１の画像表示ステップＳＴ１２Ａと同様に、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられる。そして、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される。また、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にはグランド電位ＧＮＤが入力される。
【００９７】
上記の電位入力により、ラッチ回路７０にローレベルの画像信号（画素データ「０」）を保持している画素４０が黒表示動作し、ラッチ回路７０にハイレベルの画像信号（画素データ「１」）を保持している画素４０が白表示動作する。これにより、図８（ｂ）に示した画像が表示部５に表示される。
なお、本実施形態の場合には、第１実施形態に係る第２の画像表示ステップＳＴ１２Ｂに相当する画像表示ステップは実行されない。
【００９８】
上記の電位入力が所定期間（図１１では共通電極３７に１８パルス入力される期間）だけ実行されたならば、第２のステップＳ２０２の反転画像信号転送ステップＳＴ２１に移行する。
反転画像信号転送ステップＳＴ２１では、第１実施形態と同様に、図８（ａ）右側に示す画像データＤ２に対応する画像信号が表示部５の画素４０に転送され、各々の画素４０のラッチ回路７０に画像信号が保持される。その後、反転画像駆動ステップＳＴ２３に移行する。
【００９９】
反転画像駆動ステップＳＴ２３に移行すると、正画像駆動ステップＳＴ１３とは異なり、第１の制御線９１にグランド電位ＧＮＤが入力され、第２の制御線９２にはハイレベル電位ＶＨが入力される。
高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられ、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される点は正画像駆動ステップＳＴ１３と同様である。
【０１００】
このように、第２のステップＳ２０２では、画素４０に反転画像信号を入力し、かつ第１の制御線９１、第２の制御線９２に入力する電位を入れ替えている。そのため、第２のステップＳ２０２では、ラッチ回路７０にローレベルの画像信号（画素データ「０」；画像データＤ２における黒色の領域）を保持している画素４０が白表示動作し、ラッチ回路７０にハイレベルの画像信号（画素データ「１」；画像データＤ２における白色の領域）を保持している画素４０が黒表示動作する。これにより、第２のステップＳ２０２においても、図８（ｂ）に示した白背景に黒色の文字が表示された画像が表示部５に表示されることになる。
【０１０１】
以上の第２実施形態に係る駆動方法では、第２のステップＳ２０２において、表示部５の画素４０に反転画像信号を入力するとともに、第１の制御線９１と第２の制御線９２の電位を入れ替えて入力することで、表示部５に第１のステップＳ２０１と同一の画像の表示動作がなされるようにした。これにより、画像データに基づく画像を表示する動作中に、ラッチ回路７０のＴＦＴに作用するＤＣバイアスを反転させることができるため、第１のステップＳ２０１においてＴＦＴに生じたＢＴストレス劣化を、第２のステップＳ２０２を実行することにより回復させることが可能である。
【０１０２】
本実施形態において、反転画像駆動ステップＳＴ２３の期間の長さは、正画像駆動ステップＳＴ１３の期間の長さと同等とすることが好ましい。これにより、ＢＴストレス劣化の回復を効率良く行うことができる。ただし、反転画像駆動ステップＳＴ２３において、高電位電源線５０の電位Ｖｄｄをハイレベル電位ＶＨ以外の電位とした場合にはこの限りではなく、ラッチ回路７０のＴＦＴに印加されるＤＣバイアスの電圧に応じて反転画像駆動ステップＳＴ２３の期間の長さを調整すればよい。
【０１０３】
なお、本実施形態においても、第１のステップＳ２０１と第２のステップＳ２０２との間に、温度判定ステップＳＴ１５を設け、環境温度に基づいて第２のステップＳ２０２の実行を切り替える駆動方法としてもよいのはもちろんである。
【０１０４】
（電子機器）
図１２は、本発明の電気泳動表示装置１００を適用した電子機器の具体例を示す斜視図である。
図１２（ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、上記実施形態の電気泳動表示装置によって構成された表示部１００４と、を備えている。
図１２（ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、上記実施形態の電気泳動表示装置によって構成された表示部１１０１を備えている。
図１２（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、上記実施形態の電気泳動表示装置によって構成された表示部１２０２を備えている。
【０１０５】
以上の電子ブック１０００、腕時計１１００及び電子ペーパー１２００は、先の実施形態に係る電気泳動表示装置を採用したことで、信頼性に優れた表示手段を備えた電子機器となる。
なお、上記電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。また本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【符号の説明】
【０１０６】
１００ 電気泳動表示装置、５ 表示部、６ 温度センサー（温度測定部）、３２ 電気泳動素子、３５ 画素電極、３７ 共通電極、４０ 画素、４１ 選択トランジスタ（画素スイッチング素子）、５０ 高電位電源線、６１ 走査線駆動回路、６２ データ線駆動回路、６３ コントローラー（制御部）、６４ 共通電源変調回路、７０ ラッチ回路、８０ スイッチ回路、９１ 第１の制御線、９２ 第２の制御線、Ｓ１０１，Ｓ２０１ 第１のステップ、Ｓ１０２，Ｓ２０２ 第２のステップ、ＳＴ１１ 正画像信号転送ステップ、ＳＴ１２ 画像表示ステップ、ＳＴ１２Ａ 第１の画像表示ステップ、ＳＴ１２Ｂ 第２の画像表示ステップ、ＳＴ１３ 正画像駆動ステップ、ＳＴ１５ 温度判定ステップ、ＳＴ２１ 反転画像信号転送ステップ、ＳＴ２２ ウェイトステップ、ＳＴ２２Ａ 第１のウェイトステップ、ＳＴ２２Ｂ 第２のウェイトステップ、ＳＴ２３ 反転画像駆動ステップ
【技術分野】
【０００１】
本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとラッチ回路（ＳＲＡＭ；Static Random Access Memory）とを備えたものが知られている（特許文献１参照）。特許文献１記載の表示装置は、マイクロカプセルが配列された電気泳動素子を備えた第２基板に対して、電気泳動素子を挟持するように画素電極が形成された第１基板を接着した構成を採用していた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−８４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＴＦＴ（薄膜トランジスタ）には、ＤＣバイアスの印加により閾値シフトやオン電流の低下、オフ電流の上昇などの劣化を生じる問題があり、これらの閾値シフト等が温度により加速されることも知られている（ＢＴ（Bias-Temperature）ストレス劣化）。電気泳動表示装置の画素に設けられたラッチ回路において、回路を構成するＴＦＴの閾値シフト等が過度に進行した場合には、ラッチ回路への画像信号の書き込みに失敗し、表示に不具合を生じる可能性がある。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、画素内のラッチ回路の劣化を防止し、優れた信頼性を得ることができる電気泳動表示装置の駆動方法、及び電気泳動表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有する電気泳動表示装置の駆動方法であって、前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は前記第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１のステップと、前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２のステップと、を有することを特徴とする。
【０００７】
この駆動方法によれば、第１のステップにおいてラッチ回路を構成するトランジスタに印加されるＤＣバイアスにより生じるＢＴストレス劣化を、第２のステップにおいて上記ＤＣバイアスとは逆の極性のＤＣバイアスを印加することで回復させることができる。これにより、ラッチ回路の劣化を防止することができ、優れた信頼性を得ることができる。
【０００８】
前記第１のステップにおいて前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２のステップにおいて前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さである方法としてもよい。
この駆動方法によれば、第１のステップにおけるＤＣバイアス印加期間と、第２のステップにおけるＤＣバイアス期間とを同等の長さとすることができるので、ＢＴストレス劣化を短時間でより確実に効率良く回復させることができる。
【０００９】
前記第２のステップにおいて、前記電気泳動素子を駆動しない方法としてもよい。
この駆動方法によれば、表示部の状態を維持したままで第２のステップを実行し、ＢＴストレス劣化を回復させることができる。
【００１０】
前記第２のステップにおいて、前記第１の制御線に入力される電位が前記第１のステップで前記第２の制御線に入力される電位である一方、前記第２の制御線に入力される電位が前記第１のステップで前記第１の制御線に入力される電位である方法としてもよい。
この駆動方法によれば、第１のステップと第２のステップとで表示部に表示させる画像を一致させることができるため、第２のステップを画像表示動作中に実行することができる。
【００１１】
前記電気泳動表示装置が、前記表示部の温度を測定する温度測定部を備えており、前記温度測定部により計測された温度に基づいて、前記第２のステップの実行又はスキップを選択する方法としてもよい。
この駆動方法によれば、表示部の温度に基づいて第２のステップの実行、非実行を選択するので、ＢＴストレス劣化が生じない比較的低温の環境では第２のステップが実行されないようにすることができる。これにより、第２のステップの実行に伴う操作性の低下などを回避することができる一方、ＢＴストレス劣化が生じやすい高温環境では確実にＢＴストレス劣化を回復させることが可能となる。
【００１２】
前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断する方法としてもよい。
この駆動方法によれば、ラッチ回路の電源を遮断する前に、ラッチ回路のトランジスタから電荷を除去し、ＤＣバイアスが印加されない状態にすることができる。これにより、残留電荷によるＤＣバイアスによってＢＴストレス劣化が生じるのを防止することができる。
【００１３】
本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有し、前記表示部を制御する制御部を備えた電気泳動表示装置であって、前記制御部は、前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１の動作と、前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２の動作と、を実行することを特徴とする。
【００１４】
この構成によれば、第１の動作においてラッチ回路を構成するトランジスタに印加されるＤＣバイアスにより生じるＢＴストレス劣化を、第２の動作において上記ＤＣバイアスとは逆の極性のＤＣバイアスを印加することで回復させることができる。これにより、ラッチ回路の劣化を防止することができ、優れた信頼性を得ることができる。
【００１５】
前記第１の動作において前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２の動作において前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さである構成としてもよい。
この構成によれば、第１の動作におけるＤＣバイアス印加期間と、第２の動作におけるＤＣバイアス期間とを同等の長さとすることができるので、ＢＴストレス劣化を短時間でより確実に効率良く回復させることができる電気泳動表示装置となる。
【００１６】
前記制御部は、前記第２の動作において前記電気泳動素子を駆動しないこととしてもよい。
この構成によれば、表示部の状態を維持したままで第２の動作を実行し、ＢＴストレス劣化を回復させることができる電気泳動表示層となる。
【００１７】
前記制御部は、前記第１の動作において前記第１の制御線に第１の電位、前記第２の制御線に第２の電位を入力し、前記第２の動作において前記第１の制御線に前記第２の電位、前記第２の制御線に前記第１の電位を入力することとしてもよい。
この構成によれば、第１の動作と第２の動作とで表示部に表示させる画像を一致させることができるため、画像表示動作中に第２の動作を実行することができる。
【００１８】
前記表示部の温度を測定する温度測定部を備えており、前記制御部は、前記温度測定部により計測された温度に基づいて、前記第２の動作の実行又はスキップを選択することとしてもよい。
この構成によれば、表示部の温度に基づいて第２の動作の実行、非実行を選択するので、ＢＴストレス劣化が生じない比較的低温の環境では第２の動作が実行されないようにすることができる。これにより、第２の動作の実行に伴う操作性の低下などを回避することができる一方、ＢＴストレス劣化が生じやすい高温環境では確実にＢＴストレス劣化を回復させることが可能となる。
【００１９】
前記制御部は、前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することとしてもよい。
この構成によれば、ラッチ回路の電源を遮断する前に、ラッチ回路のトランジスタから電荷を除去し、ＤＣバイアスが印加されない状態にすることができる。これにより、残留電荷によるＤＣバイアスによってＢＴストレス劣化が生じるのを防止することができる。
【００２０】
本発明の電子機器は、上記の電気泳動表示装置を備えたことを特徴とする。
この構成によれば、信頼性に優れた表示手段を具備した電子機器を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】第１実施形態に係る電気泳動表示装置の概略構成図。
【図２】画素の回路構成図。
【図３】電気泳動表示装置及びマイクロカプセルの断面図。
【図４】電気泳動素子の動作説明図。
【図５】コントローラー（制御部）の詳細を示すブロック図。
【図６】第１実施形態の駆動方法を示すフローチャート。
【図７】図６に対応するタイミングチャート。
【図８】画像データと表示部の状態遷移を示す説明図。
【図９】ラッチ回路におけるＢＴストレス劣化の説明図。
【図１０】第２の実施形態の駆動方法を示すフローチャート。
【図１１】図１０に対応するタイミングチャート。
【図１２】電子機器の具体例を示す斜視図。
【発明を実施するための形態】
【００２２】
以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
【００２３】
（第１の実施形態）
図１は、第１実施形態に係る電気泳動表示装置の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラー（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
【００２４】
表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。
【００２５】
走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた選択トランジスタ４１（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。
【００２６】
データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する１ビットの画素データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画素データ「０」を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画素データ「１」を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給するものとする。
【００２７】
表示部５にはまた、共通電源変調回路６４から延びる低電位電源線４９、高電位電源線５０、及び共通電極配線５５が設けられており、それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラー６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス（Ｈｉ−Ｚ）化）を行う。
【００２８】
図２は、画素４０の回路構成図である。
画素４０には、ＴＦＴ（Thin Film Transistor）からなる選択トランジスタ４１（画素スイッチング素子）と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、共通電極３７とが設けられている。画素４０には、走査線６６と、データ線６８と、低電位電源線４９と、高電位電源線５０と、第１の制御線９１と、第２の制御線９２と、が接続されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。
【００２９】
選択トランジスタ４１は、Ｎ−ＭＯＳトランジスタ（Negative Metal Oxide Semiconductor Transistor）からなる画素スイッチング素子である。選択トランジスタ４１のゲートは走査線６６に接続され、ソースはデータ線６８に接続され、ドレインはラッチ回路７０のデータ入力端子Ｎ１に接続されている。
【００３０】
ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆはいずれもＣ−ＭＯＳインバータである。転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０と、低電位電源端子ＰＬを介して接続された低電位電源線４９とから電源電圧が供給される。
【００３１】
転送インバータ７０ｔは、それぞれのドレインをデータ出力端子Ｎ２に接続されたＰ−ＭＯＳトランジスタ７１（Positive Metal Oxide Semiconductor Transistor）とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソースは高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソースは低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。
【００３２】
帰還インバータ７０ｆは、それぞれのドレインをデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。
【００３３】
スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソースは第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレインは画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８１のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続され、Ｎ−ＭＯＳトランジスタ８２のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。
【００３４】
第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソースは第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレインは、画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８３のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｎ−ＭＯＳトランジスタ８４のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続されている。また、画素電極３５と共通電極３７との間に電気泳動素子３２が挟持されている。
【００３５】
以上の構成を備えた画素４０において、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶され、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１を介して供給される電位Ｓ１が画素電極３５に入力される。
一方、ラッチ回路７０にハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶され、データ出力端子Ｎ２からローレベル（Ｌ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２を介して供給される電位Ｓ２が画素電極３５に入力される。
そして、画素電極３５に入力された電位Ｓ１、Ｓ２と、共通電極配線５５（図１）を介して共通電極３７に入力された電位Ｖcomとの電位差に基づいて電気泳動素子３２が駆動されることで、画素４０が入力された画像信号に応じた階調で表示される。
【００３６】
次に、図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。
電気泳動表示装置１００は、素子基板（第１基板）３０と対向基板（第２基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００３７】
表示部５において、素子基板３０の電気泳動素子３２側には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０などが形成された回路層３４が設けられており、回路層３４上に複数の画素電極３５が配列形成されている。
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ（アルミニウム）、ＩＴＯ（インジウム・スズ酸化物）などにより形成された電気泳動素子３２に電圧を印加する電極である。
【００３８】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
そして、電気泳動素子３２と画素電極３５とが、接着剤層３３を介して接着されることで、素子基板３０と対向基板３１とが接合されている。
【００３９】
なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。
【００４０】
図３（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００４１】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００４２】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００４３】
図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素４０を白表示する場合、図４（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図４（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図４（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。
【００４４】
図５は、電気泳動表示装置１００に備えられたコントローラー６３の詳細を示すブロック図である。
コントローラー６３は、ＣＰＵ（Central Processing Unit）としての制御回路１６１と、メモリ１６２（記憶部）と、データバッファ１６４と、フレームメモリ１６５と、画像信号生成回路１６６と、を備えている。コントローラー６３は、表示部５に接続された温度センサー６（温度測定部）と、駆動回路６９（走査線駆動回路６１、データ線駆動回路６２、共通電源変調回路６４）と、に接続されている。
【００４５】
制御回路１６１は、クロック信号ＣＬＫ、水平同期信号Ｈsync、垂直同期信号Ｖsync等の制御信号（タイミングパルス）を生成し、制御回路１６１の周辺に配置された各回路にこれらの制御信号を供給する。制御回路１６１は、メモリ１６２、データバッファ１６４、画像信号生成回路１６６、及び温度センサー６に接続されている。
【００４６】
メモリ１６２は、制御回路１６１から読み書き可能であり、かつ画像信号生成回路１６６から少なくとも書き込み可能に構成された記憶部である。メモリ１６２は、制御回路１６１において実行されるプログラムや、各回路の動作制御に必要な設定値（モード設定値やボリューム値）等を記憶しており、例えば、動作モードごとの駆動シーケンスの設定値をＬＵＴ（Look Up Table）として記憶している。また本実施形態の場合、メモリ１６２は、画像信号生成回路１６６から供給されるフレームメモリのコピーを記憶する領域を複数備えており、電気泳動表示装置の表示履歴を保存可能に構成されている。
【００４７】
データバッファ１６４は、コントローラー６３における上位装置とのインタフェース部であり、上位装置から入力される画像データＤを保持するとともに、制御回路１６１に対して画像データＤを送信する。
【００４８】
フレームメモリ１６５は、表示部５の画素４０の配列に対応するメモリ空間を有する読み書き自在のメモリである。画像信号生成回路１６６は、制御回路１６１から供給される画像データＤを、制御信号に従って表示部５の画素配列に対応させて展開することで画像信号に変換し、フレームメモリ１６５に書き込む。フレームメモリ１６５に書き込まれた画像信号は、画像信号生成回路１６６を介して駆動回路６９（データ線駆動回路６２）に送信される。
データ線駆動回路６２は、画像信号生成回路１６６を介して供給される制御信号に基づいてフレームメモリ１６５から送信される画像信号を一ライン分ずつラッチする。そして、走査線駆動回路６１による走査線６６の順次選択動作に同期して、ラッチした画像信号をデータ線６８に供給する。
【００４９】
温度センサー６は、温度に応じて抵抗値や容量値などの電気量が変化するセンサーであり、検出した温度を制御回路１６１に対して送信する。温度センサー６としては、例えばサーミスターや熱電対などを用いることができる。温度センサー６から制御回路１６１に入力される信号はアナログ検出信号であるから、このアナログ検出信号を符号化された温度情報としてのデータにＡＤ変換するＡＤコンバータを、コントローラー６３又は制御回路１６１に内蔵していることが好ましい。
【００５０】
温度センサー６は、電気泳動表示装置１００に１個又は複数個備えられ、図１及び図３に示した表示部５の温度を測定可能な位置に設けられる。
例えば、図３（ａ）に示した素子基板３０の背面に温度センサー６を取り付けることができる。また、表示部５の平面積が大きい場合などには、表示部５の中央付近と周縁部の２ヶ所以上に温度センサー６を取り付けてもよい。複数の温度センサー６を取り付ける場合に制御回路１６１で取得する温度情報としては、複数の温度センサー６で測定された複数の温度の単純平均値又は加重平均値であってもよいし、複数の温度の最高値であってもよい。
【００５１】
［駆動方法］
次に、図６から図８を参照して本実施形態の電気泳動表示装置の駆動方法について説明する。
図６は、電気泳動表示装置１００の駆動方法を示すフローチャートである。図７は、図６のフローチャートに対応するタイミングチャートである。図８は、本実施形態の駆動方法における画像データと表示部の状態遷移を示す説明図である。
【００５２】
図６には、図８に示すように、表示部５に文字「Ａ」を表示させる場合のフローが示されている。図７には、共通電極３７の電位Ｖcom、第１の制御線９１の電位Ｓ１、第２の制御線９２の電位Ｓ２、高電位電源線５０の電位Ｖｄｄが示されている。
【００５３】
図６に示すように、本実施形態に係る駆動方法は、第１のステップＳ１０１と、温度判定ステップＳＴ１５と、第２のステップＳ１０２とを含む。
図８（ｓ）には、第１のステップＳ１０１において表示部５に転送される画像データＤ１と、第２のステップＳ１０２において転送される画像データＤ２とが示されている。図８（ｂ）には、第１のステップＳ１０１及び第２のステップＳ１０２のそれぞれの実行結果に対応する表示部５の表示状態が示されている。
【００５４】
第１のステップＳ１０１は、正画像信号転送ステップＳＴ１１と、画像表示ステップＳＴ１２とを含む。正画像信号転送ステップＳＴ１１以前の表示部５では、各回路は電源オフ状態である。
まず、正画像信号転送ステップＳＴ１１に移行すると、走査線駆動回路６１やデータ線駆動回路６２、共通電源変調回路６４に電力が供給され、各回路に接続された配線が電位供給可能な状態となる。また、画素４０のラッチ回路７０にも高電位電源線５０及び低電位電源線４９を介して電力が供給され、画像信号を記憶可能な状態となる。
【００５５】
なお、本実施形態では、データ線６８におけるローレベル（Ｌ）の電位と、低電位電源線４９のローレベル電位ＶＬとがいずれもグランド電位ＧＮＤ（０Ｖ）であるとして説明する。また、図７に示す電位ＶＨは、画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）であり、電位ＶＭは、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）である。
【００５６】
電気泳動表示装置１００の各回路が電源オン状態とされたならば、次に、各々の画素４０のラッチ回路７０に画像信号が入力される。すなわち、走査線６６に選択信号であるハイレベル（Ｈ；例えば７Ｖ）のパルスが入力され、かかる走査線６６に接続された選択トランジスタ４１がオン状態とされてデータ線６８とラッチ回路７０とが接続される。これにより、データ線６８を介して供給される画像信号がラッチ回路７０のデータ入力端子Ｎ１に入力される。
【００５７】
第１のステップＳ１０１において画素４０に転送される画像信号は、図８（ａ）に示す画像データＤ１（白地の背景に黒の文字「Ａ」が記された画像）に対応する画像信号（正画像信号）である。図８において、白色の領域は画素データ「０」（ローレベルの画像信号に対応）が配置された領域であり、黒色の領域は画素データ「１」（ハイレベルの画像信号に対応）が配置された領域である。
【００５８】
図２に示す画素４０において、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にハイレベル（例えば５Ｖ）の画像信号が入力されると、データ入力端子Ｎ１の電位は画像信号入力用のハイレベル電位、データ出力端子Ｎ２の電位はローレベル電位（グランド電位）となる。その結果、この画素４０では、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２と画素電極３５とが電気的に接続される。
【００５９】
一方、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にローレベル（グランド電位）の画像信号が入力されると、データ入力端子Ｎ１はローレベル電位（グランド電位）、データ出力端子Ｎ２の電位は画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）となる。その結果、この画素４０では、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１と画素電極３５とが電気的に接続される。
【００６０】
このようにして表示部５の画素４０に画像データＤ１に基づく正画像信号が入力されたならば、正画像信号転送ステップＳＴ１１を終了し、画像表示ステップＳＴ１２に移行する。
本実施形態の画像表示ステップＳＴ１２では、図７に示すように、第１の画像表示ステップＳＴ１２Ａと、第２の画像表示ステップＳＴ１２Ｂとが順に実行される。
【００６１】
まず、第１の画像表示ステップＳＴ１２Ａに移行すると、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられる。低電位電源線４９の電位Ｖｓｓはローレベル電位（グランド電位）である。
【００６２】
そして、第１の画像表示ステップＳＴ１２Ａでは、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される。また、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にはグランド電位ＧＮＤが入力される。
【００６３】
上記の電位入力により、ラッチ回路７０にローレベルの画像信号（画素データ「０」）を保持している画素４０では、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１（ハイレベル電位ＶＨ）が入力される。これにより、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間に電気泳動素子３２に電圧が印加され、画素４０が黒表示動作する（図４（ｂ））。なお、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間には電気泳動素子３２は駆動されない。
【００６４】
一方、ラッチ回路７０にハイレベルの画像信号（画素データ「１」）を保持している画素４０では、第２のトランスミッションゲートＴＧ２を介して画素電極３５に第２の制御線９２の電位Ｓ２（グランド電位ＧＮＤ）が入力される。これにより、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間に電気泳動素子３２に電圧が印加され、画素４０が白表示動作する（図４（ａ））。なお、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間には電気泳動素子３２は駆動されない。
【００６５】
次に、第２の画像表示ステップＳＴ１２Ｂでは、図７に示すように、共通電極３７に対して第１の画像表示ステップＳＴ１２Ａとはパルス幅の異なる矩形状のパルスが入力される。第２の画像表示ステップＳＴ１２Ｂにおいて共通電極３７に入力されるパルスのパルス幅は例えば２００ｍｓであり、第１の画像表示ステップＳＴ１２Ａにおいて共通電極３７に入力される矩形波（例えばパルス幅２０ｍｓ）の周期の１０倍程度の幅を有するパルスとされる。
【００６６】
一方、第２の画像表示ステップＳＴ１２Ｂでは、共通電極３７に入力されるパルス数が、第１の画像表示ステップＳＴ１２Ａで入力されるパルス数よりも少なく設定されている。具体的には、第１の画像表示ステップＳＴ１２Ａにおけるパルス数が３０パルス（ハイレベル電位ＶＨの期間とグランド電位の期間をいずれも１パルスとしてカウント）であるのに対して、第２の画像表示ステップＳＴ１２Ｂでは４パルスである。
【００６７】
第２の画像表示ステップＳＴ１２Ｂにおける画素４０の動作は第１の画像表示ステップＳＴ１２Ａと同様であり、ラッチ回路７０にローレベルの画像信号を保持している画素４０は黒表示動作し、ハイレベルの画像信号を保持している画素４０は白表示動作する。
【００６８】
以上の第１の画像表示ステップＳＴ１２Ａ及び第２の画像表示ステップＳＴ１２Ｂを順次実行することで、図８（ｂ）に示した画像（正画像）を表示部５に表示させることができる。
【００６９】
本実施形態の駆動方法では、上記のように、画像表示ステップＳＴ１２を、幅の狭いパルスを共通電極３７に入力する第１の画像表示ステップＳＴ１２Ａと、幅の広いパルスを共通電極３７に入力する第２の画像表示ステップＳＴ１２Ｂとを順次実行することで、高品位の画像表示を可能にしている。すなわち、第１の画像表示ステップＳＴ１２Ａでは、表示部５の黒表示が進行する期間と白表示が進行する期間が短い時間（２０ｍｓ）で切り替わるため、図８（ｂ）に示す画像を表示部５に滑らかに出現させることができる。一方、第２の画像表示ステップＳＴ１２Ｂでは、黒表示又は白表示が進行する期間が長いため、電気泳動素子３２中の電気泳動粒子（黒色粒子２６、白色粒子２７）を電極の近傍に十分に移動させることができ、これによりコントラストを高め、明瞭な表示を得ることができる。
【００７０】
なお、第１の画像表示ステップＳＴ１２Ａにおいて共通電極３７に入力されるパルスのパルス幅と、第２の画像表示ステップＳＴ１２Ｂにおいて共通電極３７に入力されるパルスのパルス幅との比率は、上記に例示した１０倍に限らず、数倍〜数十倍の範囲で設定を変更することが可能である。また、共通電極３７に入力するパルス数についても、第１の画像表示ステップＳＴ１２Ａ及び第２の画像表示ステップＳＴ１２Ｂのそれぞれで任意に設定することが可能である。
【００７１】
表示部５に画像が表示されたならば、温度判定ステップＳＴ１５に移行する。温度判定ステップＳＴ１５において、制御回路１６１は、温度センサー６の出力から温度情報を取得し、現在の環境温度（表示部５の温度）として保持するとともに、この温度情報を、メモリ１６２の環境温度用の記憶領域（図示略）に記憶させる。
【００７２】
次に、制御回路１６１は、メモリ１６２に記憶されている環境温度の設定値を読み出す。メモリ１６２に保持されている環境温度の設定値は、例えば、５０℃〜６５℃程度の高温環境に分類される温度である。
その後、制御回路１６１は、測定された環境温度と、上記の設定値を比較する。そして、測定された環境温度が設定値以上である場合には、第２のステップＳ１０２に移行する。一方、測定された環境温度が設定値未満である場合には、処理を終了する（エンド）。
【００７３】
以下、第２のステップＳ１０２に移行した場合について説明する。
本実施形態の第２のステップＳ１０２では、図６に示すように、反転画像信号転送ステップＳＴ２１と、ウェイトステップＳＴ２２とが順次実行される。
【００７４】
まず、反転画像信号転送ステップＳＴ２１では、図７に示すように、共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態とされる。これにより、すべての画素４０の画素電極３５と共通電極３７とがハイインピーダンス状態となり、電気泳動素子３２には電圧が印加されない状態となる。一方、高電位電源線５０の電位Ｖｄｄは、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）とされるため、ラッチ回路７０は電源オン状態のまま保持される。
【００７５】
そして、上記のように各電極の電位が設定された後、図８（ａ）右側に示す画像データＤ２（画像データＤ１の反転画像）に基づく反転画像信号が表示部５の画素４０に転送される。画像信号の転送動作は、第１のステップＳ１０１における正画像信号転送ステップＳＴ１１と同様である。この反転画像信号転送ステップＳＴ２１により、画素４０のラッチ回路７０に保持されていた画像信号が反転される。
【００７６】
上記の反転画像信号の入力が終了したならば、ウェイトステップＳＴ２２に移行する。本実施形態の場合、ウェイトステップＳＴ２２は、図７に示すように、第１のウェイトステップＳＴ２２Ａと、第２のウェイトステップＳＴ２２Ｂとからなる。第１のウェイトステップＳＴ２２Ａは、第１のステップＳ１０１における第１の画像表示ステップＳＴ１２Ａと同じ長さの時間に設定され、第２のウェイトステップＳＴ２２Ｂは、第１のステップＳ１０１における第２の画像表示ステップＳＴ１２Ｂと同じ長さの時間に設定される。
【００７７】
第１のウェイトステップＳＴ２２Ａ及び第２のウェイトステップＳＴ２２Ｂでは、共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態とされ、高電位電源線５０の電位Ｖｄｄが、画像表示用のハイレベル電位ＶＨに設定される。共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態であることから、ウェイトステップＳＴ２２の全期間にわたって、電気泳動素子３２が駆動されることはなく、表示部５の状態は変化しない。
【００７８】
上記のような電位状態及び期間の長さに設定された第１のウェイトステップＳＴ２２Ａ及び第２のウェイトステップＳＴ２２Ｂを実行することで、ラッチ回路７０を構成するＭＯＳトランジスタのＢＴ（Bias-Temperature）ストレス劣化の進行を抑えることができる。以下、図９を参照してさらに詳細に説明する。
【００７９】
図９は、ラッチ回路におけるＢＴストレス劣化の説明図である。図９（ａ）はハイレベルの画像信号を保持した状態のラッチ回路を示す図であり、図９（ｂ）はローレベルの画像信号を保持した状態のラッチ回路を示す図である。
【００８０】
図９（ａ）に示すように、ラッチ回路７０にハイレベルの画像信号が保持されている状態では、Ｐ−ＭＯＳトランジスタ７３において、ソースがハイレベル（ハイレベル電位ＶＨ）、ゲートがローレベル（グランド電位ＧＮＤ）であり、ソース−ゲート間にＤＣバイアスが印加される（「−ＢＴ」と表示）。一方、Ｐ−ＭＯＳトランジスタ７１では、ドレインがローレベル、ゲートがハイレベルであり、ゲート−ドレイン間にＤＣバイアスが印加される（「＋ＢＴ」と表示）。同様に、Ｎ−ＭＯＳトランジスタ７２，７４においても、それぞれ「＋ＢＴ」「−ＢＴ」のＤＣバイアスが印加される。
【００８１】
これに対して、図９（ｂ）に示すラッチ回路７０にローレベルの画像信号が保持されている状態では、Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４に「＋ＢＴ」、Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２に「＋ＢＴ」のＤＣバイアスが印加され、図９（ａ）とは全く逆の状態となる。
【００８２】
ここで、ＴＦＴのＢＴストレス劣化には可逆性があり、一方向のＤＣバイアス印加により生じたＢＴストレス劣化は、逆方向のＤＣバイアス印加によって回復することが知られている。
そこで本実施形態の駆動方法では、第１のステップＳ１０１においてラッチ回路７０のＴＦＴに印加されたＤＣバイアスとは逆のＤＣバイアスを、第２のステップＳ１０２においてラッチ回路７０のＴＦＴに印加することで、第１のステップＳ１０１で生じたＢＴバイアス劣化を第２のステップＳ１０２で回復させるようにした。
【００８３】
特に本実施形態の場合、高電位電源線５０の電位Ｖｄｄを画像表示ステップＳＴ１２とウェイトステップＳＴ２２とで一致させているため、画像表示ステップＳＴ１２において任意のラッチ回路７０のＴＦＴに印加されるＤＣバイアスの大きさと、ウェイトステップＳＴ２２におけるＤＣバイアスの大きさとがほぼ同等となる。
また、第１の画像表示ステップＳＴ１２Ａの期間の長さと第１のウェイトステップＳＴ２２Ａの期間の長さとを一致させ、第２の画像表示ステップＳＴ１２Ｂの期間の長さと第２のウェイトステップＳＴ２２Ｂの期間の長さを一致させているため、画像表示ステップＳＴ１２とウェイトステップＳＴ２２とでＤＣバイアスの印加期間も同等となる。
以上から、本実施形態の駆動方法によれば、第１のステップＳ１０１において生じたＢＴストレス劣化を、第２のステップＳ１０２においてほぼ確実に回復させることができ、長期間にわたって優れた信頼性を得ることが可能である。
【００８４】
また本実施形態では、図７に示す第２のウェイトステップＳＴ２２Ｂの終了時刻ｔ以降、高電位電源線５０の電位Ｖｄｄを電気的に切断することでラッチ回路７０への通電を停止しているが、この時刻ｔにおける電源遮断の際に、電位Ｖｄｄをハイレベル電位ＶＨからグランド電位ＧＮＤに遷移させた後で、ハイインピーダンス状態に移行させている。
このような電源遮断方法とすることで、高電位電源線５０はその電荷が除去された状態に保持されるため、残留電荷によりラッチ回路７０のＴＦＴにＤＣバイアスが印加されるのを回避することができ、ＢＴストレス劣化の発生を効果的に抑制することができる。
【００８５】
また本実施形態では、第１のステップＳ１０１と第２のステップＳ１０２との間に温度判定ステップＳＴ１５を設け、高温環境においてのみ第２のステップＳ１０２が実行されるようにしている。ＴＦＴのＢＴストレス劣化は、高温環境において顕在化しやすい一方、常温ではほとんど問題にならないのが一般的である。そこで、比較的低い温度環境では第２のステップＳ１０２の実行を不要とすることで、電力消費を抑えることができる。
【００８６】
また、第２のステップＳ１０２の実行中には、異なる画像データへの表示更新ができないという制限があるが、上記のように比較的低い温度環境で第２のステップＳ１０２を実行しないようにすれば、操作性への影響を少なくすることができる。
ただし、第２のステップＳ１０２の実行中であっても、第１の制御線９１、第２の制御線９２の電位の制御によって表示画像のリフレッシュや反転、全面消去などは可能であるから、例えば、表示画像の更新に先立って行われる画像消去動作において、第２のステップＳ１０２が実行されるようにしてもよい。
【００８７】
なお、ラッチ回路７０のＴＦＴに対して、少なくとも第１のステップＳ１０１とは逆向きのＤＣバイアスを印加すれば、過度に低い印加電圧であったり、過度に短い印加時間である場合を除いて、ＢＴストレス劣化を回復させる作用を得ることが可能である。したがって、ウェイトステップＳＴ２２においてＴＦＴに印加するＤＣバイアスの電圧や期間の条件は、必ずしも画像表示ステップＳＴ１２においてＴＦＴに印加されるＤＣバイアスの条件に対応させなくてもよい。
【００８８】
例えば、上記実施形態ではウェイトステップＳＴ２２において高電位電源線５０の電位Ｖｄｄをハイレベル電位ＶＨとしているが、ハイレベル電位ＶＨよりも低い画像信号入力用のハイレベル電位ＶＭとしてもよく、ハイレベル電位ＶＨよりも高い電位（例えば３０Ｖ等）としてもよい。また、ウェイトステップＳＴ２２の期間の長さについても、画像表示ステップＳＴ１２の期間の長さに対して長くしても短くしてもよい。
【００８９】
一方、ＢＴストレス劣化を最大限に回復させるためには、第１のステップＳ１０１におけるＤＣバイアスの印加電圧Ｖ１と印加時間Ｔ１の積Ｖ１・Ｔ１と、第２のステップＳ１０２におけるＤＣバイアスの印加電圧Ｖ２と印加時間Ｔ２の積Ｖ２・Ｔ２とを、一致させることが好ましい。この場合に、Ｖ１・Ｔ１＝Ｖ２・Ｔ２なる式を満たす範囲であれば、印加電圧Ｖ２及び印加時間Ｔ２を適宜変更してもよいのはもちろんである。
【００９０】
また本実施形態では、第１のステップＳ１０１の直後に第２のステップＳ１０２を実行することとしたが、第１のステップＳ１０１と第２のステップＳ１０２の実行タイミングは、これに限定されない。例えば、第１のステップＳ１０１の直前に第２のステップＳ１０２を実行してもよい。
【００９１】
また、第１のステップＳ１０１と第２のステップＳ１０２とを連続して行わない構成としてもよい。つまり、複数回の第１のステップＳ１０１を実行した後に、各々の第１のステップＳ１０１に対応する第２のステップＳ１０２を一括して実行することもできる。本実施形態の場合、図５に示したように、画像信号生成回路１６６からメモリ１６２にフレームメモリのコピーを書き込むことができるため、例えば、第１のステップＳ１０１を１００フレームにわたって実行したときのフレームメモリ１６５の履歴を、メモリ１６２に記憶させておくことができる。
【００９２】
そして、例えば、所定時間以上画像の書き換えが発生しないときや電源オフシーケンスの実行時などの電気泳動表示装置１００がアイドル状態となるタイミングで、上記１００フレームの第１のステップＳ１０１によって生じたＢＴストレス劣化を回復させるための複数の第２のステップＳ１０２を連続実行することもできる。具体的には、メモリ１６２に保持されているフレームメモリの履歴の画像データを読み出して反転画像データを作製し、これを表示部５の画素４０に転送し、所定期間ウェイト状態を維持する動作を、上記各画像データについて順次実行する。
なお、このように複数の第１のステップＳ１０１に対応する複数の第２のステップＳ１０２を実行するに際しては、上記複数の第２のステップＳ１０２のうちの一部ずつを間欠的に実行してもよい。
【００９３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、以下の説明で参照する図面では、第１実施形態に係る電気泳動表示装置と共通の構成要素には同一の符号を付すこととし、それらの詳細な説明も省略する。
【００９４】
図１０は、第２の実施形態に係る電気泳動表示装置の駆動方法を示すフローチャートである。図１１は、図１０に対応するタイミングチャートである。
図１０に示すように、本実施形態の駆動方法は、第１のステップＳ１０１と第２のステップＳ１０２とを有する。第１のステップＳ２０１は、正画像信号転送ステップＳＴ１１と正画像駆動ステップＳＴ１３とを順次実行するステップである。第２のステップＳ２０２は、反転画像信号転送ステップＳＴ２１と、反転画像駆動ステップＳＴ２３とを順次実行するステップである。
【００９５】
まず、第１のステップＳ２０１の正画像信号転送ステップＳＴ１１では、第１実施形態と同様に、例えば図８（ａ）に示した画像データＤ１に対応する画像信号が表示部５の画素４０に転送され、各々の画素４０のラッチ回路７０に画像信号が保持される。その後、正画像駆動ステップＳＴ１３に移行する。
【００９６】
次に、正画像駆動ステップＳＴ１３に移行すると、図１１に示すように、第１実施形態における第１の画像表示ステップＳＴ１２Ａと同様に、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられる。そして、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される。また、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にはグランド電位ＧＮＤが入力される。
【００９７】
上記の電位入力により、ラッチ回路７０にローレベルの画像信号（画素データ「０」）を保持している画素４０が黒表示動作し、ラッチ回路７０にハイレベルの画像信号（画素データ「１」）を保持している画素４０が白表示動作する。これにより、図８（ｂ）に示した画像が表示部５に表示される。
なお、本実施形態の場合には、第１実施形態に係る第２の画像表示ステップＳＴ１２Ｂに相当する画像表示ステップは実行されない。
【００９８】
上記の電位入力が所定期間（図１１では共通電極３７に１８パルス入力される期間）だけ実行されたならば、第２のステップＳ２０２の反転画像信号転送ステップＳＴ２１に移行する。
反転画像信号転送ステップＳＴ２１では、第１実施形態と同様に、図８（ａ）右側に示す画像データＤ２に対応する画像信号が表示部５の画素４０に転送され、各々の画素４０のラッチ回路７０に画像信号が保持される。その後、反転画像駆動ステップＳＴ２３に移行する。
【００９９】
反転画像駆動ステップＳＴ２３に移行すると、正画像駆動ステップＳＴ１３とは異なり、第１の制御線９１にグランド電位ＧＮＤが入力され、第２の制御線９２にはハイレベル電位ＶＨが入力される。
高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位ＶＭ（例えば５Ｖ）から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられ、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される点は正画像駆動ステップＳＴ１３と同様である。
【０１００】
このように、第２のステップＳ２０２では、画素４０に反転画像信号を入力し、かつ第１の制御線９１、第２の制御線９２に入力する電位を入れ替えている。そのため、第２のステップＳ２０２では、ラッチ回路７０にローレベルの画像信号（画素データ「０」；画像データＤ２における黒色の領域）を保持している画素４０が白表示動作し、ラッチ回路７０にハイレベルの画像信号（画素データ「１」；画像データＤ２における白色の領域）を保持している画素４０が黒表示動作する。これにより、第２のステップＳ２０２においても、図８（ｂ）に示した白背景に黒色の文字が表示された画像が表示部５に表示されることになる。
【０１０１】
以上の第２実施形態に係る駆動方法では、第２のステップＳ２０２において、表示部５の画素４０に反転画像信号を入力するとともに、第１の制御線９１と第２の制御線９２の電位を入れ替えて入力することで、表示部５に第１のステップＳ２０１と同一の画像の表示動作がなされるようにした。これにより、画像データに基づく画像を表示する動作中に、ラッチ回路７０のＴＦＴに作用するＤＣバイアスを反転させることができるため、第１のステップＳ２０１においてＴＦＴに生じたＢＴストレス劣化を、第２のステップＳ２０２を実行することにより回復させることが可能である。
【０１０２】
本実施形態において、反転画像駆動ステップＳＴ２３の期間の長さは、正画像駆動ステップＳＴ１３の期間の長さと同等とすることが好ましい。これにより、ＢＴストレス劣化の回復を効率良く行うことができる。ただし、反転画像駆動ステップＳＴ２３において、高電位電源線５０の電位Ｖｄｄをハイレベル電位ＶＨ以外の電位とした場合にはこの限りではなく、ラッチ回路７０のＴＦＴに印加されるＤＣバイアスの電圧に応じて反転画像駆動ステップＳＴ２３の期間の長さを調整すればよい。
【０１０３】
なお、本実施形態においても、第１のステップＳ２０１と第２のステップＳ２０２との間に、温度判定ステップＳＴ１５を設け、環境温度に基づいて第２のステップＳ２０２の実行を切り替える駆動方法としてもよいのはもちろんである。
【０１０４】
（電子機器）
図１２は、本発明の電気泳動表示装置１００を適用した電子機器の具体例を示す斜視図である。
図１２（ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、上記実施形態の電気泳動表示装置によって構成された表示部１００４と、を備えている。
図１２（ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、上記実施形態の電気泳動表示装置によって構成された表示部１１０１を備えている。
図１２（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、上記実施形態の電気泳動表示装置によって構成された表示部１２０２を備えている。
【０１０５】
以上の電子ブック１０００、腕時計１１００及び電子ペーパー１２００は、先の実施形態に係る電気泳動表示装置を採用したことで、信頼性に優れた表示手段を備えた電子機器となる。
なお、上記電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。また本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【符号の説明】
【０１０６】
１００ 電気泳動表示装置、５ 表示部、６ 温度センサー（温度測定部）、３２ 電気泳動素子、３５ 画素電極、３７ 共通電極、４０ 画素、４１ 選択トランジスタ（画素スイッチング素子）、５０ 高電位電源線、６１ 走査線駆動回路、６２ データ線駆動回路、６３ コントローラー（制御部）、６４ 共通電源変調回路、７０ ラッチ回路、８０ スイッチ回路、９１ 第１の制御線、９２ 第２の制御線、Ｓ１０１，Ｓ２０１ 第１のステップ、Ｓ１０２，Ｓ２０２ 第２のステップ、ＳＴ１１ 正画像信号転送ステップ、ＳＴ１２ 画像表示ステップ、ＳＴ１２Ａ 第１の画像表示ステップ、ＳＴ１２Ｂ 第２の画像表示ステップ、ＳＴ１３ 正画像駆動ステップ、ＳＴ１５ 温度判定ステップ、ＳＴ２１ 反転画像信号転送ステップ、ＳＴ２２ ウェイトステップ、ＳＴ２２Ａ 第１のウェイトステップ、ＳＴ２２Ｂ 第２のウェイトステップ、ＳＴ２３ 反転画像駆動ステップ
【特許請求の範囲】
【請求項１】
一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有する電気泳動表示装置の駆動方法であって、
前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は前記第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１のステップと、
前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２のステップと、
を有することを特徴とする電気泳動表示装置の駆動方法。
【請求項２】
前記第１のステップにおいて前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２のステップにおいて前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さであることを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
【請求項３】
前記第２のステップにおいて、前記電気泳動素子を駆動しないことを特徴とする請求項１又は２に記載の電気泳動表示装置の駆動方法。
【請求項４】
前記第２のステップにおいて、前記第１の制御線に入力される電位が前記第１のステップで前記第２の制御線に入力される電位である一方、前記第２の制御線に入力される電位が前記第１のステップで前記第１の制御線に入力される電位であることを特徴とする請求項１又は２に記載の電気泳動表示装置の駆動方法。
【請求項５】
前記電気泳動表示装置が、前記表示部の温度を測定する温度測定部を備えており、
前記温度測定部により計測された温度に基づいて、前記第２のステップの実行又はスキップを選択することを特徴とする請求項１から４のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項６】
前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することを特徴とする請求項１から５のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項７】
一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有し、前記表示部を制御する制御部を備えた電気泳動表示装置であって、
前記制御部は、
前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１の動作と、
前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２の動作と、
を実行することを特徴とする電気泳動表示装置。
【請求項８】
前記第１の動作において前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２の動作において前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さであることを特徴とする請求項７に記載の電気泳動表示装置。
【請求項９】
前記制御部は、前記第２の動作において前記電気泳動素子を駆動しないことを特徴とする請求項７又は８に記載の電気泳動表示装置。
【請求項１０】
前記制御部は、
前記第１の動作において前記第１の制御線に第１の電位、前記第２の制御線に第２の電位を入力し、
前記第２の動作において前記第１の制御線に前記第２の電位、前記第２の制御線に前記第１の電位を入力することを特徴とする請求項７又は８に記載の電気泳動表示装置。
【請求項１１】
前記表示部の温度を測定する温度測定部を備えており、
前記制御部は、前記温度測定部により計測された温度に基づいて、前記第２の動作の実行又はスキップを選択することを特徴とする請求項７から１０のいずれか１項に記載の電気泳動表示装置。
【請求項１２】
前記制御部は、前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することを特徴とする請求項７から１１のいずれか１項に記載の電気泳動表示装置。
【請求項１３】
請求項７から１２のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【請求項１】
一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有する電気泳動表示装置の駆動方法であって、
前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は前記第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１のステップと、
前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２のステップと、
を有することを特徴とする電気泳動表示装置の駆動方法。
【請求項２】
前記第１のステップにおいて前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２のステップにおいて前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さであることを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
【請求項３】
前記第２のステップにおいて、前記電気泳動素子を駆動しないことを特徴とする請求項１又は２に記載の電気泳動表示装置の駆動方法。
【請求項４】
前記第２のステップにおいて、前記第１の制御線に入力される電位が前記第１のステップで前記第２の制御線に入力される電位である一方、前記第２の制御線に入力される電位が前記第１のステップで前記第１の制御線に入力される電位であることを特徴とする請求項１又は２に記載の電気泳動表示装置の駆動方法。
【請求項５】
前記電気泳動表示装置が、前記表示部の温度を測定する温度測定部を備えており、
前記温度測定部により計測された温度に基づいて、前記第２のステップの実行又はスキップを選択することを特徴とする請求項１から４のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項６】
前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することを特徴とする請求項１から５のいずれか１項に記載の電気泳動表示装置の駆動方法。
【請求項７】
一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路と、を有し、前記表示部を制御する制御部を備えた電気泳動表示装置であって、
前記制御部は、
前記表示部の複数の前記ラッチ回路に一の画像に対応する正画像信号を保持させた状態で、前記画素電極に前記第１の制御線又は第２の制御線の電位を入力し、前記画素の前記電気泳動素子を駆動する第１の動作と、
前記一の画像の反転画像に対応する反転画像信号を複数の前記ラッチ回路に所定期間保持させる第２の動作と、
を実行することを特徴とする電気泳動表示装置。
【請求項８】
前記第１の動作において前記ラッチ回路に前記正画像信号を保持させる期間と、前記第２の動作において前記ラッチ回路に前記反転画像信号を保持させる期間とが同等の長さであることを特徴とする請求項７に記載の電気泳動表示装置。
【請求項９】
前記制御部は、前記第２の動作において前記電気泳動素子を駆動しないことを特徴とする請求項７又は８に記載の電気泳動表示装置。
【請求項１０】
前記制御部は、
前記第１の動作において前記第１の制御線に第１の電位、前記第２の制御線に第２の電位を入力し、
前記第２の動作において前記第１の制御線に前記第２の電位、前記第２の制御線に前記第１の電位を入力することを特徴とする請求項７又は８に記載の電気泳動表示装置。
【請求項１１】
前記表示部の温度を測定する温度測定部を備えており、
前記制御部は、前記温度測定部により計測された温度に基づいて、前記第２の動作の実行又はスキップを選択することを特徴とする請求項７から１０のいずれか１項に記載の電気泳動表示装置。
【請求項１２】
前記制御部は、前記ラッチ回路の電源を遮断する際に、前記ラッチ回路の電源端子に基準電位を入力した後、前記電源端子を電気的に切断することを特徴とする請求項７から１１のいずれか１項に記載の電気泳動表示装置。
【請求項１３】
請求項７から１２のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−２５７５９３（Ｐ２０１１−２５７５９３Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１０−１３１８９３（Ｐ２０１０−１３１８９３）
【出願日】平成２２年６月９日（２０１０．６．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２２年６月９日（２０１０．６．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]