電流方向検出回路及びＤＣ−ＤＣコンバータ
【課題】電流方向検出回路の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善する。
【解決手段】電流方向検出回路１０は、スイッチングトランジスタＭ２のソース端とドレイン端との間に流れる電流の電流方向を検出する。電流方向検出回路１０は、増幅器と、第１オフセット補償キャパシタと、第２オフセット補償キャパシタと、スイッチと、比較器と、を備える。増幅器は、スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、ドレイン端側の電圧を増幅して第２増幅信号を出力する。比較器は、第１増幅信号が第１オフセット補償キャパシタを介して入力される第１入力信号と第２増幅信号が第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号をゲート制御回路２０へ出力する。
【解決手段】電流方向検出回路１０は、スイッチングトランジスタＭ２のソース端とドレイン端との間に流れる電流の電流方向を検出する。電流方向検出回路１０は、増幅器と、第１オフセット補償キャパシタと、第２オフセット補償キャパシタと、スイッチと、比較器と、を備える。増幅器は、スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、ドレイン端側の電圧を増幅して第２増幅信号を出力する。比較器は、第１増幅信号が第１オフセット補償キャパシタを介して入力される第１入力信号と第２増幅信号が第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号をゲート制御回路２０へ出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電流方向検出回路及びＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
一般的なＤＣ−ＤＣコンバータは、２つのスイッチングトランジスタ（ハイサイドスイッチングトランジスタ及びロウサイドスイッチングトランジスタ）と、ゲート制御回路と、を備える。
【０００３】
ハイサイドスイッチングトランジスタには、入力端子から入力電圧が供給される。ロウサイドスイッチングトランジスタには、低位電源から電源電圧が供給される。ゲート制御回路は、２つのスイッチングトランジスタのゲートをオン又はオフさせる。インダクタには、２つのスイッチングトランジスタのゲートの状態（ゲートがオンになるオン状態及びゲートがオフになるオフ状態）に応じたインダクタ電流が流れる。これにより、入力電圧が出力電圧に変換される。
【０００４】
インダクタには、所定の条件下で、インダクタ電流と逆方向の逆流電流が流れる。この逆流電流は、降圧型ＤＣ−ＤＣコンバータの場合にはロウサイドスイッチングトランジスタ側に向かって流れ、昇圧型ＤＣ−ＤＣコンバータの場合にはハイサイドスイッチングトランジスタ側に向かって流れる。逆流電流による電力損失の低減、変換効率の低下を改善するため、逆流電流検出用に電流方向検出回路が設けられる場合がある。電流方向検出回路は、スイッチングトランジスタに流れる電流の方向を検出し、検出結果をゲート制御回路に出力する。ゲート制御回路は、逆流電流が検出されると、逆流電流が流れたスイッチングトランジスタをオフさせる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２５２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、電流方向検出回路の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することである。
【課題を解決するための手段】
【０００７】
本発明の実施形態の電流方向検出回路は、ゲート信号に基づいてスイッチングトランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。電流方向検出回路は、増幅器と、第１オフセット補償キャパシタと、第２オフセット補償キャパシタと、スイッチと、比較器と、を備える。増幅器は、スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、ドレイン端側の電圧を増幅して第２増幅信号を出力する。第１オフセット補償キャパシタは、増幅器の第１増幅信号の出力端子に接続される。第２オフセット補償キャパシタは、増幅器１１の第２増幅信号の出力端子に接続される。スイッチは、スイッチングトランジスタがオフのときのゲート信号に基づいて、増幅器及び第１オフセット補償キャパシタを含む第１ループ回路と、増幅器及び第２オフセット補償キャパシタを含む第２ループ回路を形成し、第１ループ回路及び第２ループ回路に共通の基準電圧を与えることで第１オフセット補償キャパシタ及び第２オフセット補償キャパシタに電荷をチャージさせる。また、スイッチは、スイッチングトランジスタがオンのときのゲート信号に基づいて、第１ループ回路及び第２ループ回路を解消する。比較器は、スイッチングトランジスタがオンのとき、第１増幅信号が第１オフセット補償キャパシタを介して入力される第１入力信号と第２増幅信号が第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号をゲート制御回路へ出力する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態のＤＣ−ＤＣコンバータ１の概略図。
【図２】本発明の実施形態のサンプリングモードで動作する電流方向検出回路１０の構成図。
【図３】本発明の実施形態の検出モードで動作する電流方向検出回路１０の構成図。
【図４】本発明の実施形態の電流方向検出回路１０を用いたときの信号波形図。
【図５】本発明の実施形態の電流方向検出回路１０を用いたときのオフセット電圧及び出力精度誤差のシミュレーション結果のグラフ。
【図６】本発明の実施形態の変形例のＤＣ−ＤＣコンバータ１の概略図。
【発明を実施するための形態】
【０００９】
本発明の実施形態について、図面を参照して説明する。
【００１０】
本発明の実施形態のＤＣ−ＤＣコンバータの構成について説明する。図１は、本発明の実施形態のＤＣ−ＤＣコンバータ１の概略図である。
【００１１】
ＤＣ−ＤＣコンバータ１は、外部から入力端子ＩＮに供給される入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換し、出力端子ＯＵＴから外部へ出力電圧Ｖｏｕｔを出力する降圧型ＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ１は、電流方向検出回路１０と、ゲート制御回路２０と、基準電圧生成回路２１と、誤差増幅器２２と、電流比較器２３と、発振器２４と、フリップフロップ回路２５と、第１バッファ２６ａと、第２バッファ２６ｂと、第１スイッチングトランジスタＭ１と、第２スイッチングトランジスタＭ２と、インダクタＬと、キャパシタＣと、抵抗Ｒ１〜Ｒ３と、を備える。
【００１２】
基準電圧生成回路２１には、入力電圧Ｖｉｎが供給される。基準電圧生成回路２１は、入力電圧Ｖｉｎに基づいて基準電圧Ｖｒｅｆを生成する。
【００１３】
誤差増幅器２２には、反転入力端子を介して出力電圧Ｖｏｕｔに対応する帰還信号ＦＢが供給され、非反転入力端子を介して基準電圧Ｖｒｅｆが供給される。誤差増幅器２２は、基準電圧Ｖｒｅｆと帰還信号ＦＢとの電圧差（以下、誤差電圧）を増幅する。
【００１４】
電流比較器２３には、入力端子ＩＮに接続された抵抗Ｒ１の一端（入力端子ＩＮに接続されていない端部）のセンス電流と、誤差電圧と、が供給される。電流比較器２３は、誤差電圧とセンス電流との比較をし、比較結果（すなわち、誤差電圧とセンス電流との差）に応じた２値信号Ｉｃを生成する。
【００１５】
発振器２４は、所定のクロック波形を有するセット信号ＳＥＴを生成する。
【００１６】
フリップフロップ回路２５には、リセット端子を介して２値信号Ｉｃが供給され、セット端子を介してセット信号ＳＥＴが供給される。フリップフロップ回路２５は、セット信号ＳＥＴがハイレベルのときにハイレベルのパルス幅変調信号ＰＷＭを生成する。
【００１７】
ゲート制御回路２０には、パルス幅変調信号ＰＷＭと、電流方向検出回路１０の検出結果（すなわち、逆流電流が検出されたか否か）を示す電流方向信号ＩＣＳと、が供給される。ゲート制御回路２０は、パルス幅変調信号ＰＷＭに基づいて、第１スイッチングトランジスタＭ１をオン又はオフさせる第１ゲート信号ＧＳ１と、第２スイッチングトランジスタＭ２をオン又はオフさせる第２ゲート信号ＧＳ２と、を生成する。また、ゲート制御回路２０は、電流方向検出回路１０により逆流電流が検出されると、第２スイッチングトランジスタＭ２をオフさせる第２ゲート信号ＧＳ２を生成する。すなわち、図１では、第２スイッチングトランジスタＭ２が電流方向を検出するために監視されるトランジスタ（以下、監視対象トランジスタ）である。
【００１８】
第１スイッチングトランジスタＭ１は、ハイサイドスイッチングトランジスタである。第１スイッチングトランジスタＭ１は、一端が入力端子ＩＮ（第１電源電位）に接続され、他端がインダクタＬに接続される。第１スイッチングトランジスタＭ１には、入力電圧Ｖｉｎと、第１ゲート信号ＧＳ１と、が供給される。第１スイッチングトランジスタＭ１は、第１ゲート信号ＧＳ１に応じてオン又はオフする。第１スイッチングトランジスタＭ１は、例えばｐＭＯＳ（ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。
【００１９】
第２スイッチングトランジスタＭ２は、ロウサイドスイッチングトランジスタである。第２スイッチングトランジスタＭ２は、一端が低位電源（第２電源電位）に接続され、他端がインダクタＬ及び第１スイッチングトランジスタＭ１の第２端に接続される。第２スイッチングトランジスタＭ２には、低位電源の電源電圧（例えば、接地端子のグラウンド電圧）と、第２ゲート信号ＧＳ２と、が供給される。第２スイッチングトランジスタＭ２は、第２ゲート信号ＧＳ２に応じてオン又はオフする。第２スイッチングトランジスタＭ２は、例えばｎＭＯＳ（ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。
【００２０】
インダクタＬの第１端は、第１スイッチングトランジスタＭ１の他端と、第２スイッチングトランジスタＭ２の他端と、電流方向検出回路１０と、に接続される。インダクタＬの第２端は、キャパシタＣと、出力端子ＯＵＴと、に接続される。インダクタＬには、第１スイッチングトランジスタＭ１又は第２スイッチングトランジスタＭ２の出力信号が供給され、出力信号に応じたインダクタ電流が流れる。インダクタ電流が流れると、インダクタＬの第２端の電圧（出力電圧Ｖｏｕｔ）が、出力端子ＯＵＴを介してＤＣ−ＤＣコンバータ１の外部へ出力される。
【００２１】
電流方向検出回路１０は、第２スイッチングトランジスタＭ２（すなわち、監視対象トランジスタ）の一端であるソース端及び他端であるドレイン端と、第２スイッチングトランジスタＭ２をオン又はオフさせるゲート制御回路２０と、接続される。電流方向検出回路１０には、第２スイッチングトランジスタＭ２のソース端側のソース電圧Ｖｓ及びドレイン端側のドレイン電圧Ｖｄと、第２ゲート信号ＧＳ２と、基準電圧Ｖｒｅｆと、が供給される。電流方向検出回路１０は、第２スイッチングトランジスタＭ２がオフのときにサンプリングモードで動作し、第２スイッチングトランジスタＭ２がオンのときに検出モードで動作する。電流方向検出回路１０は、検出モードにおいて、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。
【００２２】
本発明の実施形態の電流方向検出回路の構成について説明する。図２は、本発明の実施形態のサンプリングモードで動作する電流方向検出回路１０の構成図である。図３は、本発明の実施形態の検出モードで動作する電流方向検出回路１０の構成図である。
【００２３】
電流方向検出回路１０は、監視対象トランジスタに供給されるゲート信号（以下、監視対象ゲート信号）ＧＣＳに応じて、検出モードの動作とサンプリングモードの動作とが交互に繰り返される。
【００２４】
図２に示すように、電流方向検出回路１０は、監視増幅器１１と、第１オフセット補償キャパシタ１２ａと、第２オフセット補償キャパシタ１２ｂと、スイッチ１３ａ〜１３ｄと、バッファ１４と、監視比較器１５と、を備える。サンプリングモードでは、スイッチ１３ａ〜１３ｄはオンする。
【００２５】
スイッチ１３ａ〜１３ｄは、ゲート制御回路２０により生成される監視対象ゲート信号ＧＳＣに応じて電流方向検出回路１０内の信号経路を切り替える。スイッチ１３ａ及び１３ｂには、監視対象ゲート信号ＧＣＳが供給される。図１の降圧型ＤＣ−ＤＣコンバータの場合には、監視対象ゲート信号ＧＣＳは第２ゲート信号ＧＳ２である。スイッチ１３ｃ及び１３ｄには、バッファ１４を介して監視対象ゲート信号ＧＣＳが供給される。スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオフのときの監視対象ゲート信号ＧＳＣに基づいてオンし、監視対象トランジスタがオンのときの監視対象ゲート信号ＧＳＣに基づいてオフする。これにより、電流方向検出回路１０は、監視対象トランジスタがオフのときにサンプリングモードで動作し、監視対象トランジスタがオンのときに検出モードで動作する。
【００２６】
図２のサンプリングモードでは、スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオフのときの監視対象ゲート信号ＧＣＳに基づいて、第１ループ回路Ｌ１及び第２ループ回路Ｌ２を形成し、第１ループ回路Ｌ１及び第２ループ回路Ｌ２に共通の基準電圧Ｖｒｅｆを供給する。第１ループ回路Ｌ１は、監視増幅器１１と第１オフセット補償キャパシタ１２ａとを含む。第２ループ回路Ｌ２は、監視増幅器１１と第２オフセット補償キャパシタ１２ｂとを含む。
【００２７】
監視増幅器１１には、第１入力端子ＩＮ１を介して監視対象トランジスタのソース電圧Ｖｓが供給され、第２入力端子ＩＮ２を介して監視対象トランジスタのドレイン電圧Ｖｄが供給される。監視増幅器１１は、ソース電圧Ｖｓを増幅して第１増幅電圧Ｖ１を生成し、ドレイン電圧Ｖｄを増幅して第２増幅電圧Ｖ２を生成する。
【００２８】
第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂは、それぞれ、監視増幅器１１の出力端子と監視比較器１５の入力端子との間に設けられる。第１オフセット補償キャパシタ１２ａには、第１増幅電圧Ｖ１と、基準電圧Ｖｒｅｆと、が供給され、第１増幅電圧Ｖ１と基準電圧Ｖｒｅｆとの差に相当する第１電荷Ｑ１がチャージされる。第２オフセット補償キャパシタ１２ｂには、第２増幅電圧Ｖ２と、基準電圧Ｖｒｅｆと、が供給され、第２増幅電圧Ｖ２と基準電圧Ｖｒｅｆとの差に相当する第２電荷Ｑ２がチャージされる。すなわち、第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂには、それぞれ、監視比較器１５の２つの入力端子へと入力される信号経路に存在するオフセット電圧を打ち消す第１電荷Ｑ１及び第２電荷Ｑ２がチャージされる。
【００２９】
第１オフセット補償キャパシタ１２ａに第１電荷Ｑ１がチャージされ、第２オフセット補償キャパシタ１２ｂに第２電荷Ｑ２がチャージされ続けている間は（すなわち、サンプリングモードでは）、監視比較器１５は、電流方向信号ＩＣＳを出力しないように設定される。なお、サンプリングモードにおいて、ゲート制御回路２０が、監視比較器１５が出力した電流方向信号ＩＣＳを使用しないように設定されても良い。
【００３０】
図３の検出モードでは、スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオンのときの監視対象ゲート信号ＧＣＳに基づいて、第１ループ回路及び第２ループ回路を解消し、比較回路Ｃを形成する。比較回路Ｃは、監視増幅器１１と、第１オフセット補償キャパシタ１２ａと、第２オフセット補償キャパシタ１２ｂと、監視比較器１５とを含む。
【００３１】
監視増幅器１１には、第１入力端子ＩＮ１を介して第２スイッチングトランジスタの他端側の電圧であるドレイン電圧Ｖｄが供給され、第２入力端子ＩＮ２を介して第２スイッチングトランジスタの一端側の電圧であるソース電圧Ｖｓが供給される。監視増幅器１１は、ドレイン電圧Ｖｄを増幅して第１増幅電圧Ｖ１を生成し、ソース電圧Ｖｓを増幅して第２増幅電圧Ｖ２を生成する。
【００３２】
監視比較器１５は、監視対象トランジスタがオンのときに動作する。監視比較器１５には、第１オフセット補償キャパシタ１２ａを介して第１入力信号Ｖ１´が供給され、第２オフセット補償キャパシタ１２ｂを介して第２入力信号Ｖ２´が供給される。監視比較器１５は、監視比較器１５の比較用入力信号である第１入力信号Ｖ１´（すなわち、第１オフセット補償キャパシタ１２ａを介して入力される信号）及び第２入力信号Ｖ２´（すなわち、第２オフセット補償キャパシタ１２ｂを介して入力される信号）の比較をし、比較結果（すなわち、第１入力信号Ｖ１´と第２入力信号Ｖ２´との差）に応じた２値の電流方向信号ＩＣＳをゲート制御回路２０へ出力する。電流方向信号ＩＣＳは、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を示す信号である。
【００３３】
監視比較器１５の２つの入力端子には、それぞれ、所定のオフセット電圧が存在する場合がある。しかしながら、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、第１電荷Ｑ１がチャージされた第１オフセット補償キャパシタ１２ａ及び第２電荷Ｑ２がチャージされた第２オフセット補償キャパシタ１２ｂを介して入力される。従って、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、監視増幅器１１の出力である第１増幅電圧Ｖ１及び第２増幅電圧Ｖ２から、第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂで第１電荷Ｑ１及び第２電荷Ｑ２に対応する電圧が増加する。上記のとおり、第１電荷Ｑ１及び第２電荷Ｑ２は、監視比較器１５のオフセット電圧を打ち消す。これにより、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、監視電圧Ｖｂと略等しい。すなわち、監視比較器１５には、オフセット電圧が補償された比較用入力信号が供給される。監視比較器１５は、オフセット電圧が補償された第１入力信号Ｖ１´及び第２入力信号Ｖ２´の比較をし、比較結果（すなわち、第１入力信号Ｖ１´と第２入力信号Ｖ２´との差）に応じた電流方向信号ＩＣＳをゲート制御回路２０へ出力する。電流方向信号ＩＣＳは、第１入力信号Ｖ１´が第２入力信号Ｖ２´より大きいときは“１”であり、第１入力信号Ｖ１´が第２入力信号Ｖ２´以下のときは“０”である。第１入力信号Ｖ１´が第２入力信号Ｖ２´以下であることは、インダクタＬにインダクタ電流が流れたことを意味する。第１入力信号Ｖ１´が第２入力信号Ｖ２´より大きいことは、インダクタＬに逆流電流が流れたことを意味する。すなわち、監視比較器１５は、インダクタＬにインダクタ電流が流れたときは“０”を出力し、インダクタＬに逆流電流が流れたときは“１”を出力する。
【００３４】
電流方向信号ＩＣＳが“０”のときは、ゲート制御回路２０は、パルス幅変調信号ＰＷＭに基づいて第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２を生成することにより、第１スイッチングトランジスタＭ１及び第２スイッチングトランジスタＭ２を交互にオンさせる。これにより、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに変換される。
【００３５】
電流方向信号ＩＣＳが“１”のとき（すなわち、第１オフセット補償キャパシタ１２ａを介して入力される信号が、第２オフセット補償キャパシタ１２ｂを介して入力される信号より大きい場合）は、ゲート制御回路２０は、第２スイッチングトランジスタＭ２をオンにするゲート信号ＧＳ２の出力を中止し、第２スイッチングトランジスタＭ２をオフにするゲート信号ＧＳ２を出力する。すなわち、ゲート制御回路２０は、第２スイッチングトランジスタＭ２（すなわち、監視対象トランジスタ）をオフさせる。これにより、インダクタＬに流れる逆流電流を最小限に留めることができる。
【００３６】
本発明の実施形態の電流方向検出回路の作用効果について説明する。図４は、本発明の実施形態の電流方向検出回路１０を用いたときの信号波形図である。図５は、本発明の実施形態の電流方向検出回路１０を用いたときのオフセット電圧及び出力精度誤差のシミュレーション結果のグラフである。
【００３７】
図４に示すように、第１ゲート信号ＧＳ１がハイ且つ第２ゲート信号ＧＳ２がロウの第１期間φ１の前半部では、スイッチ制御信号ＳＷがハイであるので、スイッチ１３ａ〜１３ｄがオンする。すなわち、第１期間φ１の前半部では、電流方向検出回路１０は、図２のサンプリングモードで動作する。
【００３８】
次いで、第１ゲート信号ＧＳ１がハイからロウに変わると、スイッチ制御信号ＳＷがロウに変わるので、スイッチ１３ａ〜１３ｄがオフする。すなわち、第１ゲート信号ＧＳ１がロウ且つ第２ゲート信号ＧＳ２がロウの第１期間φ１の後半部では、電流方向検出回路１０は、図３の検出モードで動作する。
【００３９】
次いで、第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２がロウからハイに変わると、第２期間φ２が始まる。第２期間φ２では、スイッチ制御信号ＳＷがロウであるので、スイッチ１３ａ〜１３ｄがオフする。すなわち、第２期間φ２では、電流方向検出回路１０は、図３の検出モードで動作する。
【００４０】
すなわち、スイッチ１３ａ〜１３ｄは、第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２の少なくとも１つに基づいて、第１ループ回路Ｌ１及び第２ループ回路Ｌ２を形成するサンプリングモードと、比較回路を形成する検出モードとを切り替える。
【００４１】
図５において、横軸は監視比較器１５のオフセット電圧を示し、縦軸はオフセット電圧に起因する監視比較器１５の閾値の変化量を表す出力精度誤差を示す。図５から、本発明の実施形態の電流方向検出回路を用いることにより、オフセット電圧が±２０ｍＶの場合であっても、出力精度誤差が０．４［μＶ］という極めて小さい値に抑えられることが分かる。
【００４２】
監視比較器１５のオフセット電圧を補正するためには、オフセット補正回路を用いる方法もある。しかしながら、オフセット補正回路は、一般に、レジスタ及びフューズ等の比較的大きな回路部品で構成される。従って、電流方向検出回路１０の回路サイズが増加する。また、フューズを利用するためには、フューズを切断してオフセット電圧が補正されたか否かをテストする必要がある。その結果、電流方向検出回路１０の製造コストが増加する。
【００４３】
これに対して、本実施形態によれば、電流方向検出回路１０は、監視対象トランジスタの両端と、監視対象トランジスタをオン又はオフさせるゲート制御回路２０と、接続可能であり、監視対象トランジスタがオンのときに監視対象トランジスタに接続されたインダクタＬに流れる電流の方向を検出し、検出結果を示す電流方向信号ＩＣＳをゲート制御回路２０に出力する。一方、電流方向検出回路１０は、監視対象トランジスタがオフのときにオフセット補正を行う。従って、一般的なオフセット補正回路を用いることなく、監視対象トランジスタに流れる電流の方向を高精度に検出することができる。その結果、電流方向検出回路１０の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することができる。
【００４４】
本発明の実施形態の変形例について説明する。図６は、本発明の実施形態の変形例のＤＣ−ＤＣコンバータ１の概略図である。
【００４５】
図１は、電流方向検出回路１０が第２スイッチングトランジスタＭ２の両端に接続される降圧型ＤＣ−ＤＣコンバータを示す。一方、図６は、電流方向検出回路１０が第１スイッチングトランジスタＭ１の両端に接続される昇圧型ＤＣ−ＤＣコンバータである。昇圧型ＤＣ−ＤＣコンバータでは、監視対象ゲート信号ＧＳＣは、第１ゲート信号ＧＳ１である。
【００４６】
なお、電流方向検出回路１０は、ヒステリシス制御型ＤＣ−ＤＣコンバータにも適用可能である。この場合には、誤差増幅器２２に代えて、本発明の実施形態の電流方向検出回路１０が用いられる。これにより、複数のヒステリシス制御型ＤＣ−ＤＣコンバータが用いられる場合において、全てのヒステリシス制御型ＤＣ−ＤＣコンバータに一般的なオフセット補正回路を設けることなく、逆流電流を検出することができる。その結果、回路規模が大幅に縮小し、且つ、複数のヒステリシス制御型ＤＣ−ＤＣコンバータの出力信号間のバラツキを抑えられる。
【００４７】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４８】
１ ＤＣ−ＤＣコンバータ
１０ 電流方向検出回路
１１ 監視増幅器
１２ａ 第１オフセット補償キャパシタ
１２ｂ 第２オフセット補償キャパシタ
１３ａ〜１３ｄ スイッチ
１４ バッファ
１５ 監視比較器
２０ ゲート制御回路
２１ 基準電圧生成回路
２２ 誤差増幅器
２３ 電流比較器
２４ 発振器
２５ フリップフロップ回路
２６ａ 第１バッファ
２６ｂ 第２バッファ
Ｍ１ 第１スイッチングトランジスタ
Ｍ２ 第２スイッチングトランジスタ
Ｌ インダクタ
Ｃ キャパシタ
Ｒ１〜Ｒ３ 抵抗
【技術分野】
【０００１】
本発明の実施形態は、電流方向検出回路及びＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
一般的なＤＣ−ＤＣコンバータは、２つのスイッチングトランジスタ（ハイサイドスイッチングトランジスタ及びロウサイドスイッチングトランジスタ）と、ゲート制御回路と、を備える。
【０００３】
ハイサイドスイッチングトランジスタには、入力端子から入力電圧が供給される。ロウサイドスイッチングトランジスタには、低位電源から電源電圧が供給される。ゲート制御回路は、２つのスイッチングトランジスタのゲートをオン又はオフさせる。インダクタには、２つのスイッチングトランジスタのゲートの状態（ゲートがオンになるオン状態及びゲートがオフになるオフ状態）に応じたインダクタ電流が流れる。これにより、入力電圧が出力電圧に変換される。
【０００４】
インダクタには、所定の条件下で、インダクタ電流と逆方向の逆流電流が流れる。この逆流電流は、降圧型ＤＣ−ＤＣコンバータの場合にはロウサイドスイッチングトランジスタ側に向かって流れ、昇圧型ＤＣ−ＤＣコンバータの場合にはハイサイドスイッチングトランジスタ側に向かって流れる。逆流電流による電力損失の低減、変換効率の低下を改善するため、逆流電流検出用に電流方向検出回路が設けられる場合がある。電流方向検出回路は、スイッチングトランジスタに流れる電流の方向を検出し、検出結果をゲート制御回路に出力する。ゲート制御回路は、逆流電流が検出されると、逆流電流が流れたスイッチングトランジスタをオフさせる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２５２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、電流方向検出回路の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することである。
【課題を解決するための手段】
【０００７】
本発明の実施形態の電流方向検出回路は、ゲート信号に基づいてスイッチングトランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。電流方向検出回路は、増幅器と、第１オフセット補償キャパシタと、第２オフセット補償キャパシタと、スイッチと、比較器と、を備える。増幅器は、スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、ドレイン端側の電圧を増幅して第２増幅信号を出力する。第１オフセット補償キャパシタは、増幅器の第１増幅信号の出力端子に接続される。第２オフセット補償キャパシタは、増幅器１１の第２増幅信号の出力端子に接続される。スイッチは、スイッチングトランジスタがオフのときのゲート信号に基づいて、増幅器及び第１オフセット補償キャパシタを含む第１ループ回路と、増幅器及び第２オフセット補償キャパシタを含む第２ループ回路を形成し、第１ループ回路及び第２ループ回路に共通の基準電圧を与えることで第１オフセット補償キャパシタ及び第２オフセット補償キャパシタに電荷をチャージさせる。また、スイッチは、スイッチングトランジスタがオンのときのゲート信号に基づいて、第１ループ回路及び第２ループ回路を解消する。比較器は、スイッチングトランジスタがオンのとき、第１増幅信号が第１オフセット補償キャパシタを介して入力される第１入力信号と第２増幅信号が第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号をゲート制御回路へ出力する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態のＤＣ−ＤＣコンバータ１の概略図。
【図２】本発明の実施形態のサンプリングモードで動作する電流方向検出回路１０の構成図。
【図３】本発明の実施形態の検出モードで動作する電流方向検出回路１０の構成図。
【図４】本発明の実施形態の電流方向検出回路１０を用いたときの信号波形図。
【図５】本発明の実施形態の電流方向検出回路１０を用いたときのオフセット電圧及び出力精度誤差のシミュレーション結果のグラフ。
【図６】本発明の実施形態の変形例のＤＣ−ＤＣコンバータ１の概略図。
【発明を実施するための形態】
【０００９】
本発明の実施形態について、図面を参照して説明する。
【００１０】
本発明の実施形態のＤＣ−ＤＣコンバータの構成について説明する。図１は、本発明の実施形態のＤＣ−ＤＣコンバータ１の概略図である。
【００１１】
ＤＣ−ＤＣコンバータ１は、外部から入力端子ＩＮに供給される入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換し、出力端子ＯＵＴから外部へ出力電圧Ｖｏｕｔを出力する降圧型ＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ１は、電流方向検出回路１０と、ゲート制御回路２０と、基準電圧生成回路２１と、誤差増幅器２２と、電流比較器２３と、発振器２４と、フリップフロップ回路２５と、第１バッファ２６ａと、第２バッファ２６ｂと、第１スイッチングトランジスタＭ１と、第２スイッチングトランジスタＭ２と、インダクタＬと、キャパシタＣと、抵抗Ｒ１〜Ｒ３と、を備える。
【００１２】
基準電圧生成回路２１には、入力電圧Ｖｉｎが供給される。基準電圧生成回路２１は、入力電圧Ｖｉｎに基づいて基準電圧Ｖｒｅｆを生成する。
【００１３】
誤差増幅器２２には、反転入力端子を介して出力電圧Ｖｏｕｔに対応する帰還信号ＦＢが供給され、非反転入力端子を介して基準電圧Ｖｒｅｆが供給される。誤差増幅器２２は、基準電圧Ｖｒｅｆと帰還信号ＦＢとの電圧差（以下、誤差電圧）を増幅する。
【００１４】
電流比較器２３には、入力端子ＩＮに接続された抵抗Ｒ１の一端（入力端子ＩＮに接続されていない端部）のセンス電流と、誤差電圧と、が供給される。電流比較器２３は、誤差電圧とセンス電流との比較をし、比較結果（すなわち、誤差電圧とセンス電流との差）に応じた２値信号Ｉｃを生成する。
【００１５】
発振器２４は、所定のクロック波形を有するセット信号ＳＥＴを生成する。
【００１６】
フリップフロップ回路２５には、リセット端子を介して２値信号Ｉｃが供給され、セット端子を介してセット信号ＳＥＴが供給される。フリップフロップ回路２５は、セット信号ＳＥＴがハイレベルのときにハイレベルのパルス幅変調信号ＰＷＭを生成する。
【００１７】
ゲート制御回路２０には、パルス幅変調信号ＰＷＭと、電流方向検出回路１０の検出結果（すなわち、逆流電流が検出されたか否か）を示す電流方向信号ＩＣＳと、が供給される。ゲート制御回路２０は、パルス幅変調信号ＰＷＭに基づいて、第１スイッチングトランジスタＭ１をオン又はオフさせる第１ゲート信号ＧＳ１と、第２スイッチングトランジスタＭ２をオン又はオフさせる第２ゲート信号ＧＳ２と、を生成する。また、ゲート制御回路２０は、電流方向検出回路１０により逆流電流が検出されると、第２スイッチングトランジスタＭ２をオフさせる第２ゲート信号ＧＳ２を生成する。すなわち、図１では、第２スイッチングトランジスタＭ２が電流方向を検出するために監視されるトランジスタ（以下、監視対象トランジスタ）である。
【００１８】
第１スイッチングトランジスタＭ１は、ハイサイドスイッチングトランジスタである。第１スイッチングトランジスタＭ１は、一端が入力端子ＩＮ（第１電源電位）に接続され、他端がインダクタＬに接続される。第１スイッチングトランジスタＭ１には、入力電圧Ｖｉｎと、第１ゲート信号ＧＳ１と、が供給される。第１スイッチングトランジスタＭ１は、第１ゲート信号ＧＳ１に応じてオン又はオフする。第１スイッチングトランジスタＭ１は、例えばｐＭＯＳ（ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。
【００１９】
第２スイッチングトランジスタＭ２は、ロウサイドスイッチングトランジスタである。第２スイッチングトランジスタＭ２は、一端が低位電源（第２電源電位）に接続され、他端がインダクタＬ及び第１スイッチングトランジスタＭ１の第２端に接続される。第２スイッチングトランジスタＭ２には、低位電源の電源電圧（例えば、接地端子のグラウンド電圧）と、第２ゲート信号ＧＳ２と、が供給される。第２スイッチングトランジスタＭ２は、第２ゲート信号ＧＳ２に応じてオン又はオフする。第２スイッチングトランジスタＭ２は、例えばｎＭＯＳ（ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。
【００２０】
インダクタＬの第１端は、第１スイッチングトランジスタＭ１の他端と、第２スイッチングトランジスタＭ２の他端と、電流方向検出回路１０と、に接続される。インダクタＬの第２端は、キャパシタＣと、出力端子ＯＵＴと、に接続される。インダクタＬには、第１スイッチングトランジスタＭ１又は第２スイッチングトランジスタＭ２の出力信号が供給され、出力信号に応じたインダクタ電流が流れる。インダクタ電流が流れると、インダクタＬの第２端の電圧（出力電圧Ｖｏｕｔ）が、出力端子ＯＵＴを介してＤＣ−ＤＣコンバータ１の外部へ出力される。
【００２１】
電流方向検出回路１０は、第２スイッチングトランジスタＭ２（すなわち、監視対象トランジスタ）の一端であるソース端及び他端であるドレイン端と、第２スイッチングトランジスタＭ２をオン又はオフさせるゲート制御回路２０と、接続される。電流方向検出回路１０には、第２スイッチングトランジスタＭ２のソース端側のソース電圧Ｖｓ及びドレイン端側のドレイン電圧Ｖｄと、第２ゲート信号ＧＳ２と、基準電圧Ｖｒｅｆと、が供給される。電流方向検出回路１０は、第２スイッチングトランジスタＭ２がオフのときにサンプリングモードで動作し、第２スイッチングトランジスタＭ２がオンのときに検出モードで動作する。電流方向検出回路１０は、検出モードにおいて、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を検出する。
【００２２】
本発明の実施形態の電流方向検出回路の構成について説明する。図２は、本発明の実施形態のサンプリングモードで動作する電流方向検出回路１０の構成図である。図３は、本発明の実施形態の検出モードで動作する電流方向検出回路１０の構成図である。
【００２３】
電流方向検出回路１０は、監視対象トランジスタに供給されるゲート信号（以下、監視対象ゲート信号）ＧＣＳに応じて、検出モードの動作とサンプリングモードの動作とが交互に繰り返される。
【００２４】
図２に示すように、電流方向検出回路１０は、監視増幅器１１と、第１オフセット補償キャパシタ１２ａと、第２オフセット補償キャパシタ１２ｂと、スイッチ１３ａ〜１３ｄと、バッファ１４と、監視比較器１５と、を備える。サンプリングモードでは、スイッチ１３ａ〜１３ｄはオンする。
【００２５】
スイッチ１３ａ〜１３ｄは、ゲート制御回路２０により生成される監視対象ゲート信号ＧＳＣに応じて電流方向検出回路１０内の信号経路を切り替える。スイッチ１３ａ及び１３ｂには、監視対象ゲート信号ＧＣＳが供給される。図１の降圧型ＤＣ−ＤＣコンバータの場合には、監視対象ゲート信号ＧＣＳは第２ゲート信号ＧＳ２である。スイッチ１３ｃ及び１３ｄには、バッファ１４を介して監視対象ゲート信号ＧＣＳが供給される。スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオフのときの監視対象ゲート信号ＧＳＣに基づいてオンし、監視対象トランジスタがオンのときの監視対象ゲート信号ＧＳＣに基づいてオフする。これにより、電流方向検出回路１０は、監視対象トランジスタがオフのときにサンプリングモードで動作し、監視対象トランジスタがオンのときに検出モードで動作する。
【００２６】
図２のサンプリングモードでは、スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオフのときの監視対象ゲート信号ＧＣＳに基づいて、第１ループ回路Ｌ１及び第２ループ回路Ｌ２を形成し、第１ループ回路Ｌ１及び第２ループ回路Ｌ２に共通の基準電圧Ｖｒｅｆを供給する。第１ループ回路Ｌ１は、監視増幅器１１と第１オフセット補償キャパシタ１２ａとを含む。第２ループ回路Ｌ２は、監視増幅器１１と第２オフセット補償キャパシタ１２ｂとを含む。
【００２７】
監視増幅器１１には、第１入力端子ＩＮ１を介して監視対象トランジスタのソース電圧Ｖｓが供給され、第２入力端子ＩＮ２を介して監視対象トランジスタのドレイン電圧Ｖｄが供給される。監視増幅器１１は、ソース電圧Ｖｓを増幅して第１増幅電圧Ｖ１を生成し、ドレイン電圧Ｖｄを増幅して第２増幅電圧Ｖ２を生成する。
【００２８】
第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂは、それぞれ、監視増幅器１１の出力端子と監視比較器１５の入力端子との間に設けられる。第１オフセット補償キャパシタ１２ａには、第１増幅電圧Ｖ１と、基準電圧Ｖｒｅｆと、が供給され、第１増幅電圧Ｖ１と基準電圧Ｖｒｅｆとの差に相当する第１電荷Ｑ１がチャージされる。第２オフセット補償キャパシタ１２ｂには、第２増幅電圧Ｖ２と、基準電圧Ｖｒｅｆと、が供給され、第２増幅電圧Ｖ２と基準電圧Ｖｒｅｆとの差に相当する第２電荷Ｑ２がチャージされる。すなわち、第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂには、それぞれ、監視比較器１５の２つの入力端子へと入力される信号経路に存在するオフセット電圧を打ち消す第１電荷Ｑ１及び第２電荷Ｑ２がチャージされる。
【００２９】
第１オフセット補償キャパシタ１２ａに第１電荷Ｑ１がチャージされ、第２オフセット補償キャパシタ１２ｂに第２電荷Ｑ２がチャージされ続けている間は（すなわち、サンプリングモードでは）、監視比較器１５は、電流方向信号ＩＣＳを出力しないように設定される。なお、サンプリングモードにおいて、ゲート制御回路２０が、監視比較器１５が出力した電流方向信号ＩＣＳを使用しないように設定されても良い。
【００３０】
図３の検出モードでは、スイッチ１３ａ〜１３ｄは、監視対象トランジスタがオンのときの監視対象ゲート信号ＧＣＳに基づいて、第１ループ回路及び第２ループ回路を解消し、比較回路Ｃを形成する。比較回路Ｃは、監視増幅器１１と、第１オフセット補償キャパシタ１２ａと、第２オフセット補償キャパシタ１２ｂと、監視比較器１５とを含む。
【００３１】
監視増幅器１１には、第１入力端子ＩＮ１を介して第２スイッチングトランジスタの他端側の電圧であるドレイン電圧Ｖｄが供給され、第２入力端子ＩＮ２を介して第２スイッチングトランジスタの一端側の電圧であるソース電圧Ｖｓが供給される。監視増幅器１１は、ドレイン電圧Ｖｄを増幅して第１増幅電圧Ｖ１を生成し、ソース電圧Ｖｓを増幅して第２増幅電圧Ｖ２を生成する。
【００３２】
監視比較器１５は、監視対象トランジスタがオンのときに動作する。監視比較器１５には、第１オフセット補償キャパシタ１２ａを介して第１入力信号Ｖ１´が供給され、第２オフセット補償キャパシタ１２ｂを介して第２入力信号Ｖ２´が供給される。監視比較器１５は、監視比較器１５の比較用入力信号である第１入力信号Ｖ１´（すなわち、第１オフセット補償キャパシタ１２ａを介して入力される信号）及び第２入力信号Ｖ２´（すなわち、第２オフセット補償キャパシタ１２ｂを介して入力される信号）の比較をし、比較結果（すなわち、第１入力信号Ｖ１´と第２入力信号Ｖ２´との差）に応じた２値の電流方向信号ＩＣＳをゲート制御回路２０へ出力する。電流方向信号ＩＣＳは、監視対象トランジスタのソース端とドレイン端との間に流れる電流の電流方向を示す信号である。
【００３３】
監視比較器１５の２つの入力端子には、それぞれ、所定のオフセット電圧が存在する場合がある。しかしながら、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、第１電荷Ｑ１がチャージされた第１オフセット補償キャパシタ１２ａ及び第２電荷Ｑ２がチャージされた第２オフセット補償キャパシタ１２ｂを介して入力される。従って、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、監視増幅器１１の出力である第１増幅電圧Ｖ１及び第２増幅電圧Ｖ２から、第１オフセット補償キャパシタ１２ａ及び第２オフセット補償キャパシタ１２ｂで第１電荷Ｑ１及び第２電荷Ｑ２に対応する電圧が増加する。上記のとおり、第１電荷Ｑ１及び第２電荷Ｑ２は、監視比較器１５のオフセット電圧を打ち消す。これにより、第１入力信号Ｖ１´及び第２入力信号Ｖ２´は、それぞれ、監視電圧Ｖｂと略等しい。すなわち、監視比較器１５には、オフセット電圧が補償された比較用入力信号が供給される。監視比較器１５は、オフセット電圧が補償された第１入力信号Ｖ１´及び第２入力信号Ｖ２´の比較をし、比較結果（すなわち、第１入力信号Ｖ１´と第２入力信号Ｖ２´との差）に応じた電流方向信号ＩＣＳをゲート制御回路２０へ出力する。電流方向信号ＩＣＳは、第１入力信号Ｖ１´が第２入力信号Ｖ２´より大きいときは“１”であり、第１入力信号Ｖ１´が第２入力信号Ｖ２´以下のときは“０”である。第１入力信号Ｖ１´が第２入力信号Ｖ２´以下であることは、インダクタＬにインダクタ電流が流れたことを意味する。第１入力信号Ｖ１´が第２入力信号Ｖ２´より大きいことは、インダクタＬに逆流電流が流れたことを意味する。すなわち、監視比較器１５は、インダクタＬにインダクタ電流が流れたときは“０”を出力し、インダクタＬに逆流電流が流れたときは“１”を出力する。
【００３４】
電流方向信号ＩＣＳが“０”のときは、ゲート制御回路２０は、パルス幅変調信号ＰＷＭに基づいて第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２を生成することにより、第１スイッチングトランジスタＭ１及び第２スイッチングトランジスタＭ２を交互にオンさせる。これにより、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに変換される。
【００３５】
電流方向信号ＩＣＳが“１”のとき（すなわち、第１オフセット補償キャパシタ１２ａを介して入力される信号が、第２オフセット補償キャパシタ１２ｂを介して入力される信号より大きい場合）は、ゲート制御回路２０は、第２スイッチングトランジスタＭ２をオンにするゲート信号ＧＳ２の出力を中止し、第２スイッチングトランジスタＭ２をオフにするゲート信号ＧＳ２を出力する。すなわち、ゲート制御回路２０は、第２スイッチングトランジスタＭ２（すなわち、監視対象トランジスタ）をオフさせる。これにより、インダクタＬに流れる逆流電流を最小限に留めることができる。
【００３６】
本発明の実施形態の電流方向検出回路の作用効果について説明する。図４は、本発明の実施形態の電流方向検出回路１０を用いたときの信号波形図である。図５は、本発明の実施形態の電流方向検出回路１０を用いたときのオフセット電圧及び出力精度誤差のシミュレーション結果のグラフである。
【００３７】
図４に示すように、第１ゲート信号ＧＳ１がハイ且つ第２ゲート信号ＧＳ２がロウの第１期間φ１の前半部では、スイッチ制御信号ＳＷがハイであるので、スイッチ１３ａ〜１３ｄがオンする。すなわち、第１期間φ１の前半部では、電流方向検出回路１０は、図２のサンプリングモードで動作する。
【００３８】
次いで、第１ゲート信号ＧＳ１がハイからロウに変わると、スイッチ制御信号ＳＷがロウに変わるので、スイッチ１３ａ〜１３ｄがオフする。すなわち、第１ゲート信号ＧＳ１がロウ且つ第２ゲート信号ＧＳ２がロウの第１期間φ１の後半部では、電流方向検出回路１０は、図３の検出モードで動作する。
【００３９】
次いで、第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２がロウからハイに変わると、第２期間φ２が始まる。第２期間φ２では、スイッチ制御信号ＳＷがロウであるので、スイッチ１３ａ〜１３ｄがオフする。すなわち、第２期間φ２では、電流方向検出回路１０は、図３の検出モードで動作する。
【００４０】
すなわち、スイッチ１３ａ〜１３ｄは、第１ゲート信号ＧＳ１及び第２ゲート信号ＧＳ２の少なくとも１つに基づいて、第１ループ回路Ｌ１及び第２ループ回路Ｌ２を形成するサンプリングモードと、比較回路を形成する検出モードとを切り替える。
【００４１】
図５において、横軸は監視比較器１５のオフセット電圧を示し、縦軸はオフセット電圧に起因する監視比較器１５の閾値の変化量を表す出力精度誤差を示す。図５から、本発明の実施形態の電流方向検出回路を用いることにより、オフセット電圧が±２０ｍＶの場合であっても、出力精度誤差が０．４［μＶ］という極めて小さい値に抑えられることが分かる。
【００４２】
監視比較器１５のオフセット電圧を補正するためには、オフセット補正回路を用いる方法もある。しかしながら、オフセット補正回路は、一般に、レジスタ及びフューズ等の比較的大きな回路部品で構成される。従って、電流方向検出回路１０の回路サイズが増加する。また、フューズを利用するためには、フューズを切断してオフセット電圧が補正されたか否かをテストする必要がある。その結果、電流方向検出回路１０の製造コストが増加する。
【００４３】
これに対して、本実施形態によれば、電流方向検出回路１０は、監視対象トランジスタの両端と、監視対象トランジスタをオン又はオフさせるゲート制御回路２０と、接続可能であり、監視対象トランジスタがオンのときに監視対象トランジスタに接続されたインダクタＬに流れる電流の方向を検出し、検出結果を示す電流方向信号ＩＣＳをゲート制御回路２０に出力する。一方、電流方向検出回路１０は、監視対象トランジスタがオフのときにオフセット補正を行う。従って、一般的なオフセット補正回路を用いることなく、監視対象トランジスタに流れる電流の方向を高精度に検出することができる。その結果、電流方向検出回路１０の回路サイズ及び製造コストの増加を最小限に留めながら、逆流電流の検出精度を改善することができる。
【００４４】
本発明の実施形態の変形例について説明する。図６は、本発明の実施形態の変形例のＤＣ−ＤＣコンバータ１の概略図である。
【００４５】
図１は、電流方向検出回路１０が第２スイッチングトランジスタＭ２の両端に接続される降圧型ＤＣ−ＤＣコンバータを示す。一方、図６は、電流方向検出回路１０が第１スイッチングトランジスタＭ１の両端に接続される昇圧型ＤＣ−ＤＣコンバータである。昇圧型ＤＣ−ＤＣコンバータでは、監視対象ゲート信号ＧＳＣは、第１ゲート信号ＧＳ１である。
【００４６】
なお、電流方向検出回路１０は、ヒステリシス制御型ＤＣ−ＤＣコンバータにも適用可能である。この場合には、誤差増幅器２２に代えて、本発明の実施形態の電流方向検出回路１０が用いられる。これにより、複数のヒステリシス制御型ＤＣ−ＤＣコンバータが用いられる場合において、全てのヒステリシス制御型ＤＣ−ＤＣコンバータに一般的なオフセット補正回路を設けることなく、逆流電流を検出することができる。その結果、回路規模が大幅に縮小し、且つ、複数のヒステリシス制御型ＤＣ−ＤＣコンバータの出力信号間のバラツキを抑えられる。
【００４７】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４８】
１ ＤＣ−ＤＣコンバータ
１０ 電流方向検出回路
１１ 監視増幅器
１２ａ 第１オフセット補償キャパシタ
１２ｂ 第２オフセット補償キャパシタ
１３ａ〜１３ｄ スイッチ
１４ バッファ
１５ 監視比較器
２０ ゲート制御回路
２１ 基準電圧生成回路
２２ 誤差増幅器
２３ 電流比較器
２４ 発振器
２５ フリップフロップ回路
２６ａ 第１バッファ
２６ｂ 第２バッファ
Ｍ１ 第１スイッチングトランジスタ
Ｍ２ 第２スイッチングトランジスタ
Ｌ インダクタ
Ｃ キャパシタ
Ｒ１〜Ｒ３ 抵抗
【特許請求の範囲】
【請求項１】
ゲート信号に基づいてオン又はオフするスイッチングトランジスタのソース端とドレイン端との間に流れる電流の方向を検出する電流方向検出回路であって、
前記スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、前記ドレイン端側の電圧を増幅して第２増幅信号を出力する増幅器と、
前記増幅器の前記第１増幅信号の出力端子に接続された第１オフセット補償キャパシタと、
前記増幅器の前記第２増幅信号の出力端子に接続された第２オフセット補償キャパシタと、
前記スイッチングトランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第１オフセット補償キャパシタを含む第１ループ回路と、前記増幅器及び前記第２オフセット補償キャパシタを含む第２ループ回路を形成し、前記第１ループ回路及び前記第２ループ回路に共通の基準電圧を与えることで前記第１オフセット補償キャパシタ及び前記第２オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記スイッチングトランジスタがオンのときの前記ゲート信号に基づいて、前記第１ループ回路及び前記第２ループ回路を解消させるスイッチと、
前記スイッチングトランジスタがオンのとき、前記第１増幅信号が前記第１オフセット補償キャパシタを介して入力される第１入力信号と前記第２増幅信号が前記第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号を出力する比較器と、を備える電流方向検出回路。
【請求項２】
一端が第１電源電位に接続される第１スイッチングトランジスタと、
一端が第２電源電位に接続され、他端が前記第１スイッチングトランジスタの他端に接続される第２スイッチングトランジスタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタをオン又はオフさせるゲート信号を出力するゲート制御回路と、
前記第１スイッチングトランジスタの他端及び前記第２スイッチングトランジスタの他端に一端が接続されるインダクタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタの一方である監視対象トランジスタと、前記ゲート制御回路と、に接続され、前記監視対象トランジスタの他端側から一端側に流れる電流を検出する電流方向検出回路と、を備え、
前記電流方向検出回路は、
前記監視対象トランジスタの他端側の電圧を増幅して第１増幅信号を出力し、前記監視対象トランジスタの一端側の電圧を増幅して第２増幅信号を出力する増幅器と、
前記増幅器の前記第１増幅信号の出力端子に接続された第１オフセット補償キャパシタと、
前記増幅器の前記第２増幅信号の出力端子に接続された第２オフセット補償キャパシタと、
前記監視対象トランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第１オフセット補償キャパシタを含む第１ループ回路と、前記増幅器及び前記第２オフセット補償キャパシタを含む第２ループ回路を形成し、前記第１ループ回路及び前記第２ループ回路に共通の基準電圧を与えることで前記第１オフセット補償キャパシタ及び前記第２オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記監視対象トランジスタがオンのときの前記ゲート信号に基づいて、前記第１ループ回路及び前記第２ループ回路を解消させるスイッチと、
前記スイッチングトランジスタがオンのとき、前記第１増幅信号が前記第１オフセット補償キャパシタを介して入力される第１入力信号と前記第２増幅信号が前記第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号を前記ゲート制御回路へ出力する比較器と、を備えるＤＣ−ＤＣコンバータ。
【請求項３】
前記ゲート制御回路は、前記第１入力信号が前記第２入力信号より大きい場合に、前記監視対象トランジスタをオンにするゲート信号の出力を中止し、前記監視対象トランジスタをオフにするゲート信号を出力する、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチは、前記監視対象トランジスタがオンのとき、前記増幅器、前記第１オフセット補償キャパシタ、前記第２オフセット補償キャパシタ及び前記比較器を含む比較回路を形成する、請求項２又は３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記ゲート制御回路は、第１スイッチングトランジスタをオン又はオフさせる第１ゲート信号と、第２スイッチングトランジスタをオン又はオフさせる第２ゲート信号と、を生成し、
前記スイッチは、前記第１ゲート信号及び前記第２ゲート信号の少なくとも１つに基づいて、前記第１ループ回路及び前記第２ループ回路を形成するサンプリングモードと、前記比較回路を形成する検出モードとを切り替える、請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項１】
ゲート信号に基づいてオン又はオフするスイッチングトランジスタのソース端とドレイン端との間に流れる電流の方向を検出する電流方向検出回路であって、
前記スイッチングトランジスタのソース端側の電圧を増幅して第１増幅信号を出力し、前記ドレイン端側の電圧を増幅して第２増幅信号を出力する増幅器と、
前記増幅器の前記第１増幅信号の出力端子に接続された第１オフセット補償キャパシタと、
前記増幅器の前記第２増幅信号の出力端子に接続された第２オフセット補償キャパシタと、
前記スイッチングトランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第１オフセット補償キャパシタを含む第１ループ回路と、前記増幅器及び前記第２オフセット補償キャパシタを含む第２ループ回路を形成し、前記第１ループ回路及び前記第２ループ回路に共通の基準電圧を与えることで前記第１オフセット補償キャパシタ及び前記第２オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記スイッチングトランジスタがオンのときの前記ゲート信号に基づいて、前記第１ループ回路及び前記第２ループ回路を解消させるスイッチと、
前記スイッチングトランジスタがオンのとき、前記第１増幅信号が前記第１オフセット補償キャパシタを介して入力される第１入力信号と前記第２増幅信号が前記第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号を出力する比較器と、を備える電流方向検出回路。
【請求項２】
一端が第１電源電位に接続される第１スイッチングトランジスタと、
一端が第２電源電位に接続され、他端が前記第１スイッチングトランジスタの他端に接続される第２スイッチングトランジスタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタをオン又はオフさせるゲート信号を出力するゲート制御回路と、
前記第１スイッチングトランジスタの他端及び前記第２スイッチングトランジスタの他端に一端が接続されるインダクタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタの一方である監視対象トランジスタと、前記ゲート制御回路と、に接続され、前記監視対象トランジスタの他端側から一端側に流れる電流を検出する電流方向検出回路と、を備え、
前記電流方向検出回路は、
前記監視対象トランジスタの他端側の電圧を増幅して第１増幅信号を出力し、前記監視対象トランジスタの一端側の電圧を増幅して第２増幅信号を出力する増幅器と、
前記増幅器の前記第１増幅信号の出力端子に接続された第１オフセット補償キャパシタと、
前記増幅器の前記第２増幅信号の出力端子に接続された第２オフセット補償キャパシタと、
前記監視対象トランジスタがオフのときの前記ゲート信号に基づいて、前記増幅器及び前記第１オフセット補償キャパシタを含む第１ループ回路と、前記増幅器及び前記第２オフセット補償キャパシタを含む第２ループ回路を形成し、前記第１ループ回路及び前記第２ループ回路に共通の基準電圧を与えることで前記第１オフセット補償キャパシタ及び前記第２オフセット補償キャパシタに夫々電荷をチャージさせると共に、前記監視対象トランジスタがオンのときの前記ゲート信号に基づいて、前記第１ループ回路及び前記第２ループ回路を解消させるスイッチと、
前記スイッチングトランジスタがオンのとき、前記第１増幅信号が前記第１オフセット補償キャパシタを介して入力される第１入力信号と前記第２増幅信号が前記第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号を前記ゲート制御回路へ出力する比較器と、を備えるＤＣ−ＤＣコンバータ。
【請求項３】
前記ゲート制御回路は、前記第１入力信号が前記第２入力信号より大きい場合に、前記監視対象トランジスタをオンにするゲート信号の出力を中止し、前記監視対象トランジスタをオフにするゲート信号を出力する、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチは、前記監視対象トランジスタがオンのとき、前記増幅器、前記第１オフセット補償キャパシタ、前記第２オフセット補償キャパシタ及び前記比較器を含む比較回路を形成する、請求項２又は３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記ゲート制御回路は、第１スイッチングトランジスタをオン又はオフさせる第１ゲート信号と、第２スイッチングトランジスタをオン又はオフさせる第２ゲート信号と、を生成し、
前記スイッチは、前記第１ゲート信号及び前記第２ゲート信号の少なくとも１つに基づいて、前記第１ループ回路及び前記第２ループ回路を形成するサンプリングモードと、前記比較回路を形成する検出モードとを切り替える、請求項４に記載のＤＣ−ＤＣコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１９１８２１（Ｐ２０１２−１９１８２１Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５５５４８（Ｐ２０１１−５５５４８）
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]