電流駆動型AMOLED表示器のための電圧プログラム方法
AMOLED表示器を駆動するシステム及び方法が提供される。該AMOLED表示器は複数のピクセル回路を含んでいる。該表示器を駆動するために、電圧プログラム方法、電流プログラム方法又はこれらの組合せが適用される。閾ズレ情報、及び/又はハイブリッド駆動回路を得るために要する電圧を取得することができる。電流/電圧関係を取得するためにデータサンプリングを実施することができる。ピクセルの輝度を補正するために帰還動作を実施することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示技術に係り、より特定的にはピクセル回路を駆動するための技術に関する。
【背景技術】
【0002】
アクティブマトリクス型有機発光ダイオード(AMOLED)表示器が従来技術において良く知られている。AMOLED表示器は種々のツールにおいてフラットパネルとして益々使用されている。
【0003】
AMOLED表示器は、電圧プログラム型表示器又は電流プログラム型表示器のいずれかとして分類される。電圧プログラム型表示器は、データが表示器に電圧として供給されるような電圧プログラム方法により駆動される。電流プログラム型表示器は、データが表示器に電流として供給されるような電流プログラム方法により駆動される。
【発明の開示】
【発明が解決しようとする課題】
【0004】
電流プログラム方法の利点は、電圧プログラム方法よりもピクセルの輝度が時間にわたり一層一定のままとなるようなピクセル設計を容易化することができることである。しかしながら、電流プログラム方法は、列に関連するキャパシタを充電するのに一層長い時間を必要とする。
【0005】
従って、電流駆動型AMOLED表示器を駆動する新たな方法であって、高速度及び高品質を保証するような方法を提供したいという要求が存在する。
【課題を解決するための手段】
【0006】
本発明は、AMOLED表示器におけるピクセル回路を駆動するシステム及び方法に関するものである。
【0007】
本発明のシステム及び方法は、電流駆動型AMOLED表示器に対して電圧プログラム方法を使用する。
【0008】
本発明の一態様によれば、各々が複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するような複数のピクセル回路を含む表示器を駆動するシステムであって、前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、前記データドライバ又は前記電流源を1以上のピクセル回路に選択的に接続するスイッチングネットワークとを含むようなシステムが提供される。
【0009】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードを事前充電及び放電して該データノードから前記TFTの閾電圧情報を得る事前充電コントローラと、前記ピクセル回路を前記得られた閾電圧情報及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするハイブリッド駆動回路とを含むようなシステムが提供される。
【0010】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードから該ピクセル回路をプログラムするのに要する電圧をサンプリングするサンプラと、前記ピクセル回路を前記サンプリングされた電圧及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするプログラミング回路とを含むようなシステムが提供される。
【0011】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動する方法であって、ピクセル回路を選択すると共に該ピクセル回路のデータノードを事前充電するステップと、該事前充電されたデータノードが放電されるのを可能にするステップと、該放電ステップを介して前記TFTの閾電圧を導出するステップと、該導出された閾電圧に基づいてプログラミングデータを補償するステップを含み前記ピクセル回路をプログラムするステップとを含むような方法が提供される。
【0012】
本発明の上記概要は必ずしも本発明の全てのフィーチャを記述したものではない。
【0013】
本発明のこれら及び他のフィーチャは、添付図面を参照する下記の説明から一層明らかとなるであろう。
【発明を実施するための最良の形態】
【0014】
本発明の実施例を、AMOLED表示器を用いて説明する。以下に述べる駆動方法は、電流プログラム(駆動)型ピクセル回路及び電圧プログラム(駆動)型ピクセル回路に適用可能である。
【0015】
更に、以下に述べるハイブリッド技術は、a)増加された輝度均一性を達成するためにピクセルに対するデータ、選択又は電源入力の複雑なタイミングを使用するような如何なる駆動方法、b)電流又は電圧帰還を使用するような如何なる駆動方法、c)光学的帰還を使用するような如何なる駆動方法をも含む如何なる既存の駆動方法にも提供することもできる。
【0016】
ピクセル回路の発光材料は、特定的には有機発光ダイオード(OLED)技術、特には(限定されるものではないが)蛍光体(fluorescent)、燐光体(phosphorescent)、ポリマ及びデンドリマ(dendrimer)材料等の如何なる技術のものとすることもできる。
【0017】
図1を参照すると、本発明の一実施例によりAMOLED表示器5を駆動するシステム2が図示されている。AMOLED表示器5は複数のピクセル回路を含んでいる。図1には、一例として4つのピクセル回路10が示されている。
【0018】
システム2は、ハイブリッド駆動回路12と、電圧ソースドライバ14と、ハイブリッドプログラミングコントローラ16と、ゲートドライバ18Aと、電源18Bとを含んでいる。ピクセル回路10は、ゲートドライバ18A(Vsel)により選択され、ノードVdataを使用する電圧モードにより、又はノードIdataを使用する電流モードによりプログラムされる。ハイブリッド駆動回路12はプログラミングモードを選択し、これをハイブリッド信号を介してピクセル回路10に接続する。ピクセル回路10には、該ピクセル回路10から閾Vt情報(又はVtズレ情報)を得るために事前充電信号(Vp)が供給される。ハイブリッド駆動回路12は、斯かる事前充電技術が使用される場合は、事前充電を制御する。事前充電信号(Vp)はハイブリッド駆動回路12内で発生することができ、これは動作条件に依存する。電源18B(Vdd)は、表示器5を駆動すると共に該表示器5の電力消費を監視するために要する電流を供給する。
【0019】
ハイブリッドコントローラ16は、全体のハイブリッドプログラミング回路を構成する個々の構成要素を制御する。ハイブリッドコントローラ16は、タイミングを処理し、所要の機能が発生する順序を制御する。ハイブリッドコントローラ16は、ハイブリッド駆動回路12に供給されるデータIdataを発生することができる。システム2は、基準電流源を有することができ、Idataはハイブリッドコントローラ16の制御の下で供給することができる。
【0020】
ハイブリッドドライバ12は、スイッチングマトリクスとして、又は図3、6、8若しくは20のハイブリッド駆動回路(又は複数の回路)又はこれらの組み合わせとして実施化することができる。
【0021】
本説明において、Vdataは、データ、データ信号、上記データ若しくはデータ信号Vdataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノード上の電圧を示す。同様に、Idataは、データ、データ信号、上記データ若しくはデータ信号Idataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノードにおける電流を示す。Vpは、事前充電信号、事前充電パルス、事前充電/放電するための事前充電電圧、及び上記事前充電信号、事前充電パルス若しくは事前充電電圧Vpを供給するためのライン若しくはノードを示す。Vselは、ピクセル回路を選択するためのパルス若しくは信号、又は上記パルス若しくは信号Vsを供給するためのライン若しくはノードを示す。“ハイブリッド信号”、“ハイブリッド信号ノード”及び“ハイブリッド信号ライン”なる用語は、互換性を以って使用することができる。
【0022】
ピクセル回路10は、複数のTFTと、有機発光ダイオード(OLED)とを含んでいる。TFTはn型TFT又はp型TFTとすることができる。該TFTは、例えば(限定されるものではないが)アモルファスシリコン(a-Si:H)型TFT、多結晶シリコン型TFT、結晶シリコン型TFT又は有機半導体型TFTである。OLEDは通常(P−I−N)積層又は反転(N−I−P)積層とすることができる。OLEDは1以上の駆動TFTのソース又はドレインに配置することができる。
【0023】
図2は、図1のピクセル回路10の一例を図示している。図2のピクセル回路は、4つの薄膜トランジスタ(TFT)20〜26と、キャパシタCs28と、有機発光ダイオード(OLED)30とを含んでいる。TFT(Tdrive)26は、OLED30とキャパシタCs28とに接続された駆動TFTである。図2のピクセル回路は、選択ラインVselにより選択され、データラインDLによりプログラムされる。データラインDLは、図1のハイブリッド駆動回路12から出力されるハイブリッド信号により制御される。
【0024】
図2には、4つのTFTが図示されている。しかしながら、図1のピクセル回路10は3以下の又は5以上のTFTを含むこともできる。
【0025】
本説明において、“データラインDL”及び“データノードDL”なる用語は互換性をもって使用することができる。
【0026】
図1〜2を参照すると、データノードDLは駆動TFT(例えば、図2のTdrive26)の閾Vt又は閾Vtズレを得るために事前充電及び放電される。本説明において、Vtズレ、Vtズレ情報、Vt及びVt情報は互換可能に使用することができる。次いで、ピクセル回路10はソースドライバ14により電圧プログラミング方法を用いて連続的にプログラムされる。得られたVtズレ情報は、ピクセル回路10の劣化を補償するために使用され、かくして、表示器5の均一な輝度を維持する。
【0027】
Vtを得る処理は、図2におけるピクセル回路のT1
20及びT2 22にVselを印加することにより開始する。このような動作は、T3 24のドレイン及びゲートが同一の電圧となるようにさせる。これは、T3 24のVtが、先ず事前充電電圧VpをデータラインDLに印加し、該データラインが次いで放電されるのを可能にすることにより導出されるのを可能にする。放電の率はVtの関数である。従って、放電の率の測定により、Vtを得ることができる。
【0028】
図3は、図1のハイブリッド駆動回路12に適用可能なハイブリッド駆動回路の一例を図示している。図3のハイブリッド駆動回路12Aは電圧プログラム技術を実施化する。
【0029】
図3のハイブリッド駆動回路12Aは電荷プログラムキャパシタCc32を含んでいる。該電荷プログラムキャパシタCc32は、データラインVdataとデータノードDLとの間に設けられている。事前充電ラインVpも、データノードDLに接続されている。
【0030】
ハイブリッド駆動回路12Aは、4つのTFTを有するピクセル回路10A(図2のピクセル回路のような)に対して設けられている。しかしながら、ピクセル回路10Aは5以上のTFT又は4未満のTFTを含むこともできる。
【0031】
充電プログラムキャパシタCc32は、ピクセル回路10Aを、定数KによりスケーリングされたTFTの閾VtとVdataとの和に等しい電圧でプログラムするために設けられている。該定数は電荷蓄積キャパシタ(例えば、図2のCs28)及び電荷プログラムキャパシタCc32により形成される分圧ネットワークにより決定される。
【0032】
図4は、図3のハイブリッド駆動回路12Aの動作を示す例示的フローチャートを図示している。ステップS10において、事前充電モードがイネーブルされる。ステップS12においては、ピクセル回路が選択され、事前充電(Vp)が開始される。ステップS14において、Vt取得モードがイネーブルされ、ステップS16において、放電(Vp)が開始する。Vt情報は、Cc32を介して取得される。次いでステップS18において、書込モードがイネーブルされる。
【0033】
図5は、図3のハイブリッド駆動回路12Aの動作を示す例示的タイムチャートを図示している。図において、Vdata0は当該ピクセル回路のデータノード(例えば、図2のDL)における電圧を表し、Idata0は該ピクセル回路のデータノード(例えば、図2のDL)における電流を表している。
【0034】
当該プログラム手順は、プログラムされるべきピクセルをパルスVselで選択することにより開始する。同時に、事前充電パルスVpが当該ピクセル回路のデータ入力端(例えば、図2のDL)に印加される。
【0035】
Vt取得フェーズの間において、データライン(DL)上の電圧は、ハイに保持されたVselラインに対して電流ミラー接続状態のピクセル回路を介して放電されるのを可能にされる。データライン(DL)は或る電圧まで放電され、該電圧から駆動TFTのVtが導出される。Vdataにおける電圧は接地レベルである。
【0036】
プログラム(書込)フェーズの間においては、計算された補償された電圧がピクセル回路のデータ入力ライン(DL)に供給される。当該プログラムルーチンはVsel信号を低下させることにより完了する。
【0037】
上記の計算された補償された電圧は、電荷プログラミングキャパシタCc32なるアナログ手段を介して得られる。しかしながら、補償された電圧を得るための如何なる他のアナログ手段も使用することができる。更に、上記の計算された補償された電圧を得るために、如何なる(外部の)デジタル回路(例えば、図7の50)も使用することができる。
【0038】
前記ソースドライバ(図1の14)は、VdataをキャパシタCc32に供給する。Vdataが接地レベルから所望の電圧レベルまで増加すると、Idataにおける電圧は(Vt+Vdata)*Kに等しくなる。
【0039】
図3の構成は単純であり、容易に実施化される。
【0040】
図6は、図1のハイブリッド駆動回路に適用可能なハイブリッド駆動回路の他の例を図示している。図6のハイブリッド駆動回路12Bは、電圧プログラム技術を実施する。
【0041】
ハイブリッド駆動回路12Bは、加算器40、サンプル/ホールド(S/H)回路42及びスイッチングエレメント44を含んでいる。S/H回路42はIdataをサンプリングし、或る期間保持する。加算器40はVdata及びS/H回路42の出力を入力する。スイッチングエレメント44は、プログラミング制御信号46に応答して加算器40の出力端をデータノードDLに接続する。
【0042】
ハイブリッド駆動回路12Bは、VtとVdataとの和に等しいプログラミング電圧を生成するために、電荷結合キャパシタCc32の代わりに加算器40を使用する。該ハイブリッド駆動回路12Bは容量を使用しないので、プログラミング電圧は寄生容量により影響を受けることがなく、該回路は少ない電荷フィードスルー効果しか有さない。また、該ハイブリッド駆動回路12Bは電荷蓄積キャパシタを利用しないので、プログラミング電圧が斯かる電荷蓄積容量により影響を受けることがない。また、該ハイブリッド駆動回路12Bは電荷プログラミングキャパシタを利用しないので、より速いVt取得時間を達成する。斯かる電荷プログラミングキャパシタの削除は、当該プログラム方法の電荷依存性を除去する。このように、プログラミング電圧は、電荷が上記電荷蓄積キャパシタと当該システムの寄生容量との間で分配されることによる影響を受けることがない。この結果、高効率なプログラミング電圧が得られる。
【0043】
図7は、図6のハイブリッド駆動回路12Bの動作を示す例示的フローチャートを図示している。Vt取得モードの間においては、ステップS20においてVtがサンプリングされ、ステップS22において新たなデータが生成される。書込モードがイネーブルされると、ステップS24において上記新たなデータがプログラミング制御信号(46)に応答してピクセル回路に供給される。該ハイブリッド駆動回路12Bを有するシステムの動作は図7のものに限定されるものではないことに注意されたい。上記新たなデータはステップS18の後で生成することもできる。また、上記制御信号46はステップS18の前にイネーブルすることもできる。
【0044】
Vt取得サイクルの間において、Vdataは接地レベルにあり、データノードDLにおける電圧は事前充電/放電動作(Vp)によりTFTのVtに等しくなる。データノードDL上の該電圧はS/H回路42によりサンプリング及び保持される。前記Vtは該S/H回路42を介して加算器40に供給される。Vdataが接地レベルから所望の電圧レベルに増加されると、加算器40はVtとVdataとの和を出力する。スイッチ44は、プログラミング制御信号46に応答してオンする。そして、データノードDLの電圧は(Vt+Vdata)となる。ハイブリッド駆動回路12Bを有するシステム2の動作を示すタイムチャートは図5のものと同様である。
【0045】
図8は、図1のハイブリッド駆動回路12に適用可能なハイブリッド駆動回路の他の例を示している。図8のハイブリッド駆動回路12Cは電圧プログラム技術を実施化する。
【0046】
該ハイブリッド駆動回路12Cは直接デジタルハイブリッド駆動回路である。該直接デジタルプログラミング回路12Cは、デジタルデータ(Vdata)を入力するマイクロコンピュータuC50と、デジタル/アナログ(D/A)変換器52と、電圧に影響を与えないで電流を増加させる電圧フォロア54と、アナログ/デジタル(A/D)変換器56とを含んでいる。
【0047】
駆動TFTの閾Vtは緩やかに増加し得る。従って、駆動TFTの閾Vtは各プログラミングサイクルで取得する必要はないであろう。これは、プログラミングサイクルの大部分に対してVt取得を実効的に隠蔽することになる。直接デジタルハイブリッド駆動回路12Cにおいて、ピクセル回路10Aから取得された閾Vtは、A/D変換器56でデジタル化され、uC50に含まれるメモリに記憶される。当該ピクセルの輝度を定めるデジタルデータは、uC50においてVtに加算される。結果としての電圧は、次いで、D/A変換器52においてアナログ値に戻され、これがピクセル回路10Aにプログラムされる。このプログラム方法は、Vt取得の遅い処理を補償するように設計されている。
【0048】
図9は、図8のハイブリッド駆動回路12Cの動作を示す例示的フローチャートを図示している。Vt取得モードにおいては、ステップS30においてVtがサンプリングされ、記録される。書込モードがイネーブルされると、新たなデータが上記の記録されたデータに基づいて供給される。図8のハイブリッド駆動回路12Cを有するシステムの動作は、図9のものに限定されるものではないことに注意されたい。書込モードにおいて、Vt取得を実施しないで、記録されているデータを使用することもできる。
【0049】
図10は、図8のハイブリッド駆動回路12Cの動作を示す例示的タイムチャートを図示している。Vt取得の間において、A/D変換器56によるサンプリングが実施される。次のサイクルにおいて、ハイブリッド駆動回路12Cは、前に取得されuC50に記録されたVtを使用することができる。
【0050】
A/DによるデータノードDL上の出力の変換は、各プログラムサイクルにおいてVtを取得しなければならない必要性を除去することができる。ピクセル回路10AのVtは、毎秒1回又はそれより少なく取得すればよい。従って、フレームサイクル当たり表示器の1行だけに対してVtを取得すればよい。これは、ピクセルプログラミングサイクルのための時間量を実効的に増加させる。より少ない頻度のVt取得の必要性は、より速いプログラミング時間を保証する。
【0051】
上記記載では、図1のピクセル回路10を説明するために図2が使用された。しかしながら、ピクセル回路10は図2のものに限定されるものではない。ピクセル回路10は、図11に図示したピクセル回路(J. Kanichi, J.-H. Kim, J.Y. Nahm, Y. He及びR. Hattoriによる「アモルファスシリコン薄膜トランジスタ型アクティブマトリクス有機発光表示器」アジア表示器IDW2001、第315頁)とすることもできる。図11のピクセル回路は、4つのTFT64〜70、キャパシタCST72及びOLED74を含んでいる。TFT68は、OLED74及びキャパシタCST72に接続された駆動TFTである。図11のピクセル回路は、Vselect1及びVselect2により選択され、Idataによりプログラムされる。取得される電圧は、OLED74及びT3
68の間の電圧の組み合わせである。該技術はVt及びOLED74の両方の電圧変化を補償する。図11のIdataは図2のデータノードDLに対応する。
【0052】
図12は、本発明の他の実施例によるAMOLED表示器を駆動するためのシステムを図示している。図12のシステム82は、訂正テーブル80と、電圧プログラム方法を実施するためのソースドライバ14と、電流プログラム方法を実施するための基準電流源94とを有するハイブリッドプログラミング回路を含んでいる。該システム82は複数のピクセル回路を有する表示器を電圧プログラム方法及び電流プログラム方法を用いて駆動する。
【0053】
各構成要素を制御するために、ハイブリッドコントローラ98が設けられている。図12において、ハイブリッドコントローラ98は、一例として、A/D変換器96と補正テーブル80との間に配置されている。該ハイブリッドコントローラ98は図1のハイブリッドコントローラ16と類似している。
【0054】
当該システム82により駆動されるピクセル回路は図1のピクセル回路10とすることができ、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路であり得る。該システム82により駆動されるピクセル回路は図2又は図11により実施化することができるが、図2及び11のものに限定されるものではない。
【0055】
該ハイブリッドプログラミング回路は、データソース90からのデータを、補正テーブル80及びA/D変換器96に基づいて補正する補正計算モジュール92を含んでいる。該補正計算モジュール92により補正されたデータは、ソースドライバ14に供給される。該ソースドライバ14はVdataを補正計算モジュール92から出力される補正されたデータに基づいて発生する。ソースドライバ14からのVdata及び基準電流源94からのIdataはハイブリッドドライバ12に供給される。
【0056】
データソース90は、例えば(限定されるものではないが)DVDである。ハイブリッドドライバ12は、スイッチングマトリクス又は図8、20のデジタルプログラミング回路(又は複数の回路)、又はこれらの組み合わせのいずれかとして実施化することができる。A/D変換器96は図8のA/D変換器56とすることができる。当該システム82はA/D変換器96(56)を用いて前述したVt取得技術を実施することができる。
【0057】
補正テーブル80は、ルックアップテーブルである。補正テーブル80は、ピクセル回路をプログラムするために要する電流と該電流を得るために要する電圧との間の関係を記録する。該補正テーブル80は全体の表示器における各ピクセルに対して構築される。
【0058】
本説明においては、ピクセル回路をプログラムするために要する電流と該プログラミング電流を得るために要する電圧との間の上記関係は“電流/電圧補正情報”、“電流/電圧補正曲線”、“電流/電圧情報”又は“電流電圧曲線”と呼ぶ。
【0059】
図12において、補正テーブル80は補正計算モジュール92とは別個に図示されている。しかしながら、補正テーブル80は補正計算モジュール92内に含めることもできる。
【0060】
図12のシステムの動作は、2つのモード、即ち表示モード及び校正モードを有する。表示モードにおいては、データソース90からのデータが補正テーブル80内のデータを用いて補正され、ソースドライバ14に供給される。ハイブリッドドライバ12は該表示モードには関わらない。校正モードでは、基準電圧源94からの電流がピクセル回路に供給され、該電流に関連する電圧がピクセル回路から読み取られる。該電圧はA/D変換器96によりデジタルデータに変換される。補正テーブル80は該デジタルデータに基づいて正しい値により更新される。
【0061】
表示モードの間においては、電圧プログラム方法が実施される。ピクセル回路のデータライン(例えば、図2のDL)上の電圧が、ピクセルの輝度を決定する。ピクセル回路をプログラムするのに要する電圧は、補正テーブル80に記憶された電流/電圧補正情報と組み合わされた、表示されるべきピクセルの輝度から(入力ビデオ情報から)計算される。補正テーブル80上の情報は入力ビデオ情報と組み合わされて、各ピクセルが長期間の使用にわたり一定の輝度を維持することを保証する。
【0062】
当該表示器が一定の期間にわたり使用された後、該表示器は校正モードに入る。電流源94はハイブリッドドライバ12を介してピクセル回路のデータ入力ノード(DL)に接続される。各ピクセルは電流プログラム方法によりプログラムされ(そこでは、データライン上の電流のレベルがピクセルの輝度を決定する)、該電流を達成するのに要する電圧がA/D変換器96により読み取られる。
【0063】
ピクセル電流をプログラムするのに要する電圧は、A/D変換器96により複数の電流点でサンプリングされる。該複数の点は、可能性のある電流レベル(例えば、8ビットに対しては256の可能性のあるレベル、又は6ビットに対しては64のレベル)の部分集合である得る。電圧測定値の該部分集合は、測定点から補間される補正テーブル80を構築するために使用される。
【0064】
校正モードは、ユーザのコマンドを介して入ることができるか、又は校正が表示リフレッシュ期間の間に行われるように通常の表示モードと組み合わせることができる。
【0065】
一実施例においては、全体の表示を一度に校正することができる。表示器は、各ピクセルが電流及び記録された電圧によりプログラムされる短い期間の間に、入力ビデオ情報を示すのを停止することができる。
【0066】
他の例では、一定数のフレーム毎に1ピクセルのように、ピクセルの部分集合を校正することができる。これは、実質的にユーザに対しては透明となり、それでいて補正情報は各ピクセルに関して取得することができる。
【0067】
従来の電圧プログラム方法が使用される場合、ピクセル回路は開ループ構成でプログラムされ、その場合においてはピクセル回路からのTFTの閾電圧ズレに関する帰還は存在しない。従来の電流プログラム方法が使用された場合、ピクセルの輝度は時間にわたり一定に留まり得る。しかしながら、電流プログラム方法は遅い。従って、テーブルルックアップ技術は、電流プログラム方法の技術を電圧プログラム方法の技術と組み合わせる。ピクセル回路は、電流プログラム方法により電流でプログラムされる。該電流を維持するための電圧が、読み取られ、ルックアップテーブルに記憶される。特定のレベルの電流がピクセル回路に供給される次回には、電流でプログラムする代わりに、ピクセル回路はルックアップテーブル上の情報に基づいてプログラムされる。従って、該技術は電流プログラム方法に固有の補償を得ながら、電圧プログラム方法でのみ可能な高速プログラミング時間を得る。
【0068】
上記説明においては、補正テーブル(ルックアップテーブル)80は電流/電圧補正情報を補正するために使用された。しかしながら、図12のシステム82は上記ルックアップテーブルを、図3、6、8又は20のハイブリッド駆動回路との組み合わせでVtズレ及び電流/電圧補正情報を同時に補正するために使用することもできる。
【0069】
例えば、幾つかの電圧測定値がA/D変換器96(56)により多数の異なる電流点で捕捉される。ハイブリッドコントローラ98は、電圧対電流曲線を零電流点まで延長することによりVtズレ情報を導出する。該Vtズレ情報は、入力表示データに適用されるテーブルのアレイ(補正テーブル80)に記憶される。
【0070】
図8又は20のuC50は斯かるルックアップテーブルを使用して適切な電圧を発生し、ピクセル回路をプログラムすることができる。
【0071】
図3のハイブリッド回路12A及び図6のハイブリッド回路12Bは、図12のシステムに組み込むことができる。
【0072】
図13〜14は、図12のシステムの動作を示すための例示的フローチャートを図示している。図13を参照すると、ステップS40において校正モードがイネーブルされる。ステップS42において、ピクセル回路が選択され、該選択されたピクセル回路に対して電流プログラミングが実施される。ステップS44においては、スイッチマトリクスイネーブル信号がイネーブルされる。次いで、ピクセル回路への接続が変更される。ステップS46においてVtがサンプリングされ、次いでステップS48において補正テーブルが作成/補正される。図14を参照すると、ステップS50においてビデオデータが上記補正テーブルに基づいて補正される。次いで、ステップS52では、新たなVdataが上記の補正されたデータに基づいて作成される。
【0073】
書込モードは、校正モードを実施しないで前に作成された補正テーブルに基づいて実施することもできることに注意されたい。また、図12のシステムの動作は図13〜14に限定されるものではないことに注意されたい。
【0074】
図15は、Vtズレ取得と電流/電圧補正との組み合わせを示すための例示的タイムチャートを図示している。図15のスイッチマトリクスイネーブル信号は、図12のハイブリッドドライバ12のための制御信号を表している。
【0075】
図12及び15を参照すると、校正モード(即ち、電流プログラム方法)はスイッチマトリクスイネーブル信号がハイの場合にイネーブルされる。プログラミングモード(即ち、電圧プログラム方法)は該スイッチマトリクスイネーブル信号がローの場合にイネーブルされる。しかしながら、校正モードは該スイッチマトリクスイネーブル信号がローである場合にもイネーブルすることができる。また、プログラミングモードはスイッチマトリクスイネーブル信号がハイの場合にもイネーブルすることができる。
【0076】
A/Dサンプリングは校正モードの間に実施される。該校正モードの間において、基準電流源94からの電流がピクセル回路に供給される。前記データ入力ノード上の電圧はA/D変換器96によりデジタル電圧に変換される。このデジタル電圧及び該デジタル電圧に関連する電流に基づいて、電流/電圧補正情報がルックアップテーブルで記録される。Vtズレ情報は、補正テーブル80におけるデータ又はA/D変換器96からの出力に基づいて発生される。
【0077】
図12のシステム82は、上述したテーブルルックアップ技術に加えて、電流/電圧補正情報をリフレッシュするために隠蔽リフレッシュ技術(hidden refresh technique)を実施することができる。
【0078】
隠蔽リフレッシュ動作の下では、新たな電流/電圧補正情報は、ユーザの知覚から完全に隠されたままで構築される。この技術は、スクリーン上に現在表示されている情報(即ち、入力ビデオデータ)を利用する。当該表示器の製造工程の間において実行された完全な校正ルーチンからのピクセル特性を得ることにより、該表示器の各ピクセルに対する電流/電圧補正情報は分かる。該表示器の使用の間において、電流/電圧補正曲線はVtの変化によりずれる可能性がある。上記電流/電圧補正曲線に沿う単一の点(これは、現在表示されているデータ、即ちビデオ画像の一部である)を測定することにより、新たな電流/電圧補正曲線は、上記点から、該測定された点に一致されるように補外される。この新たな電流/電圧補正曲線に基づいて、Vtズレ情報が導出され、該情報がVtのズレを補償するために使用される。
【0079】
図16は、図12のシステムの隠蔽リフレッシュ動作の例示的フローチャートを図示している。先ず、表示器の製造の間に実施される校正処理の間において電流/電圧曲線が作成される(ステップS62)。図17は、斯かる電流/電圧補正曲線のサンプルの一例を示している。
【0080】
図16を参照して、次のステップは、当該表示器の使用の間において上記曲線に沿う点を測定することである。この点は当該曲線に沿う如何なる点とすることもでき、従ってユーザが現在スクリーン上で有する如何なるデータも校正に使用することができる(ステップS64)。図18は、図17の電流/電圧補正及び新たに測定されたデータ点の一例を示している。
【0081】
図16を参照して、最後のステップは、前記電流/電圧補正曲線を、測定された電圧対電流関係の上記点までずらすことである(ステップS66)。図19は、図18の測定された点に基づく新たな電流/電圧補正曲線の一例を示している。
【0082】
図17〜19に関連する処理は、図12のハイブリッドコントローラ98内で実施される。
【0083】
図12のシステム82は、組み合わされた電流及び電圧プログラム技術を実施することができる。図20は、組み合わされた電流及び電圧プログラム技術を実施するためのハイブリッド駆動回路の一例を図示している。図20のハイブリッド駆動回路は図12のハイブリッドドライバ12に含めることができる。
【0084】
図20のハイブリッド駆動回路においては、ピクセル回路のデータラインDLに対してデジタルハイブリッド駆動回路12C及び電流源100が設けられている。
【0085】
温度、閾電圧ズレ又は他の要因による電流/電圧補正曲線の変化を補償する当該回路の能力を向上させるために、ピクセル回路のプログラミングは2つのフェーズに分割される。
【0086】
書込モードの間において、ピクセル回路10Aは、駆動TFTのゲート電圧を適切な値に設定するために先ず電圧でプログラムされ、次いで、電流プログラムフェーズが後続する。この場合、電流プログラムフェーズは出力電流を微細に整合させることができる。図20のシステムは電流プログラムよりも高速であり、電流プログラム方法の補償能力を有する。
【0087】
図20には、デジタルハイブリッド駆動回路12Cが設けられている。しかしながら、上記の組み合わされた電流及び電圧プログラム技術は、図3のハイブリッド駆動回路12A又は図6のハイブリッド駆動回路12Bを電流源100と組み合わせることにより実施化することもできる。電流源100は、図12の基準電流源94とすることができる。
【0088】
図1のシステム2は、上述した隠蔽リフレッシュ技術を実施することができる。また、図1のシステム2は、組み合わされた電流及び電圧プログラム技術を実施することができる。また、図1のシステム2は、組み合わされた電流及び電圧プログラム技術を実施するために図20のハイブリッド駆動回路を含むことができる。
【0089】
次に、直接デジタルプログラム方法の拡張を詳細に説明する。直接デジタルプログラム方法(図6、8及び20)は、アクティブマトリクス液晶表示器(AMLCD)を駆動するために使用されるもののような電圧プログラム列ドライバを用いるOLEDアレイ(例えば、4T
OLEDアレイ)、又は電圧プログラム型アクティブマトリクス有機発光ダイオード(AMOLED)表示器、又は如何なる他の電圧出力表示器ドライバを駆動するようにも拡張することができる。
【0090】
図21は、本発明の他の実施例による複数のピクセル回路を有するAMOLEDアレイを駆動するためのシステムを図示している。図21のシステム105は、電圧列ドライバと112と、プログラマブル電流源114と、スイッチングネットワーク116と、A/D変換器118と、行ドライバ120とを含んでいる。
【0091】
電圧列ドライバ112は,電圧でプログラムされる列ドライバである。電圧列ドライバ112及び行ドライバ120の各々は、AMLCD用に設計されたもののような電圧出力を有する如何なるドライバとすることもできる。電圧列ドライバ112及びプログラマブル電流源114は、スイッチングネットワーク116を介してOLEDアレイ110に接続されている。OLEDアレイ110は、AMOLED表示器を形成し、複数のピクセル回路(図1の10のような)を含んでいる。該ピクセル回路は、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路とすることができる。
【0092】
A/D変換器118は、アナログ信号(即ち、表示器110を駆動する電流)がデジタル信号として読み戻されるのを可能にするインターフェースである。この場合、斯かる電流に関連するデジタル信号は処理し及び/又は記憶することができる。A/D変換器118は図8及び20のA/D変換器56とすることができる。列ドライバ112は、図1及び12のソースドライバ14とすることができる。
【0093】
図21のシステム105は、上述したように校正モード及び表示モードを実施する。
【0094】
図22は、図21のスイッチングネットワーク116の一例を図示している。図22のスイッチングネットワーク116は、2つのMOSFETスイッチ122及び124を有し、これらMOSFETスイッチは表示器(110)の列を、列ドライバ112への接続から電流源114とA/D変換器118との組み合わせへ、又はその逆に切り換えることができる。シフトレジスタ126は上記MOSスイッチ122及び124の動作を制御するデジタル制御信号の源である。インバータ128は、シフトレジスタ126からの出力を反転する。このようにして、スイッチ122がオン(オフ)である場合、スイッチ124はオフ(オン)となる。
【0095】
スイッチングネットワーク116は、列ドライバ112におけるガラスの外に、又はTFTスイッチを使用して斯かるガラス上に直接配置することができる。
【0096】
図21〜22を参照すると、システム105は1つの電流源114のみを使用している。電圧プログラミングドライバ(AMLCDドライバ又は何らかの他の電圧出力ドライバ等の)が表示器110の残部を駆動する。スイッチングマトリクス(スイッチングネットワーク116)が、ピクセルアレイ内の異なるピクセルが単一の電流源114に時分割方法により接続されるのを可能にする。これが、単一の電流源が全体の表示器に適用されるのを可能にしている。これは、ドライバ回路の価格を低下させると共に、ピクセル回路のプログラミング時間を速くさせる。
【0097】
システム105は、ピクセル回路のデータノード(例えば図2のDL)のアナログ出力をデジタルデータに変換するためにA/D変換器118を使用している。該A/D変換器118による変換は、各プログラムサイクルでVtを取得しなければならない必要性を除去する。ピクセル回路のVtは、数分毎に1回取得されればよい。このように、パネルの1列を各リフレッシュサイクルで取得することができる。
【0098】
全ての列に対して、1つのみのA/D118が実施化される。当該回路はフレームリフレッシュ当たり1つのピクセルのみを取得する。例えば、320x240のパネルの場合、ピクセルの数は76,800である。30Hzのフレーム速度の場合、全体のフレームの全ピクセルからVtを取得するために要する時間は、43分である。これは、Vtが時間内に大幅にずれない限り、幾つかの用途に対しては許容することができる。
【0099】
寄生部分は、Vtを取得するためのキャパシタを放電する時間量にのみ影響を与える。当該回路は電圧でプログラムされるので、斯かる寄生部分により影響を受けることはない。Vtはフレーム時間当たり1列だけしか取得されないので、長くすることができる。例えば、30Hzのフレーム速度を持つ320列の表示器の場合、各フレーム時間は33msである。電圧プログラミングの場合、ピクセルを70us内でプログラムすることが可能である。320列に対しては、当該表示器を更新するための時間は22msとなり、充電/放電サイクルを完了するために11msが依然として残る。
【0100】
システム105は、上述したようにVtズレを補償し及び/又は電流/電圧情報を補正するためにルックアップテーブル技術を実施することができる。
【0101】
システム105は、表示器110における各ピクセル回路(10)のVtズレ情報及び電流/電圧補正情報を取得するために隠蔽リフレッシュ技術を実施することができる。この電流/電圧補正情報はルックアップテーブル(例えば、図12の補正テーブル80)を導入するために使用され、該テーブルは経時により生じる当該ピクセル回路内の劣化を補償するために使用される。費用を低減するために、電流でプログラムされる回路の数は減少されたので、列ドライバ当たり1つの代わりに、表示器当たり1つしか存在しない。
【0102】
システム105は、前述したように組み合わされた電流及び電圧プログラミング技術を実施することができる。
【0103】
ピクセル回路の電流/電圧情報は、図23に図示したシステムを実施化することにより更に補正することができる。図23は、ピクセル回路の電流/電圧情報を補正するためのシステムを図示している。図23には、表示器130が2T又は4TのOLEDアレイとして図示されている。しかしながら、表示器130は、各々が3個の又は5個以上のトランジスタを持つような複数のピクセル回路を含むこともできる。表示器130は、電圧駆動型ピクセル回路又は電流駆動型ピクセル回路を含むことができる。図23のシステムは、図1、12及び22のシステム2、82及び105に適用することができる。
【0104】
図23に示されるように、スイッチ132がOLEDの共通電極を切断するために設けられている。OLEDに対して2つの電極が設けられることは良く知られている。一方は当該ピクセル回路に接続され、他方は全てのOLEDに接続された共通電極である。斯かる共通電極はOLEDの型式に応じてVdd又はGNDとなり得ることに注意されたい。スイッチ132は、OLEDの共通電極を、ハイサイドコモンモードセンサ(TIによるINA168等)を使用した電流感知ネットワーク134に接続する。該電流感知ネットワーク134は上記共通電極を経る電流を測定する。
【0105】
校正フェーズの間において、各ピクセルは個々に点灯され、消費された電流が感知ネットワーク134により取得される。この取得された電流は、図8又は20の直接デジタルハイブリッド駆動回路により導入されたルックアップテーブル(例えば、図12の補正テーブル80)を補正するために使用される。
【0106】
当該アレイの死んだピクセル及び漏れ電流の影響を含めるために、暗表示器電流を取得することができる。この手順の間においては、全ピクセルがオフされ、電流(即ち、暗表示器電流)が測定される。
【0107】
本発明の上記実施例によれば、電流プログラム型ピクセル回路の主要な問題(遅いプログラミング時間である)が解決される。ピクセル回路を補償するために帰還を使用するという思想は、電圧プログラム型駆動方法の速いプログラミング能力を維持しながら表示器の均一さ及び安定性を向上させる。
【0108】
本発明を、1以上の実施例に関して説明した。しかしながら、当業者にとっては、請求項に記載された本発明の範囲から逸脱すること無しに多くの変形及び変更をなすことができることは明らかであろう。
【図面の簡単な説明】
【0109】
【図1】図1は、本発明の一実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図2】図2は、図1のピクセル回路の一例を示す概要図である。
【図3】図3は、図1に適用可能なハイブリッド駆動回路の一例を示す概要図である。
【図4】図4は、図3のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図5】図5は、図3のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。
【図6】図6は、図1に適用可能なハイブリッド駆動回路の他の例を示す概要図である。
【図7】図7は、図6のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図8】図8は、図1に適用可能なハイブリッド駆動回路の他の例を示す概要図である。
【図9】図9は、図8のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図10】図10は、図8のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。
【図11】図11は、図1のピクセル回路の他の例を示す概要図である。
【図12】図12は、本発明の他の実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図13】図13は、図12のシステムの動作を示すための例示的フローチャートである。
【図14】図14は、図12のシステムの動作を示すための例示的フローチャートである。
【図15】図15は、図12のシステムの動作を示すための例示的タイムチャートである。
【図16】図16は、図12のシステムの隠蔽リフレッシュ動作のための例示的フローチャートである。
【図17】図17は、電流/電圧補正曲線のサンプルの一例を示す図である。
【図18】図18は、図17の電流/電圧補正曲線及び新たに測定されたデータ点の一例を示す図である。
【図19】図19は、図18の測定点に基づく新たな電流/電圧補正曲線の一例を示す図である。
【図20】図20は、組み合わされた電流及び電圧プログラム技術を実施するプログラム回路の他の例を示すブロック図である。
【図21】図21は、本発明の他の実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図22】図22は、図21のスイッチングネットワークの一例を示す概要図である。
【図23】図23は、ピクセル回路の電流/電圧情報を補正するシステムを示す概要図である。
【技術分野】
【0001】
本発明は、表示技術に係り、より特定的にはピクセル回路を駆動するための技術に関する。
【背景技術】
【0002】
アクティブマトリクス型有機発光ダイオード(AMOLED)表示器が従来技術において良く知られている。AMOLED表示器は種々のツールにおいてフラットパネルとして益々使用されている。
【0003】
AMOLED表示器は、電圧プログラム型表示器又は電流プログラム型表示器のいずれかとして分類される。電圧プログラム型表示器は、データが表示器に電圧として供給されるような電圧プログラム方法により駆動される。電流プログラム型表示器は、データが表示器に電流として供給されるような電流プログラム方法により駆動される。
【発明の開示】
【発明が解決しようとする課題】
【0004】
電流プログラム方法の利点は、電圧プログラム方法よりもピクセルの輝度が時間にわたり一層一定のままとなるようなピクセル設計を容易化することができることである。しかしながら、電流プログラム方法は、列に関連するキャパシタを充電するのに一層長い時間を必要とする。
【0005】
従って、電流駆動型AMOLED表示器を駆動する新たな方法であって、高速度及び高品質を保証するような方法を提供したいという要求が存在する。
【課題を解決するための手段】
【0006】
本発明は、AMOLED表示器におけるピクセル回路を駆動するシステム及び方法に関するものである。
【0007】
本発明のシステム及び方法は、電流駆動型AMOLED表示器に対して電圧プログラム方法を使用する。
【0008】
本発明の一態様によれば、各々が複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するような複数のピクセル回路を含む表示器を駆動するシステムであって、前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、前記データドライバ又は前記電流源を1以上のピクセル回路に選択的に接続するスイッチングネットワークとを含むようなシステムが提供される。
【0009】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードを事前充電及び放電して該データノードから前記TFTの閾電圧情報を得る事前充電コントローラと、前記ピクセル回路を前記得られた閾電圧情報及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするハイブリッド駆動回路とを含むようなシステムが提供される。
【0010】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動するシステムであって、前記ピクセル回路のデータノードから該ピクセル回路をプログラムするのに要する電圧をサンプリングするサンプラと、前記ピクセル回路を前記サンプリングされた電圧及び該ピクセル回路上に表示されるビデオデータ情報に基づいてプログラムするプログラミング回路とを含むようなシステムが提供される。
【0011】
本発明の他の態様によれば、複数の薄膜トランジスタ(TFT)と有機発光ダイオード(OLED)とを有するようなピクセル回路を駆動する方法であって、ピクセル回路を選択すると共に該ピクセル回路のデータノードを事前充電するステップと、該事前充電されたデータノードが放電されるのを可能にするステップと、該放電ステップを介して前記TFTの閾電圧を導出するステップと、該導出された閾電圧に基づいてプログラミングデータを補償するステップを含み前記ピクセル回路をプログラムするステップとを含むような方法が提供される。
【0012】
本発明の上記概要は必ずしも本発明の全てのフィーチャを記述したものではない。
【0013】
本発明のこれら及び他のフィーチャは、添付図面を参照する下記の説明から一層明らかとなるであろう。
【発明を実施するための最良の形態】
【0014】
本発明の実施例を、AMOLED表示器を用いて説明する。以下に述べる駆動方法は、電流プログラム(駆動)型ピクセル回路及び電圧プログラム(駆動)型ピクセル回路に適用可能である。
【0015】
更に、以下に述べるハイブリッド技術は、a)増加された輝度均一性を達成するためにピクセルに対するデータ、選択又は電源入力の複雑なタイミングを使用するような如何なる駆動方法、b)電流又は電圧帰還を使用するような如何なる駆動方法、c)光学的帰還を使用するような如何なる駆動方法をも含む如何なる既存の駆動方法にも提供することもできる。
【0016】
ピクセル回路の発光材料は、特定的には有機発光ダイオード(OLED)技術、特には(限定されるものではないが)蛍光体(fluorescent)、燐光体(phosphorescent)、ポリマ及びデンドリマ(dendrimer)材料等の如何なる技術のものとすることもできる。
【0017】
図1を参照すると、本発明の一実施例によりAMOLED表示器5を駆動するシステム2が図示されている。AMOLED表示器5は複数のピクセル回路を含んでいる。図1には、一例として4つのピクセル回路10が示されている。
【0018】
システム2は、ハイブリッド駆動回路12と、電圧ソースドライバ14と、ハイブリッドプログラミングコントローラ16と、ゲートドライバ18Aと、電源18Bとを含んでいる。ピクセル回路10は、ゲートドライバ18A(Vsel)により選択され、ノードVdataを使用する電圧モードにより、又はノードIdataを使用する電流モードによりプログラムされる。ハイブリッド駆動回路12はプログラミングモードを選択し、これをハイブリッド信号を介してピクセル回路10に接続する。ピクセル回路10には、該ピクセル回路10から閾Vt情報(又はVtズレ情報)を得るために事前充電信号(Vp)が供給される。ハイブリッド駆動回路12は、斯かる事前充電技術が使用される場合は、事前充電を制御する。事前充電信号(Vp)はハイブリッド駆動回路12内で発生することができ、これは動作条件に依存する。電源18B(Vdd)は、表示器5を駆動すると共に該表示器5の電力消費を監視するために要する電流を供給する。
【0019】
ハイブリッドコントローラ16は、全体のハイブリッドプログラミング回路を構成する個々の構成要素を制御する。ハイブリッドコントローラ16は、タイミングを処理し、所要の機能が発生する順序を制御する。ハイブリッドコントローラ16は、ハイブリッド駆動回路12に供給されるデータIdataを発生することができる。システム2は、基準電流源を有することができ、Idataはハイブリッドコントローラ16の制御の下で供給することができる。
【0020】
ハイブリッドドライバ12は、スイッチングマトリクスとして、又は図3、6、8若しくは20のハイブリッド駆動回路(又は複数の回路)又はこれらの組み合わせとして実施化することができる。
【0021】
本説明において、Vdataは、データ、データ信号、上記データ若しくはデータ信号Vdataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノード上の電圧を示す。同様に、Idataは、データ、データ信号、上記データ若しくはデータ信号Idataを供給するためのデータライン若しくはノード、又は上記データライン若しくはノードにおける電流を示す。Vpは、事前充電信号、事前充電パルス、事前充電/放電するための事前充電電圧、及び上記事前充電信号、事前充電パルス若しくは事前充電電圧Vpを供給するためのライン若しくはノードを示す。Vselは、ピクセル回路を選択するためのパルス若しくは信号、又は上記パルス若しくは信号Vsを供給するためのライン若しくはノードを示す。“ハイブリッド信号”、“ハイブリッド信号ノード”及び“ハイブリッド信号ライン”なる用語は、互換性を以って使用することができる。
【0022】
ピクセル回路10は、複数のTFTと、有機発光ダイオード(OLED)とを含んでいる。TFTはn型TFT又はp型TFTとすることができる。該TFTは、例えば(限定されるものではないが)アモルファスシリコン(a-Si:H)型TFT、多結晶シリコン型TFT、結晶シリコン型TFT又は有機半導体型TFTである。OLEDは通常(P−I−N)積層又は反転(N−I−P)積層とすることができる。OLEDは1以上の駆動TFTのソース又はドレインに配置することができる。
【0023】
図2は、図1のピクセル回路10の一例を図示している。図2のピクセル回路は、4つの薄膜トランジスタ(TFT)20〜26と、キャパシタCs28と、有機発光ダイオード(OLED)30とを含んでいる。TFT(Tdrive)26は、OLED30とキャパシタCs28とに接続された駆動TFTである。図2のピクセル回路は、選択ラインVselにより選択され、データラインDLによりプログラムされる。データラインDLは、図1のハイブリッド駆動回路12から出力されるハイブリッド信号により制御される。
【0024】
図2には、4つのTFTが図示されている。しかしながら、図1のピクセル回路10は3以下の又は5以上のTFTを含むこともできる。
【0025】
本説明において、“データラインDL”及び“データノードDL”なる用語は互換性をもって使用することができる。
【0026】
図1〜2を参照すると、データノードDLは駆動TFT(例えば、図2のTdrive26)の閾Vt又は閾Vtズレを得るために事前充電及び放電される。本説明において、Vtズレ、Vtズレ情報、Vt及びVt情報は互換可能に使用することができる。次いで、ピクセル回路10はソースドライバ14により電圧プログラミング方法を用いて連続的にプログラムされる。得られたVtズレ情報は、ピクセル回路10の劣化を補償するために使用され、かくして、表示器5の均一な輝度を維持する。
【0027】
Vtを得る処理は、図2におけるピクセル回路のT1
20及びT2 22にVselを印加することにより開始する。このような動作は、T3 24のドレイン及びゲートが同一の電圧となるようにさせる。これは、T3 24のVtが、先ず事前充電電圧VpをデータラインDLに印加し、該データラインが次いで放電されるのを可能にすることにより導出されるのを可能にする。放電の率はVtの関数である。従って、放電の率の測定により、Vtを得ることができる。
【0028】
図3は、図1のハイブリッド駆動回路12に適用可能なハイブリッド駆動回路の一例を図示している。図3のハイブリッド駆動回路12Aは電圧プログラム技術を実施化する。
【0029】
図3のハイブリッド駆動回路12Aは電荷プログラムキャパシタCc32を含んでいる。該電荷プログラムキャパシタCc32は、データラインVdataとデータノードDLとの間に設けられている。事前充電ラインVpも、データノードDLに接続されている。
【0030】
ハイブリッド駆動回路12Aは、4つのTFTを有するピクセル回路10A(図2のピクセル回路のような)に対して設けられている。しかしながら、ピクセル回路10Aは5以上のTFT又は4未満のTFTを含むこともできる。
【0031】
充電プログラムキャパシタCc32は、ピクセル回路10Aを、定数KによりスケーリングされたTFTの閾VtとVdataとの和に等しい電圧でプログラムするために設けられている。該定数は電荷蓄積キャパシタ(例えば、図2のCs28)及び電荷プログラムキャパシタCc32により形成される分圧ネットワークにより決定される。
【0032】
図4は、図3のハイブリッド駆動回路12Aの動作を示す例示的フローチャートを図示している。ステップS10において、事前充電モードがイネーブルされる。ステップS12においては、ピクセル回路が選択され、事前充電(Vp)が開始される。ステップS14において、Vt取得モードがイネーブルされ、ステップS16において、放電(Vp)が開始する。Vt情報は、Cc32を介して取得される。次いでステップS18において、書込モードがイネーブルされる。
【0033】
図5は、図3のハイブリッド駆動回路12Aの動作を示す例示的タイムチャートを図示している。図において、Vdata0は当該ピクセル回路のデータノード(例えば、図2のDL)における電圧を表し、Idata0は該ピクセル回路のデータノード(例えば、図2のDL)における電流を表している。
【0034】
当該プログラム手順は、プログラムされるべきピクセルをパルスVselで選択することにより開始する。同時に、事前充電パルスVpが当該ピクセル回路のデータ入力端(例えば、図2のDL)に印加される。
【0035】
Vt取得フェーズの間において、データライン(DL)上の電圧は、ハイに保持されたVselラインに対して電流ミラー接続状態のピクセル回路を介して放電されるのを可能にされる。データライン(DL)は或る電圧まで放電され、該電圧から駆動TFTのVtが導出される。Vdataにおける電圧は接地レベルである。
【0036】
プログラム(書込)フェーズの間においては、計算された補償された電圧がピクセル回路のデータ入力ライン(DL)に供給される。当該プログラムルーチンはVsel信号を低下させることにより完了する。
【0037】
上記の計算された補償された電圧は、電荷プログラミングキャパシタCc32なるアナログ手段を介して得られる。しかしながら、補償された電圧を得るための如何なる他のアナログ手段も使用することができる。更に、上記の計算された補償された電圧を得るために、如何なる(外部の)デジタル回路(例えば、図7の50)も使用することができる。
【0038】
前記ソースドライバ(図1の14)は、VdataをキャパシタCc32に供給する。Vdataが接地レベルから所望の電圧レベルまで増加すると、Idataにおける電圧は(Vt+Vdata)*Kに等しくなる。
【0039】
図3の構成は単純であり、容易に実施化される。
【0040】
図6は、図1のハイブリッド駆動回路に適用可能なハイブリッド駆動回路の他の例を図示している。図6のハイブリッド駆動回路12Bは、電圧プログラム技術を実施する。
【0041】
ハイブリッド駆動回路12Bは、加算器40、サンプル/ホールド(S/H)回路42及びスイッチングエレメント44を含んでいる。S/H回路42はIdataをサンプリングし、或る期間保持する。加算器40はVdata及びS/H回路42の出力を入力する。スイッチングエレメント44は、プログラミング制御信号46に応答して加算器40の出力端をデータノードDLに接続する。
【0042】
ハイブリッド駆動回路12Bは、VtとVdataとの和に等しいプログラミング電圧を生成するために、電荷結合キャパシタCc32の代わりに加算器40を使用する。該ハイブリッド駆動回路12Bは容量を使用しないので、プログラミング電圧は寄生容量により影響を受けることがなく、該回路は少ない電荷フィードスルー効果しか有さない。また、該ハイブリッド駆動回路12Bは電荷蓄積キャパシタを利用しないので、プログラミング電圧が斯かる電荷蓄積容量により影響を受けることがない。また、該ハイブリッド駆動回路12Bは電荷プログラミングキャパシタを利用しないので、より速いVt取得時間を達成する。斯かる電荷プログラミングキャパシタの削除は、当該プログラム方法の電荷依存性を除去する。このように、プログラミング電圧は、電荷が上記電荷蓄積キャパシタと当該システムの寄生容量との間で分配されることによる影響を受けることがない。この結果、高効率なプログラミング電圧が得られる。
【0043】
図7は、図6のハイブリッド駆動回路12Bの動作を示す例示的フローチャートを図示している。Vt取得モードの間においては、ステップS20においてVtがサンプリングされ、ステップS22において新たなデータが生成される。書込モードがイネーブルされると、ステップS24において上記新たなデータがプログラミング制御信号(46)に応答してピクセル回路に供給される。該ハイブリッド駆動回路12Bを有するシステムの動作は図7のものに限定されるものではないことに注意されたい。上記新たなデータはステップS18の後で生成することもできる。また、上記制御信号46はステップS18の前にイネーブルすることもできる。
【0044】
Vt取得サイクルの間において、Vdataは接地レベルにあり、データノードDLにおける電圧は事前充電/放電動作(Vp)によりTFTのVtに等しくなる。データノードDL上の該電圧はS/H回路42によりサンプリング及び保持される。前記Vtは該S/H回路42を介して加算器40に供給される。Vdataが接地レベルから所望の電圧レベルに増加されると、加算器40はVtとVdataとの和を出力する。スイッチ44は、プログラミング制御信号46に応答してオンする。そして、データノードDLの電圧は(Vt+Vdata)となる。ハイブリッド駆動回路12Bを有するシステム2の動作を示すタイムチャートは図5のものと同様である。
【0045】
図8は、図1のハイブリッド駆動回路12に適用可能なハイブリッド駆動回路の他の例を示している。図8のハイブリッド駆動回路12Cは電圧プログラム技術を実施化する。
【0046】
該ハイブリッド駆動回路12Cは直接デジタルハイブリッド駆動回路である。該直接デジタルプログラミング回路12Cは、デジタルデータ(Vdata)を入力するマイクロコンピュータuC50と、デジタル/アナログ(D/A)変換器52と、電圧に影響を与えないで電流を増加させる電圧フォロア54と、アナログ/デジタル(A/D)変換器56とを含んでいる。
【0047】
駆動TFTの閾Vtは緩やかに増加し得る。従って、駆動TFTの閾Vtは各プログラミングサイクルで取得する必要はないであろう。これは、プログラミングサイクルの大部分に対してVt取得を実効的に隠蔽することになる。直接デジタルハイブリッド駆動回路12Cにおいて、ピクセル回路10Aから取得された閾Vtは、A/D変換器56でデジタル化され、uC50に含まれるメモリに記憶される。当該ピクセルの輝度を定めるデジタルデータは、uC50においてVtに加算される。結果としての電圧は、次いで、D/A変換器52においてアナログ値に戻され、これがピクセル回路10Aにプログラムされる。このプログラム方法は、Vt取得の遅い処理を補償するように設計されている。
【0048】
図9は、図8のハイブリッド駆動回路12Cの動作を示す例示的フローチャートを図示している。Vt取得モードにおいては、ステップS30においてVtがサンプリングされ、記録される。書込モードがイネーブルされると、新たなデータが上記の記録されたデータに基づいて供給される。図8のハイブリッド駆動回路12Cを有するシステムの動作は、図9のものに限定されるものではないことに注意されたい。書込モードにおいて、Vt取得を実施しないで、記録されているデータを使用することもできる。
【0049】
図10は、図8のハイブリッド駆動回路12Cの動作を示す例示的タイムチャートを図示している。Vt取得の間において、A/D変換器56によるサンプリングが実施される。次のサイクルにおいて、ハイブリッド駆動回路12Cは、前に取得されuC50に記録されたVtを使用することができる。
【0050】
A/DによるデータノードDL上の出力の変換は、各プログラムサイクルにおいてVtを取得しなければならない必要性を除去することができる。ピクセル回路10AのVtは、毎秒1回又はそれより少なく取得すればよい。従って、フレームサイクル当たり表示器の1行だけに対してVtを取得すればよい。これは、ピクセルプログラミングサイクルのための時間量を実効的に増加させる。より少ない頻度のVt取得の必要性は、より速いプログラミング時間を保証する。
【0051】
上記記載では、図1のピクセル回路10を説明するために図2が使用された。しかしながら、ピクセル回路10は図2のものに限定されるものではない。ピクセル回路10は、図11に図示したピクセル回路(J. Kanichi, J.-H. Kim, J.Y. Nahm, Y. He及びR. Hattoriによる「アモルファスシリコン薄膜トランジスタ型アクティブマトリクス有機発光表示器」アジア表示器IDW2001、第315頁)とすることもできる。図11のピクセル回路は、4つのTFT64〜70、キャパシタCST72及びOLED74を含んでいる。TFT68は、OLED74及びキャパシタCST72に接続された駆動TFTである。図11のピクセル回路は、Vselect1及びVselect2により選択され、Idataによりプログラムされる。取得される電圧は、OLED74及びT3
68の間の電圧の組み合わせである。該技術はVt及びOLED74の両方の電圧変化を補償する。図11のIdataは図2のデータノードDLに対応する。
【0052】
図12は、本発明の他の実施例によるAMOLED表示器を駆動するためのシステムを図示している。図12のシステム82は、訂正テーブル80と、電圧プログラム方法を実施するためのソースドライバ14と、電流プログラム方法を実施するための基準電流源94とを有するハイブリッドプログラミング回路を含んでいる。該システム82は複数のピクセル回路を有する表示器を電圧プログラム方法及び電流プログラム方法を用いて駆動する。
【0053】
各構成要素を制御するために、ハイブリッドコントローラ98が設けられている。図12において、ハイブリッドコントローラ98は、一例として、A/D変換器96と補正テーブル80との間に配置されている。該ハイブリッドコントローラ98は図1のハイブリッドコントローラ16と類似している。
【0054】
当該システム82により駆動されるピクセル回路は図1のピクセル回路10とすることができ、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路であり得る。該システム82により駆動されるピクセル回路は図2又は図11により実施化することができるが、図2及び11のものに限定されるものではない。
【0055】
該ハイブリッドプログラミング回路は、データソース90からのデータを、補正テーブル80及びA/D変換器96に基づいて補正する補正計算モジュール92を含んでいる。該補正計算モジュール92により補正されたデータは、ソースドライバ14に供給される。該ソースドライバ14はVdataを補正計算モジュール92から出力される補正されたデータに基づいて発生する。ソースドライバ14からのVdata及び基準電流源94からのIdataはハイブリッドドライバ12に供給される。
【0056】
データソース90は、例えば(限定されるものではないが)DVDである。ハイブリッドドライバ12は、スイッチングマトリクス又は図8、20のデジタルプログラミング回路(又は複数の回路)、又はこれらの組み合わせのいずれかとして実施化することができる。A/D変換器96は図8のA/D変換器56とすることができる。当該システム82はA/D変換器96(56)を用いて前述したVt取得技術を実施することができる。
【0057】
補正テーブル80は、ルックアップテーブルである。補正テーブル80は、ピクセル回路をプログラムするために要する電流と該電流を得るために要する電圧との間の関係を記録する。該補正テーブル80は全体の表示器における各ピクセルに対して構築される。
【0058】
本説明においては、ピクセル回路をプログラムするために要する電流と該プログラミング電流を得るために要する電圧との間の上記関係は“電流/電圧補正情報”、“電流/電圧補正曲線”、“電流/電圧情報”又は“電流電圧曲線”と呼ぶ。
【0059】
図12において、補正テーブル80は補正計算モジュール92とは別個に図示されている。しかしながら、補正テーブル80は補正計算モジュール92内に含めることもできる。
【0060】
図12のシステムの動作は、2つのモード、即ち表示モード及び校正モードを有する。表示モードにおいては、データソース90からのデータが補正テーブル80内のデータを用いて補正され、ソースドライバ14に供給される。ハイブリッドドライバ12は該表示モードには関わらない。校正モードでは、基準電圧源94からの電流がピクセル回路に供給され、該電流に関連する電圧がピクセル回路から読み取られる。該電圧はA/D変換器96によりデジタルデータに変換される。補正テーブル80は該デジタルデータに基づいて正しい値により更新される。
【0061】
表示モードの間においては、電圧プログラム方法が実施される。ピクセル回路のデータライン(例えば、図2のDL)上の電圧が、ピクセルの輝度を決定する。ピクセル回路をプログラムするのに要する電圧は、補正テーブル80に記憶された電流/電圧補正情報と組み合わされた、表示されるべきピクセルの輝度から(入力ビデオ情報から)計算される。補正テーブル80上の情報は入力ビデオ情報と組み合わされて、各ピクセルが長期間の使用にわたり一定の輝度を維持することを保証する。
【0062】
当該表示器が一定の期間にわたり使用された後、該表示器は校正モードに入る。電流源94はハイブリッドドライバ12を介してピクセル回路のデータ入力ノード(DL)に接続される。各ピクセルは電流プログラム方法によりプログラムされ(そこでは、データライン上の電流のレベルがピクセルの輝度を決定する)、該電流を達成するのに要する電圧がA/D変換器96により読み取られる。
【0063】
ピクセル電流をプログラムするのに要する電圧は、A/D変換器96により複数の電流点でサンプリングされる。該複数の点は、可能性のある電流レベル(例えば、8ビットに対しては256の可能性のあるレベル、又は6ビットに対しては64のレベル)の部分集合である得る。電圧測定値の該部分集合は、測定点から補間される補正テーブル80を構築するために使用される。
【0064】
校正モードは、ユーザのコマンドを介して入ることができるか、又は校正が表示リフレッシュ期間の間に行われるように通常の表示モードと組み合わせることができる。
【0065】
一実施例においては、全体の表示を一度に校正することができる。表示器は、各ピクセルが電流及び記録された電圧によりプログラムされる短い期間の間に、入力ビデオ情報を示すのを停止することができる。
【0066】
他の例では、一定数のフレーム毎に1ピクセルのように、ピクセルの部分集合を校正することができる。これは、実質的にユーザに対しては透明となり、それでいて補正情報は各ピクセルに関して取得することができる。
【0067】
従来の電圧プログラム方法が使用される場合、ピクセル回路は開ループ構成でプログラムされ、その場合においてはピクセル回路からのTFTの閾電圧ズレに関する帰還は存在しない。従来の電流プログラム方法が使用された場合、ピクセルの輝度は時間にわたり一定に留まり得る。しかしながら、電流プログラム方法は遅い。従って、テーブルルックアップ技術は、電流プログラム方法の技術を電圧プログラム方法の技術と組み合わせる。ピクセル回路は、電流プログラム方法により電流でプログラムされる。該電流を維持するための電圧が、読み取られ、ルックアップテーブルに記憶される。特定のレベルの電流がピクセル回路に供給される次回には、電流でプログラムする代わりに、ピクセル回路はルックアップテーブル上の情報に基づいてプログラムされる。従って、該技術は電流プログラム方法に固有の補償を得ながら、電圧プログラム方法でのみ可能な高速プログラミング時間を得る。
【0068】
上記説明においては、補正テーブル(ルックアップテーブル)80は電流/電圧補正情報を補正するために使用された。しかしながら、図12のシステム82は上記ルックアップテーブルを、図3、6、8又は20のハイブリッド駆動回路との組み合わせでVtズレ及び電流/電圧補正情報を同時に補正するために使用することもできる。
【0069】
例えば、幾つかの電圧測定値がA/D変換器96(56)により多数の異なる電流点で捕捉される。ハイブリッドコントローラ98は、電圧対電流曲線を零電流点まで延長することによりVtズレ情報を導出する。該Vtズレ情報は、入力表示データに適用されるテーブルのアレイ(補正テーブル80)に記憶される。
【0070】
図8又は20のuC50は斯かるルックアップテーブルを使用して適切な電圧を発生し、ピクセル回路をプログラムすることができる。
【0071】
図3のハイブリッド回路12A及び図6のハイブリッド回路12Bは、図12のシステムに組み込むことができる。
【0072】
図13〜14は、図12のシステムの動作を示すための例示的フローチャートを図示している。図13を参照すると、ステップS40において校正モードがイネーブルされる。ステップS42において、ピクセル回路が選択され、該選択されたピクセル回路に対して電流プログラミングが実施される。ステップS44においては、スイッチマトリクスイネーブル信号がイネーブルされる。次いで、ピクセル回路への接続が変更される。ステップS46においてVtがサンプリングされ、次いでステップS48において補正テーブルが作成/補正される。図14を参照すると、ステップS50においてビデオデータが上記補正テーブルに基づいて補正される。次いで、ステップS52では、新たなVdataが上記の補正されたデータに基づいて作成される。
【0073】
書込モードは、校正モードを実施しないで前に作成された補正テーブルに基づいて実施することもできることに注意されたい。また、図12のシステムの動作は図13〜14に限定されるものではないことに注意されたい。
【0074】
図15は、Vtズレ取得と電流/電圧補正との組み合わせを示すための例示的タイムチャートを図示している。図15のスイッチマトリクスイネーブル信号は、図12のハイブリッドドライバ12のための制御信号を表している。
【0075】
図12及び15を参照すると、校正モード(即ち、電流プログラム方法)はスイッチマトリクスイネーブル信号がハイの場合にイネーブルされる。プログラミングモード(即ち、電圧プログラム方法)は該スイッチマトリクスイネーブル信号がローの場合にイネーブルされる。しかしながら、校正モードは該スイッチマトリクスイネーブル信号がローである場合にもイネーブルすることができる。また、プログラミングモードはスイッチマトリクスイネーブル信号がハイの場合にもイネーブルすることができる。
【0076】
A/Dサンプリングは校正モードの間に実施される。該校正モードの間において、基準電流源94からの電流がピクセル回路に供給される。前記データ入力ノード上の電圧はA/D変換器96によりデジタル電圧に変換される。このデジタル電圧及び該デジタル電圧に関連する電流に基づいて、電流/電圧補正情報がルックアップテーブルで記録される。Vtズレ情報は、補正テーブル80におけるデータ又はA/D変換器96からの出力に基づいて発生される。
【0077】
図12のシステム82は、上述したテーブルルックアップ技術に加えて、電流/電圧補正情報をリフレッシュするために隠蔽リフレッシュ技術(hidden refresh technique)を実施することができる。
【0078】
隠蔽リフレッシュ動作の下では、新たな電流/電圧補正情報は、ユーザの知覚から完全に隠されたままで構築される。この技術は、スクリーン上に現在表示されている情報(即ち、入力ビデオデータ)を利用する。当該表示器の製造工程の間において実行された完全な校正ルーチンからのピクセル特性を得ることにより、該表示器の各ピクセルに対する電流/電圧補正情報は分かる。該表示器の使用の間において、電流/電圧補正曲線はVtの変化によりずれる可能性がある。上記電流/電圧補正曲線に沿う単一の点(これは、現在表示されているデータ、即ちビデオ画像の一部である)を測定することにより、新たな電流/電圧補正曲線は、上記点から、該測定された点に一致されるように補外される。この新たな電流/電圧補正曲線に基づいて、Vtズレ情報が導出され、該情報がVtのズレを補償するために使用される。
【0079】
図16は、図12のシステムの隠蔽リフレッシュ動作の例示的フローチャートを図示している。先ず、表示器の製造の間に実施される校正処理の間において電流/電圧曲線が作成される(ステップS62)。図17は、斯かる電流/電圧補正曲線のサンプルの一例を示している。
【0080】
図16を参照して、次のステップは、当該表示器の使用の間において上記曲線に沿う点を測定することである。この点は当該曲線に沿う如何なる点とすることもでき、従ってユーザが現在スクリーン上で有する如何なるデータも校正に使用することができる(ステップS64)。図18は、図17の電流/電圧補正及び新たに測定されたデータ点の一例を示している。
【0081】
図16を参照して、最後のステップは、前記電流/電圧補正曲線を、測定された電圧対電流関係の上記点までずらすことである(ステップS66)。図19は、図18の測定された点に基づく新たな電流/電圧補正曲線の一例を示している。
【0082】
図17〜19に関連する処理は、図12のハイブリッドコントローラ98内で実施される。
【0083】
図12のシステム82は、組み合わされた電流及び電圧プログラム技術を実施することができる。図20は、組み合わされた電流及び電圧プログラム技術を実施するためのハイブリッド駆動回路の一例を図示している。図20のハイブリッド駆動回路は図12のハイブリッドドライバ12に含めることができる。
【0084】
図20のハイブリッド駆動回路においては、ピクセル回路のデータラインDLに対してデジタルハイブリッド駆動回路12C及び電流源100が設けられている。
【0085】
温度、閾電圧ズレ又は他の要因による電流/電圧補正曲線の変化を補償する当該回路の能力を向上させるために、ピクセル回路のプログラミングは2つのフェーズに分割される。
【0086】
書込モードの間において、ピクセル回路10Aは、駆動TFTのゲート電圧を適切な値に設定するために先ず電圧でプログラムされ、次いで、電流プログラムフェーズが後続する。この場合、電流プログラムフェーズは出力電流を微細に整合させることができる。図20のシステムは電流プログラムよりも高速であり、電流プログラム方法の補償能力を有する。
【0087】
図20には、デジタルハイブリッド駆動回路12Cが設けられている。しかしながら、上記の組み合わされた電流及び電圧プログラム技術は、図3のハイブリッド駆動回路12A又は図6のハイブリッド駆動回路12Bを電流源100と組み合わせることにより実施化することもできる。電流源100は、図12の基準電流源94とすることができる。
【0088】
図1のシステム2は、上述した隠蔽リフレッシュ技術を実施することができる。また、図1のシステム2は、組み合わされた電流及び電圧プログラム技術を実施することができる。また、図1のシステム2は、組み合わされた電流及び電圧プログラム技術を実施するために図20のハイブリッド駆動回路を含むことができる。
【0089】
次に、直接デジタルプログラム方法の拡張を詳細に説明する。直接デジタルプログラム方法(図6、8及び20)は、アクティブマトリクス液晶表示器(AMLCD)を駆動するために使用されるもののような電圧プログラム列ドライバを用いるOLEDアレイ(例えば、4T
OLEDアレイ)、又は電圧プログラム型アクティブマトリクス有機発光ダイオード(AMOLED)表示器、又は如何なる他の電圧出力表示器ドライバを駆動するようにも拡張することができる。
【0090】
図21は、本発明の他の実施例による複数のピクセル回路を有するAMOLEDアレイを駆動するためのシステムを図示している。図21のシステム105は、電圧列ドライバと112と、プログラマブル電流源114と、スイッチングネットワーク116と、A/D変換器118と、行ドライバ120とを含んでいる。
【0091】
電圧列ドライバ112は,電圧でプログラムされる列ドライバである。電圧列ドライバ112及び行ドライバ120の各々は、AMLCD用に設計されたもののような電圧出力を有する如何なるドライバとすることもできる。電圧列ドライバ112及びプログラマブル電流源114は、スイッチングネットワーク116を介してOLEDアレイ110に接続されている。OLEDアレイ110は、AMOLED表示器を形成し、複数のピクセル回路(図1の10のような)を含んでいる。該ピクセル回路は、電流プログラム型ピクセル回路又は電圧プログラム型ピクセル回路とすることができる。
【0092】
A/D変換器118は、アナログ信号(即ち、表示器110を駆動する電流)がデジタル信号として読み戻されるのを可能にするインターフェースである。この場合、斯かる電流に関連するデジタル信号は処理し及び/又は記憶することができる。A/D変換器118は図8及び20のA/D変換器56とすることができる。列ドライバ112は、図1及び12のソースドライバ14とすることができる。
【0093】
図21のシステム105は、上述したように校正モード及び表示モードを実施する。
【0094】
図22は、図21のスイッチングネットワーク116の一例を図示している。図22のスイッチングネットワーク116は、2つのMOSFETスイッチ122及び124を有し、これらMOSFETスイッチは表示器(110)の列を、列ドライバ112への接続から電流源114とA/D変換器118との組み合わせへ、又はその逆に切り換えることができる。シフトレジスタ126は上記MOSスイッチ122及び124の動作を制御するデジタル制御信号の源である。インバータ128は、シフトレジスタ126からの出力を反転する。このようにして、スイッチ122がオン(オフ)である場合、スイッチ124はオフ(オン)となる。
【0095】
スイッチングネットワーク116は、列ドライバ112におけるガラスの外に、又はTFTスイッチを使用して斯かるガラス上に直接配置することができる。
【0096】
図21〜22を参照すると、システム105は1つの電流源114のみを使用している。電圧プログラミングドライバ(AMLCDドライバ又は何らかの他の電圧出力ドライバ等の)が表示器110の残部を駆動する。スイッチングマトリクス(スイッチングネットワーク116)が、ピクセルアレイ内の異なるピクセルが単一の電流源114に時分割方法により接続されるのを可能にする。これが、単一の電流源が全体の表示器に適用されるのを可能にしている。これは、ドライバ回路の価格を低下させると共に、ピクセル回路のプログラミング時間を速くさせる。
【0097】
システム105は、ピクセル回路のデータノード(例えば図2のDL)のアナログ出力をデジタルデータに変換するためにA/D変換器118を使用している。該A/D変換器118による変換は、各プログラムサイクルでVtを取得しなければならない必要性を除去する。ピクセル回路のVtは、数分毎に1回取得されればよい。このように、パネルの1列を各リフレッシュサイクルで取得することができる。
【0098】
全ての列に対して、1つのみのA/D118が実施化される。当該回路はフレームリフレッシュ当たり1つのピクセルのみを取得する。例えば、320x240のパネルの場合、ピクセルの数は76,800である。30Hzのフレーム速度の場合、全体のフレームの全ピクセルからVtを取得するために要する時間は、43分である。これは、Vtが時間内に大幅にずれない限り、幾つかの用途に対しては許容することができる。
【0099】
寄生部分は、Vtを取得するためのキャパシタを放電する時間量にのみ影響を与える。当該回路は電圧でプログラムされるので、斯かる寄生部分により影響を受けることはない。Vtはフレーム時間当たり1列だけしか取得されないので、長くすることができる。例えば、30Hzのフレーム速度を持つ320列の表示器の場合、各フレーム時間は33msである。電圧プログラミングの場合、ピクセルを70us内でプログラムすることが可能である。320列に対しては、当該表示器を更新するための時間は22msとなり、充電/放電サイクルを完了するために11msが依然として残る。
【0100】
システム105は、上述したようにVtズレを補償し及び/又は電流/電圧情報を補正するためにルックアップテーブル技術を実施することができる。
【0101】
システム105は、表示器110における各ピクセル回路(10)のVtズレ情報及び電流/電圧補正情報を取得するために隠蔽リフレッシュ技術を実施することができる。この電流/電圧補正情報はルックアップテーブル(例えば、図12の補正テーブル80)を導入するために使用され、該テーブルは経時により生じる当該ピクセル回路内の劣化を補償するために使用される。費用を低減するために、電流でプログラムされる回路の数は減少されたので、列ドライバ当たり1つの代わりに、表示器当たり1つしか存在しない。
【0102】
システム105は、前述したように組み合わされた電流及び電圧プログラミング技術を実施することができる。
【0103】
ピクセル回路の電流/電圧情報は、図23に図示したシステムを実施化することにより更に補正することができる。図23は、ピクセル回路の電流/電圧情報を補正するためのシステムを図示している。図23には、表示器130が2T又は4TのOLEDアレイとして図示されている。しかしながら、表示器130は、各々が3個の又は5個以上のトランジスタを持つような複数のピクセル回路を含むこともできる。表示器130は、電圧駆動型ピクセル回路又は電流駆動型ピクセル回路を含むことができる。図23のシステムは、図1、12及び22のシステム2、82及び105に適用することができる。
【0104】
図23に示されるように、スイッチ132がOLEDの共通電極を切断するために設けられている。OLEDに対して2つの電極が設けられることは良く知られている。一方は当該ピクセル回路に接続され、他方は全てのOLEDに接続された共通電極である。斯かる共通電極はOLEDの型式に応じてVdd又はGNDとなり得ることに注意されたい。スイッチ132は、OLEDの共通電極を、ハイサイドコモンモードセンサ(TIによるINA168等)を使用した電流感知ネットワーク134に接続する。該電流感知ネットワーク134は上記共通電極を経る電流を測定する。
【0105】
校正フェーズの間において、各ピクセルは個々に点灯され、消費された電流が感知ネットワーク134により取得される。この取得された電流は、図8又は20の直接デジタルハイブリッド駆動回路により導入されたルックアップテーブル(例えば、図12の補正テーブル80)を補正するために使用される。
【0106】
当該アレイの死んだピクセル及び漏れ電流の影響を含めるために、暗表示器電流を取得することができる。この手順の間においては、全ピクセルがオフされ、電流(即ち、暗表示器電流)が測定される。
【0107】
本発明の上記実施例によれば、電流プログラム型ピクセル回路の主要な問題(遅いプログラミング時間である)が解決される。ピクセル回路を補償するために帰還を使用するという思想は、電圧プログラム型駆動方法の速いプログラミング能力を維持しながら表示器の均一さ及び安定性を向上させる。
【0108】
本発明を、1以上の実施例に関して説明した。しかしながら、当業者にとっては、請求項に記載された本発明の範囲から逸脱すること無しに多くの変形及び変更をなすことができることは明らかであろう。
【図面の簡単な説明】
【0109】
【図1】図1は、本発明の一実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図2】図2は、図1のピクセル回路の一例を示す概要図である。
【図3】図3は、図1に適用可能なハイブリッド駆動回路の一例を示す概要図である。
【図4】図4は、図3のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図5】図5は、図3のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。
【図6】図6は、図1に適用可能なハイブリッド駆動回路の他の例を示す概要図である。
【図7】図7は、図6のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図8】図8は、図1に適用可能なハイブリッド駆動回路の他の例を示す概要図である。
【図9】図9は、図8のハイブリッド駆動回路の動作を示すための例示的フローチャートである。
【図10】図10は、図8のハイブリッド駆動回路の動作を示すための例示的タイムチャートである。
【図11】図11は、図1のピクセル回路の他の例を示す概要図である。
【図12】図12は、本発明の他の実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図13】図13は、図12のシステムの動作を示すための例示的フローチャートである。
【図14】図14は、図12のシステムの動作を示すための例示的フローチャートである。
【図15】図15は、図12のシステムの動作を示すための例示的タイムチャートである。
【図16】図16は、図12のシステムの隠蔽リフレッシュ動作のための例示的フローチャートである。
【図17】図17は、電流/電圧補正曲線のサンプルの一例を示す図である。
【図18】図18は、図17の電流/電圧補正曲線及び新たに測定されたデータ点の一例を示す図である。
【図19】図19は、図18の測定点に基づく新たな電流/電圧補正曲線の一例を示す図である。
【図20】図20は、組み合わされた電流及び電圧プログラム技術を実施するプログラム回路の他の例を示すブロック図である。
【図21】図21は、本発明の他の実施例によるAMOLED表示器を駆動するシステムを示すブロック図である。
【図22】図22は、図21のスイッチングネットワークの一例を示す概要図である。
【図23】図23は、ピクセル回路の電流/電圧情報を補正するシステムを示す概要図である。
【特許請求の範囲】
【請求項1】
各々が有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するような複数のピクセル回路を含む表示器を駆動するシステムにおいて、
データノードを介して前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、
前記データノードを介して前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、
前記データドライバ又は前記電流源を、前記データノードを介して1以上のピクセル回路に選択的に接続するスイッチングネットワークと、
を有するシステム。
【請求項2】
請求項1に記載のシステムにおいて、前記スイッチングネットワークが、
前記電圧ドライバを1以上のピクセル回路に接続する第1スイッチと、
前記電流源を1以上のピクセル回路に接続する第2スイッチと、
を含むようなシステム。
【請求項3】
請求項2に記載のシステムにおいて、前記スイッチングネットワークが、
前記第1及び第2スイッチの動作を制御するシフトレジスタ、
を含むようなシステム。
【請求項4】
請求項1に記載のシステムにおいて、
前記ピクセル回路の前記データノード上の電圧をサンプリングするアナログ/デジタル変換器、
を更に有するようなシステム。
【請求項5】
請求項1に記載のシステムにおいて、
前記データノードにおけるプログラム電流と、このデータノードにおけるプログラム電流に関連する該データノード上のプログラム電圧との間の関係を表す電流/電圧情報を記憶するルックアップテーブル、
を更に有するようなシステム。
【請求項6】
請求項5に記載のシステムにおいて、
前記ルックアップテーブルを訂正するために、前記ピクセル回路の前記データノードにおいて消費される電流又は前記ピクセル回路の前記データノードにおける電圧を感知する感知ネットワーク、
を更に有するようなシステム。
【請求項7】
請求項5に記載のシステムにおいて、
電圧に基づくプログラミングの間において前記電圧情報を補正するモジュール、
を更に有するようなシステム。
【請求項8】
請求項1に記載のシステムにおいて、
前記ピクセル回路から前記TFTの閾電圧を取得するプログラミング回路であって、アナログ閾電圧情報をデジタル閾電圧情報に変換するアナログ/デジタル変換器を有し、前記ピクセル回路を前記デジタル閾電圧情報と入力ビデオ情報に関連する電圧とに基づいてプログラムするようなプログラミング回路、
を更に有するようなシステム。
【請求項9】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動するシステムにおいて、
前記ピクセル回路外の外部駆動回路を用いて、前記ピクセル回路のデータノードを事前充電及び放電し、該データノードから前記TFTの閾電圧情報を取得する事前充電コントローラと、
前記ピクセル回路を、前記取得された閾電圧情報と前記ピクセル回路において表示されるビデオデータの情報とに基づいてプログラムするハイブリッド駆動回路と、
を有するシステム。
【請求項10】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が前記データノードに結合されたキャパシタを含み、該キャパシタが前記ピクセル回路の外部に配置されるようなシステム。
【請求項11】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、
前記データノードにおける前記閾電圧情報をサンプリングするサンプリング回路と、
前記ビデオデータの電圧と前記サンプリングされた閾電圧情報とを加算する加算器と、
前記加算器の出力端を前記データノードに選択的に接続するスイッチと、
を含むようなシステム。
【請求項12】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、
前記閾電圧情報をデジタル閾電圧情報に変換するアナログ/デジタル変換器と、
前記デジタル閾電圧情報を記憶すると共に、該デジタル閾電圧情報と前記電圧とを加算するマイクロコンピュータと、
前記マイクロコンピュータから出力される加算結果をアナログデータに変換すると共に、該アナログデータを前記データノードに供給するデジタル/アナログ変換器と、
を含むようなシステム。
【請求項13】
請求項9に記載のシステムにおいて、
前記ピクセル回路をプログラムするために前記データノードにおける電流を供給するプログラミング回路、
を更に有するようなシステム。
【請求項14】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、電圧プログラムモード及び電流プログラムモードのうちの一方を選択し、該選択されたプログラムモードによりピクセルをプログラムするスイッチングマトリクスを含むようなシステム。
【請求項15】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動するシステムにおいて、
前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするサンプラと、
前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示されるビデオデータ情報とに基づいてプログラムするプログラミング回路と、
を有するようなシステム。
【請求項16】
請求項15に記載のシステムにおいて、
校正モードの間において前記ピクセル回路に電流を供給する電流源と、
前記データノードに供給されるプログラミング電流と該電流に関連する前記サンプリングされた電圧との間の関係を表すような電流/電圧情報を記憶するルックアップテーブルと、
を更に有するようなシステム。
【請求項17】
請求項16に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
【請求項18】
請求項16に記載のシステムにおいて、
データソースからのデータを、前記データノードを電流でプログラムすることにより得られた前記電流/電圧情報に基づいて補正する補正計算モジュール、
を更に有し、
書込モードの間において、前記補正されたデータに関連する電圧が前記データノードを介して前記ピクセル回路に供給されるようなシステム。
【請求項19】
請求項16に記載のシステムにおいて、
前記TFTの閾電圧ズレを、前記データノードを介して電流でプログラムすることにより得られた前記サンプリングされた電圧に基づいて導出するモジュール、
を更に有するようなシステム。
【請求項20】
請求項15に記載のシステムにおいて、
電流と前記データノードを介して該電流を前記ピクセル回路にプログラムするのに要する電圧との間の関係を表す電流/電圧曲線を記憶するルックアップテーブルと、
前記電流/電圧曲線を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するモジュールと、
を更に有し、
書込モードの間において、プログラムされるべき電圧が前記電流/電圧曲線に基づいて決定されるようなシステム。
【請求項21】
請求項20に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
【請求項22】
請求項20に記載のシステムにおいて、
前記TFTの閾電圧ズレを前記補正された電流/電圧曲線に基づいて導出するモジュール、
を更に有するようなシステム。
【請求項23】
請求項1ないし22の何れか一項に記載のシステムにおいて、該システムが電流プログラム型ピクセル回路及び電圧プログラム型ピクセル回路に適用可能であるようなシステム。
【請求項24】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記TFTがアモルファスシリコン、ポリシリコン(n型又はp型)、結晶性シリコン又は有機型TFTを含むようなシステム。
【請求項25】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記OLEDがNIP又はPIN
OLEDを含み、1以上の駆動TFTのソース又はドレインに配置可能であるようなシステム。
【請求項26】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動する方法において、
ピクセル回路を選択すると共に該ピクセル回路のデータノードを該データノードに接続された外部回路を用いて事前充電するステップと、
該事前充電されたデータノードを放電させるステップと、
前記放電させるステップを介して前記TFTの閾電圧を導出するステップと、
前記ピクセル回路を、プログラミングデータを前記導出された閾電圧に基づき外部補償回路を用いて補償するステップを含んでプログラムするステップと、
を有するような方法。
【請求項27】
請求項26に記載の方法において、前記導出するステップが、
前記閾電圧をサンプリングするステップと、
前記サンプリングされた閾電圧を記録するステップと、
を含み、前記補償するステップが前記記録されたサンプリングされた閾電圧を利用するような方法。
【請求項28】
請求項27に記載の方法において、前記プログラムするステップが、
続いて、前記ピクセル回路を前記データノードを介して前記記録された閾電圧に基づいて外部回路を用いてプログラムするステップ、
を含んでいるような方法。
【請求項29】
請求項26に記載の方法において、前記プログラムするステップが、
情報を前記ピクセル回路に電流プログラム方法及び電圧プログラム方法を用いてプログラムするステップ、
を含むような方法。
【請求項30】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動する方法において、
前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするステップと、
前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示される情報とに基づいてプログラムするステップと、
を有するような方法。
【請求項31】
請求項30に記載の方法において、
校正モードをイネーブルすると共に、電流プログラム方法を前記ピクセル回路に対し実施するステップ、
を更に有し、
前記サンプリングするステップが、前記校正モードの間においてサンプリング動作を実施するような方法。
【請求項32】
請求項31に記載の方法において、
前記サンプリングするステップに基づいて、前記データノードを介してピクセルをプログラムするために使用された電流と該電流に関連するサンプリングされた電圧とを表す電流/電圧補正情報を記憶したルックアップテーブルを作成するステップ、
を更に有し、
前記プログラムするステップが、データソースからのデータを前記電流/電圧補正情報に基づいて補正するステップを含んでいるような方法。
【請求項33】
請求項30に記載の方法において、
電流と該電流を前記ピクセル回路にプログラムするために要する電圧とを表す電流/電圧補正情報を記憶するステップと、
前記電流/電圧補正情報を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するステップと、
を更に有するような方法。
【請求項34】
請求項1に記載のスイッチングネットワークを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む駆動方法に適用可能であるようなハイブリッド駆動回路。
【請求項35】
請求項9又は請求項15に記載のシステムを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む如何なる駆動方法にも適用可能であるようなハイブリッド駆動回路。
【請求項36】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記OLEDの材料が蛍光体、燐光体、ポリマ又はデンドリマを含むようなシステム。
【請求項1】
各々が有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するような複数のピクセル回路を含む表示器を駆動するシステムにおいて、
データノードを介して前記ピクセル回路をプログラムするための電圧を発生する電圧ドライバと、
前記データノードを介して前記ピクセル回路をプログラムするための電流を発生するプログラマブル電流源と、
前記データドライバ又は前記電流源を、前記データノードを介して1以上のピクセル回路に選択的に接続するスイッチングネットワークと、
を有するシステム。
【請求項2】
請求項1に記載のシステムにおいて、前記スイッチングネットワークが、
前記電圧ドライバを1以上のピクセル回路に接続する第1スイッチと、
前記電流源を1以上のピクセル回路に接続する第2スイッチと、
を含むようなシステム。
【請求項3】
請求項2に記載のシステムにおいて、前記スイッチングネットワークが、
前記第1及び第2スイッチの動作を制御するシフトレジスタ、
を含むようなシステム。
【請求項4】
請求項1に記載のシステムにおいて、
前記ピクセル回路の前記データノード上の電圧をサンプリングするアナログ/デジタル変換器、
を更に有するようなシステム。
【請求項5】
請求項1に記載のシステムにおいて、
前記データノードにおけるプログラム電流と、このデータノードにおけるプログラム電流に関連する該データノード上のプログラム電圧との間の関係を表す電流/電圧情報を記憶するルックアップテーブル、
を更に有するようなシステム。
【請求項6】
請求項5に記載のシステムにおいて、
前記ルックアップテーブルを訂正するために、前記ピクセル回路の前記データノードにおいて消費される電流又は前記ピクセル回路の前記データノードにおける電圧を感知する感知ネットワーク、
を更に有するようなシステム。
【請求項7】
請求項5に記載のシステムにおいて、
電圧に基づくプログラミングの間において前記電圧情報を補正するモジュール、
を更に有するようなシステム。
【請求項8】
請求項1に記載のシステムにおいて、
前記ピクセル回路から前記TFTの閾電圧を取得するプログラミング回路であって、アナログ閾電圧情報をデジタル閾電圧情報に変換するアナログ/デジタル変換器を有し、前記ピクセル回路を前記デジタル閾電圧情報と入力ビデオ情報に関連する電圧とに基づいてプログラムするようなプログラミング回路、
を更に有するようなシステム。
【請求項9】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動するシステムにおいて、
前記ピクセル回路外の外部駆動回路を用いて、前記ピクセル回路のデータノードを事前充電及び放電し、該データノードから前記TFTの閾電圧情報を取得する事前充電コントローラと、
前記ピクセル回路を、前記取得された閾電圧情報と前記ピクセル回路において表示されるビデオデータの情報とに基づいてプログラムするハイブリッド駆動回路と、
を有するシステム。
【請求項10】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が前記データノードに結合されたキャパシタを含み、該キャパシタが前記ピクセル回路の外部に配置されるようなシステム。
【請求項11】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、
前記データノードにおける前記閾電圧情報をサンプリングするサンプリング回路と、
前記ビデオデータの電圧と前記サンプリングされた閾電圧情報とを加算する加算器と、
前記加算器の出力端を前記データノードに選択的に接続するスイッチと、
を含むようなシステム。
【請求項12】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、
前記閾電圧情報をデジタル閾電圧情報に変換するアナログ/デジタル変換器と、
前記デジタル閾電圧情報を記憶すると共に、該デジタル閾電圧情報と前記電圧とを加算するマイクロコンピュータと、
前記マイクロコンピュータから出力される加算結果をアナログデータに変換すると共に、該アナログデータを前記データノードに供給するデジタル/アナログ変換器と、
を含むようなシステム。
【請求項13】
請求項9に記載のシステムにおいて、
前記ピクセル回路をプログラムするために前記データノードにおける電流を供給するプログラミング回路、
を更に有するようなシステム。
【請求項14】
請求項9に記載のシステムにおいて、前記ハイブリッド駆動回路が、電圧プログラムモード及び電流プログラムモードのうちの一方を選択し、該選択されたプログラムモードによりピクセルをプログラムするスイッチングマトリクスを含むようなシステム。
【請求項15】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動するシステムにおいて、
前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするサンプラと、
前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示されるビデオデータ情報とに基づいてプログラムするプログラミング回路と、
を有するようなシステム。
【請求項16】
請求項15に記載のシステムにおいて、
校正モードの間において前記ピクセル回路に電流を供給する電流源と、
前記データノードに供給されるプログラミング電流と該電流に関連する前記サンプリングされた電圧との間の関係を表すような電流/電圧情報を記憶するルックアップテーブルと、
を更に有するようなシステム。
【請求項17】
請求項16に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
【請求項18】
請求項16に記載のシステムにおいて、
データソースからのデータを、前記データノードを電流でプログラムすることにより得られた前記電流/電圧情報に基づいて補正する補正計算モジュール、
を更に有し、
書込モードの間において、前記補正されたデータに関連する電圧が前記データノードを介して前記ピクセル回路に供給されるようなシステム。
【請求項19】
請求項16に記載のシステムにおいて、
前記TFTの閾電圧ズレを、前記データノードを介して電流でプログラムすることにより得られた前記サンプリングされた電圧に基づいて導出するモジュール、
を更に有するようなシステム。
【請求項20】
請求項15に記載のシステムにおいて、
電流と前記データノードを介して該電流を前記ピクセル回路にプログラムするのに要する電圧との間の関係を表す電流/電圧曲線を記憶するルックアップテーブルと、
前記電流/電圧曲線を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するモジュールと、
を更に有し、
書込モードの間において、プログラムされるべき電圧が前記電流/電圧曲線に基づいて決定されるようなシステム。
【請求項21】
請求項20に記載のシステムにおいて、前記ルックアップテーブルが各ピクセル回路に対して作成されるようなシステム。
【請求項22】
請求項20に記載のシステムにおいて、
前記TFTの閾電圧ズレを前記補正された電流/電圧曲線に基づいて導出するモジュール、
を更に有するようなシステム。
【請求項23】
請求項1ないし22の何れか一項に記載のシステムにおいて、該システムが電流プログラム型ピクセル回路及び電圧プログラム型ピクセル回路に適用可能であるようなシステム。
【請求項24】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記TFTがアモルファスシリコン、ポリシリコン(n型又はp型)、結晶性シリコン又は有機型TFTを含むようなシステム。
【請求項25】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記OLEDがNIP又はPIN
OLEDを含み、1以上の駆動TFTのソース又はドレインに配置可能であるようなシステム。
【請求項26】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動する方法において、
ピクセル回路を選択すると共に該ピクセル回路のデータノードを該データノードに接続された外部回路を用いて事前充電するステップと、
該事前充電されたデータノードを放電させるステップと、
前記放電させるステップを介して前記TFTの閾電圧を導出するステップと、
前記ピクセル回路を、プログラミングデータを前記導出された閾電圧に基づき外部補償回路を用いて補償するステップを含んでプログラムするステップと、
を有するような方法。
【請求項27】
請求項26に記載の方法において、前記導出するステップが、
前記閾電圧をサンプリングするステップと、
前記サンプリングされた閾電圧を記録するステップと、
を含み、前記補償するステップが前記記録されたサンプリングされた閾電圧を利用するような方法。
【請求項28】
請求項27に記載の方法において、前記プログラムするステップが、
続いて、前記ピクセル回路を前記データノードを介して前記記録された閾電圧に基づいて外部回路を用いてプログラムするステップ、
を含んでいるような方法。
【請求項29】
請求項26に記載の方法において、前記プログラムするステップが、
情報を前記ピクセル回路に電流プログラム方法及び電圧プログラム方法を用いてプログラムするステップ、
を含むような方法。
【請求項30】
有機発光ダイオード(OLED)と複数の薄膜トランジスタ(TFT)とを有するようなピクセル回路を駆動する方法において、
前記ピクセル回路のデータノードから、該ピクセル回路をプログラムするために要する電圧をサンプリングするステップと、
前記ピクセル回路を、前記サンプリングされた電圧と前記ピクセル回路において表示される情報とに基づいてプログラムするステップと、
を有するような方法。
【請求項31】
請求項30に記載の方法において、
校正モードをイネーブルすると共に、電流プログラム方法を前記ピクセル回路に対し実施するステップ、
を更に有し、
前記サンプリングするステップが、前記校正モードの間においてサンプリング動作を実施するような方法。
【請求項32】
請求項31に記載の方法において、
前記サンプリングするステップに基づいて、前記データノードを介してピクセルをプログラムするために使用された電流と該電流に関連するサンプリングされた電圧とを表す電流/電圧補正情報を記憶したルックアップテーブルを作成するステップ、
を更に有し、
前記プログラムするステップが、データソースからのデータを前記電流/電圧補正情報に基づいて補正するステップを含んでいるような方法。
【請求項33】
請求項30に記載の方法において、
電流と該電流を前記ピクセル回路にプログラムするために要する電圧とを表す電流/電圧補正情報を記憶するステップと、
前記電流/電圧補正情報を、前記ピクセル回路において現在表示されている情報に関連する前記サンプリングされた電圧に基づいて補正するステップと、
を更に有するような方法。
【請求項34】
請求項1に記載のスイッチングネットワークを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む駆動方法に適用可能であるようなハイブリッド駆動回路。
【請求項35】
請求項9又は請求項15に記載のシステムを実施化するためのハイブリッド駆動回路において、該ハイブリッド駆動回路が、増加された輝度均一さを達成するために前記ピクセル回路へのデータ、選択又は電源入力のタイミングを使用する駆動方法、電流又は電圧帰還を用いる駆動方法、及び光学帰還を用いる駆動方法を含む如何なる駆動方法にも適用可能であるようなハイブリッド駆動回路。
【請求項36】
請求項1ないし22の何れか一項に記載のシステムにおいて、前記OLEDの材料が蛍光体、燐光体、ポリマ又はデンドリマを含むようなシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公表番号】特表2008−504576(P2008−504576A)
【公表日】平成20年2月14日(2008.2.14)
【国際特許分類】
【出願番号】特願2007−518427(P2007−518427)
【出願日】平成17年6月28日(2005.6.28)
【国際出願番号】PCT/CA2005/001007
【国際公開番号】WO2006/000101
【国際公開日】平成18年1月5日(2006.1.5)
【出願人】(503297235)イグニス イノベーション インコーポレーテッド (4)
【氏名又は名称原語表記】IGNIS INNOVATION INC.
【住所又は居所原語表記】55 Culpepper Drive, Waterloo, Ontario N2L 3G1, Canada
【Fターム(参考)】
【公表日】平成20年2月14日(2008.2.14)
【国際特許分類】
【出願日】平成17年6月28日(2005.6.28)
【国際出願番号】PCT/CA2005/001007
【国際公開番号】WO2006/000101
【国際公開日】平成18年1月5日(2006.1.5)
【出願人】(503297235)イグニス イノベーション インコーポレーテッド (4)
【氏名又は名称原語表記】IGNIS INNOVATION INC.
【住所又は居所原語表記】55 Culpepper Drive, Waterloo, Ontario N2L 3G1, Canada
【Fターム(参考)】
[ Back to top ]