電源正常性確認装置および確認方法
【課題】電圧の正常性と、電圧の投入される順序の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供する。
【解決手段】第１電圧と第２電圧の両方が入力されているとき第１出力を出力し、前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１出力と第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１出力を出力する処理部と、前記第１出力に応答して点灯する第１表示部と前記第２出力に応答して点灯する第２表示部とを有する表示部とを備える。
【解決手段】第１電圧と第２電圧の両方が入力されているとき第１出力を出力し、前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１出力と第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１出力を出力する処理部と、前記第１出力に応答して点灯する第１表示部と前記第２出力に応答して点灯する第２表示部とを有する表示部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧の正常性を確認する電圧正常性確認装置および確認方法に関する。
【背景技術】
【０００２】
今日の通信装置は、筐体であるシャーシに、制御用のカード（コントロールボード）、監視用のカード（マネジメントカード）あるいは通信用カード（インターフェースカード）などと呼ばれる複数のカードを搭載して構成する。
【０００３】
各々のカードは、複数のＩＣ（Integrated Circuit）を搭載している。ＩＣは単一の電源で動作するものも数多く存在するが、ＣＰＵ（Central Processing Unit）、ゲートアレイ、ＦＰＧＡ（Field Programmable Gate Array）等の規模が大きいＩＣでは、１つのＩＣに対して複数の電源が必要になる。
例えば、ＣＰＵでは、１．２Ｖ、２．５Ｖ、３．３Ｖなど複数の電源を要するものがある、ＣＰＵの中では、機能毎に複数のブロックが存在し、コア部分には１．２Ｖが使用され、ＳＲＡＭ、ＤＲＡＭとのインターフェイスには２．５Ｖや３．３Ｖが使用されている。
【０００４】
ＩＣには、複数の電源電圧が規定された値で入力される必要があるのと同時に、これら複数の電源電圧が、規定された順序で投入される必要もある。また、各々電圧に、投入される時間的間隔にである、遅延時間が規定されているＩＣもある。ＩＣは、これらの条件が一つでも満たされない場合には正常に動作しない。
【０００５】
前述したカードの製造時、あるいは出荷時には試験が実施される。これらの試験において、たとえば、電源生成レギュレータＩＣが故障していたり、プリント基板のパターン（配線）が切れているといった原因で電源部に異常が発生することがある。このようにカードに電源系の異常が発見された場合には、具体的にどのＩＣのどの電源でトラブルが発生しているのかを、テスターやオシロスコープを使用して確認を行い、切り分け調査を行わなければならない。
【０００６】
特許文献１の瞬断検出回路は、第１の端子をプルアップ又はプルダウンするプルアップ又はプルダウン回路と、第２の端子と所定の電位との間に接続され、第１の端子と第２の端子との間に瞬断が生じた場合に逆起電力を発生する誘導性素子と、誘導性素子によって発生された逆起電力を検出して検出信号を活性化する逆起電力検出回路と、検出信号が活性化された場合に非反転出力信号又は反転出力信号を活性化するフリップフロップとを具備し、第１の端子を有する第１の部材と、第１の端子に電気的に接続される第２の端子を有し第１の部材に結合される第２の部材とを具備するコネクタの瞬断を検出する。
【０００７】
特許文献２のマルチプロセッサシステムは、共通バスにメモリ装置と複数のプロセッサ装置とこれらプロセッサ装置のバス制御装置が接続されている構成をとるマルチプロセッサシステムにおいて、各プロセッサ装置にバス使用権獲得時におけるシーケンス異常を検出する手段と、異常状態の表示を行う手段とを設けている。
【０００８】
特許文献３の複数の電源の接断順序制御回路は、クロック信号を入力とする第１ゲートおよび第２ゲートと、第１ゲートの出力をアップカウントし、第２ゲートの出力をダウンカウントするカウンタと、カウンタの出力を入力とするデコード回路と、デコード回路の最初の出力を入力とする第１フリップフロップと、第１フリップフロップの出力をＲ入力とし、断信号をＣＬＫ入力とする第２フリップフロップと、デコード回路の最後の出力を入力とする第３フリップフロップと、第３フリップフロップの出力をＲ入力とし、接信号をＣＬＫ入力とする第４フリップフロップとを備え、第２フリップフロップの出力を第２ゲートの入力とし、第４フリップフロップの出力を第１ゲートの入力とし、デコード回路からクロック信号だけ遅延して複数の電源を接断する。
【特許文献１】特開２００６−３２９７４１号公報
【特許文献２】特開昭６１−０１１８７７号公報
【特許文献３】特開平４−２８７１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、検査対象に投入される電源の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供することである。
本発明のさらに他の目的は、検査対象に投入される電F源の投入順序の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の電源正常性確認装置は、第１電圧が入力された後第２電圧が入力されるときには第１出力と第２出力を出力し、第２電圧が入力された後第１電圧が入力されるときには第１出力を出力する処理部と、第１出力に応答して点灯する第１表示部と第２出力に応答して点灯する第２表示部とを有する表示部とを備える。
【００１１】
本発明の電源正常性確認装置は、第１電圧を入力して、第１電圧に遅延を与えて、処理部へ出力する遅延生成部をさらに備える。
【００１２】
本発明の電源正常性確認装置は、遅延生成部は、遅延を可変して設定することが可能である。
【００１３】
本発明の電源正常性確認装置の処理部は、第１電圧をプリセット端子とクリア端子へ入力し、第２電圧をデータ端子へ入力し、第１電圧と第２電圧の両方が入力されているとき反転出力端子から第１出力を出力し、第１電圧が入力された後第２電圧が入力されるときには反転出力端子から第１出力と非反転出力端子から第２出力を出力し、第２電圧が入力された後第１電圧が入力されるときには反転出力端子から第１出力を出力する第１フリップフロップと、クリア端子を第１フリップフロップの非反転出力端子と接続し、第３電圧を入力したときに、非反転出力端子から第２出力を出力する第２フリップフロップとを備える。
【００１４】
本発明の電源正常性確認方法は、第１電圧を受信するステップと、第２電圧を受信するステップと、第１電圧が入力された後第２電圧が入力されるときには第１表示部と第２表示部を点灯するステップと、第２電圧が入力された後第１電圧が入力されるときには第１表示部を点灯するステップと、を備える。
【００１５】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、第１電圧を入力し第１電圧に遅延を与えて処理部へ出力するステップをさらに備える電源正常性確認方法。
【００１６】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、遅延を可変して設定するステップをさらに備える。
【００１７】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、第１電圧を第１フリップフロップのプリセット端子とクリア端子へ入力するステップと。第２電圧を受信するステップにおいて、第２電圧を第１フリップフロップのデータ端子へ入力するステップと、第１表示部と第２表示部を点灯するステップにおいて、第１電圧が入力された後第２電圧が入力されるときには第１フリップフロップの反転出力端子から第１出力と第１フリップフロップの非反転出力端子から第３出力電圧を出力するステップと、第１フリップフロップの非反転出力端子と接続した第２フリップフロップのクリア端子に第３電圧を入力したときに、第２フリップフロップの非反転出力端子から第２出力を出力するステップと、第１表示部を点灯するステップにおいて、第２電圧が入力された後第１電圧が入力されるときには第１フリップフロップの反転出力端子から第１出力を出力するステップと、をさらに備える。
【発明の効果】
【００１８】
本発明によれば、検査対象に投入される電源の正常性を、測定器を使用しなくとも容易に確認することが可能となる。
また、本発明によれば、検査対象投入される電源の投入順序の正常性を、測定器を使用しなくとも容易に確認することが可能となる。
【発明を実施するための最良の形態】
【００１９】
添付図面を参照して、本発明による電源正常性確認装置を実施するための最良の形態を以下に説明する。
【００２０】
（第１実施例）
第１実施例においては、検査を行うＩＣに２種類の電源が投入される場合に、両電源が正常に投入されているか否か、また、両電源の投入順序に規定があり、両電源が当該規定通りの順序で投入されたか否かを、容易に確認することを可能とする実施例を説明する。
【００２１】
［構成の説明］
まず、第１実施例の構成を説明する。図１に本発明の第１実施例の構成図を示す。本発明の電源正常性確認装置は、検査対象ＩＣ１０と、第１Ｄ型フリップフロップ２０と、クロック生成部３０と、電源監視用ＬＥＤ（Light Emitting Diode）点灯部４０と、電源シーケンス用ＬＥＤ点灯部５０と、第２Ｄ型フリップフロップ６０を備える。
【００２２】
検査対象ＩＣ１０は、カードのプリント基板上に配置された複数のＩＣの一つである。本実施例において、検査対象ＩＣ１０は、２種類の電源電圧を必要とするものである。検査対象ＩＣ１０へ投入される２種類の電源電圧は、第１電源電圧Ｖｃｃ１と第２電源電圧Ｖｃｃ２であるとする。
【００２３】
第１Ｄ型フリップフロップ２０（以下、第１ＦＦ２０）は、プリセット入力端子２１（以下、ＰＲＥ端子２１）、クリア入力端子２３（以下、ＣＬＲ端子２３）、データ入力端子２２（以下、Ｄ端子２２）、クロック信号入力端子２４（以下、ＣＬＫ端子２４）、非反転出力端子２５（以下、Ｑ端子２５）、反転出力端子２６（以下Ｑｂ端子２６）、電源電圧入力端子２７（以下、Ｖｃｃ端子２７）を備える。
【００２４】
ＰＲＥ端子２１とＣＬＲ端子２３は、検査対象ＩＣ１０へ第１電源電圧（以下、Ｖｃｃ１）を供給する第１電源（図示せず）と接続される。検査対象ＩＣ１０へＶｃｃ１が投入される時に、ＰＲＥ端子２１とＣＬＲ端子２３へはＶｃｃ１が同時に投入される。
【００２５】
Ｄ端子２２には、検査対象ＩＣ１０へ第２電源電圧（以下、Ｖｃｃ２）を供給する第２電源（図示せず）が接続される。検査対象ＩＣ１０へ電源が投入される時に、Ｄ端子２２へはＶｃｃ２が同時に投入される。
【００２６】
Ｖｃｃ１およびＶｃｃ２は、ＰＲＥ端子２１、ＣＬＲ端子２３およびＤ端子２２へ、それぞれの端子の入力端に備えられる分圧抵抗（図示せず）によって、第１ＦＦ２０が入力電圧のハイレベル、ローレベルを判定する判定基準電圧に調整して入力する。これによって検査対象ＩＣ１０への入力電圧と第１ＦＦ２０の判定基準電圧との差に起因する第１ＦＦ２０の誤判定を防ぐ。これらの調整は、この方法に限定せず従来の技術を用いて行われる。
【００２７】
ＣＬＫ端子２４は、クロック生成部３０と接続されている。ＣＬＫ端子２４へはクロック生成部３０が発生させたクロック信号が供給される。
【００２８】
Ｑ端子２５とＱｂ端子２６は、ＣＬＫ端子２４へクロック信号が供給された時の、ＰＲＥ端子２１とＣＬＲ端子２３とＤ端子２２へ投入される入力電圧の状態によって、出力を変化させる。各端子の入力状態による、Ｑ端子２５とＱｂ端子２６の出力状態を図２に示す。
【００２９】
Ｑ端子２５は、第２Ｄ型フリップフロップのＣＬＲ端子６３と接続される。
Ｑｂ端子２６は、電源監視用ＬＥＤ点灯部の抵抗Ｒ４２と接続される。
Ｖｃｃ端子２７へは、所定の電源（図示せず）から第１ＦＦ２０の電源電圧Ｖｃｃ３（以下、Ｖｃｃ３）が入力される。
【００３０】
クロック生成部３０は発振器３１を備える。発振器３１へは所定の電源（図示せず）から電源電圧Ｖｃｃ３が入力されている。発振器３１はクロック信号を生成し、第１ＦＦ２０のＣＬＫ端子２４へ供給する。
【００３１】
電源監視用ＬＥＤ点灯部４０は、発光ダイオード４１（以下、ＬＥＤ４１）と抵抗Ｒ４２（以下、Ｒ４２）を備える。ＬＥＤ４１は、アノードに所定の電源（図示せず）からの電源電圧Ｖｃｃ３が入力され、カソードに抵抗４２の一端が接続される。抵抗Ｒ４１の他の一端は、第１Ｄ型フリップフロップ２０のＱｂ端子２６と接続される。
【００３２】
第２Ｄ型フリップフロップ６０（以下、第２ＦＦ６０）は、第１ＦＦ２０と同様に、プリセット入力端子６１（以下、ＰＲＥ端子６１）、クリア入力端子６３（以下、ＣＬＲ端子６３）、データ入力端子６２（以下、Ｄ端子６２）、クロック信号入力端子６４（以下、ＣＬＫ端子６４）、非反転出力端子６５（以下、Ｑ端子６５）、反転出力端子６６（以下Ｑｂ端子６６）、電源電圧入力端子６７（以下、Ｖｃｃ端子６７）を備える。
【００３３】
第２ＦＦ６０は、Ｄ端子６２とＣＬＫ端子６４は接地がとられて接地電位Ｖｓｓとなっている。ＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５と接続される。
Ｑ端子６５は、電源シーケンス用ＬＥＤ点灯部５０の抵抗Ｒ５２と接続される。
ＰＲＥ端子６１は、所定の電源（図示せず）と接続され、Ｖｃｃ３が入力されている。
Ｑｂ端子６６は、何も接続されない。
Ｖｃｃ端子６７は、所定の電源（図示せず）と接続され、Ｖｃｃ３が入力される。
【００３４】
電源シーケンス監視用ＬＥＤ点灯部５０は、発光ダイオード５１（以下、ＬＥＤ５１）と抵抗Ｒ５２（以下、Ｒ５２）を備える。ＬＥＤ５１は、アノードに所定の電源（図示せず）が接続され、Ｖｃｃ３が入力される。ＬＥＤ５１は、カソードにＲ５２の一端が接続される。Ｒ５２の他の一端は、第２ＦＦ６０のＱ端子６５と接続される。
【００３５】
以上が、第１実施例の構成の説明である。なお、以下の［電源投入状態の正常性確認］、および［電源投入順序の正常性確認］の動作の説明において、構成は共に同様である。
【００３６】
［動作の説明］
次に、第１実施例の動作を説明する。
［電源投入状態の正常性確認］
まず、第１電源電圧および第２電源電圧が正常に投入されているかの確認を行うための動作を説明する。図３Ａから図３Ｃに、第１電源電圧および第２電源電圧の入力状態による第１ＦＦ２０の出力を表したタイムチャートを示す。いずれの図においても、縦軸は第１ＦＦ２０の各端子を示している。横軸は時間軸であり、Ｔ１からＴ４はＣＬＫの各周期を表している。
【００３７】
なお、本説明において、Ｖｃｃ３は、第１電源電圧Ｖｃｃ１および第２電源電圧Ｖｃｃ２よりも先に投入される。また、発振器３１からは任意の周波数のクロック信号が、第１ＦＦ２０のＣＬＫ端子２４に供給されている。供給されるクロック信号の周波数は従来使用されている範囲のものとする。
【００３８】
図３Ａは第１電源電圧Ｖｃｃ１と第２電源電圧Ｖｃｃ２が共に正常に供給された場合を示している。
初期状態であるＴ１において、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれもローレベル（以下、「Ｌ」）のため、図２に示すＤ型フリップフロップの真理値表により、Ｑｂ端子２６の出力電位は、ハイレベル（以下、「Ｈ」）となっている。このため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１に電流は流れず（以下、「オフ」）発光していない。
【００３９】
Ｔ２において、Ｖｃｃ１とＶｃｃ２が正常に供給されると、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれも「Ｈ」となる。
【００４０】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれも「Ｈ」のため、図２に示すとおり、Ｑｂ端子２６の出力は「Ｌ」へ変移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１に電流が流れ（以下、「オン」）発光する。
ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２が正常に供給されていることが確認できる。
【００４１】
次に、図３ＢはＶｃｃ１のみが正常に供給され、Ｖｃｃ２に異常が発生している場合を示している。
初期状態であるＴ１においては、前述と同様であり。Ｑｂ端子２６の出力電位は「Ｈ」にため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」であり発光していない。
【００４２】
Ｔ２において、Ｖｃｃ１およびＶｃｃ２が供給されることになるが、Ｖｃｃ２は、異常があり電圧供給がされない。そのため、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｈ」となるが、Ｄ端子２２は「Ｌ」のままである。
【００４３】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｈ」、Ｄ端子２２は「Ｌ」のため、図２に示すとおり、Ｑｂは「Ｈ」から変移しない。そのため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」のままであり、発光しない。ＬＥＤ４１が発光しないため、当該ＩＣへ電源電圧が正常に供給されていないことが検知できる。
【００４４】
次に、図３ＣはＶｃｃ２のみが正常に供給され、Ｖｃｃ１に異常が発生している場合を示している。
初期状態であるＴ１においては、前述と同様であり。Ｑｂ端子２６の出力電位は「Ｈ」にため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」であり発光していない。
【００４５】
Ｔ２において、Ｖｃｃ１およびＶｃｃ２が供給されることになるが、Ｖｃｃ１は、異常があり電圧供給がされない。そのため、Ｄ端子２２は「Ｈ」となるが、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｌ」のままである。
【００４６】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｌ」、Ｄ端子２２は「Ｈ」のため、図２に示すとおり、Ｑｂは「Ｈ」から変移しない。そのため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」のままであり、発光しない。ＬＥＤ４１が発光しないため、当該ＩＣの電源電圧が正常に供給されていないことが検知できる。
【００４７】
以上が、本実施例における、検査対象ＩＣ１０に投入される電源電圧の３パターンの状態での動作説明である。ＬＥＤ４１の点灯状態によって電源電圧が正常に供給されているか否かが一目で確認することができる。
【００４８】
［電源投入順序の正常性確認］
次に、Ｖｃｃ１およびＶｃｃ２の投入順序が規定されている場合に、投入順序の正常性の確認を行うための動作を説明する。
本実施例において、非検証対象ＩＣ１０には、「Ｖｃｃ１はＶｃｃ２より先に投入されなければならない。」との規定（以下、規定１）が定められているものとする。
図４Ａおよび図４Ｂに、Ｖｃｃ１およびＶｃｃ２の入力状態におる第１ＦＦ２０および第２ＦＦ６０の出力を表したタイムチャートを示す。縦軸は、（ａ）第１ＦＦ２０の各端子と、（ｂ）第２ＦＦ６０の各端子を表している。横軸は時間軸であり、Ｔ１からＴ５はＣＬＫの各周期を表している。
【００４９】
なお、本説明において、Ｖｃｃ３は、第１電源電圧Ｖｃｃ１および第２電源電圧Ｖｃｃ２よりも先に投入される。また、クロック生成部３０の発振器が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数は、Ｖｃｃ１とＶｃｃ２の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。
【００５０】
図４Ａは、Ｖｃｃ１とＶｃｃ２が規定１を満たして、Ｖｃｃ１がＶｃｃ２より先に投入された、正常状態の場合を示している。
初期状態であるＴ１において、検査対象ＩＣ１０へは、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１、Ｄ端子２２はいずれも「Ｌ」のため、図２により、Ｑ端子２５の出力電位は、「Ｈ」となっている。
また、第２ＦＦにおいては、Ｄ端子６２およびＣＬＫ端子６４はＶｓｓとなっているため「Ｌ」、ＰＲＥ端子６１はＶｃｃ３によってあらかじめ「Ｈ」であり、ＣＬＲ端子６３は第１ＦＦのＱ端子２５の出力電位により「Ｈ」である。このため、第２ＦＦのＱ端子６５の出力電位は、図２より、「Ｈ」である。第２ＦＦのＱ端子６５の出力電位が「Ｈ」のため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」で発光しない。
【００５１】
Ｔ２において、Ｖｃｃ１が検査対象ＩＣ１０へ投入される。これと同時に第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３は、いずれも「Ｈ」へ遷移する。Ｖｃｃ２は投入されていないため第１ＦＦ２０のＤ端子２２は「Ｌ」のままである。
【００５２】
Ｔ３において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｌ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」から「Ｌ」へ遷移する。
第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｌ」へ遷移するにしたがって、「Ｈ」から「Ｌ」へ遷移する。第２ＦＦ６０では、ＰＲＥ端子６１はＶｃｃ３により「Ｈ」、ＣＬＲ端子６３は「Ｌ」、Ｄ端子６２はＶｓｓであり「Ｌ」であるので、図２より、Ｑ端子６５が「Ｈ」から「Ｌ」へ遷移する。
第２ＦＦのＱ端子６５の出力電位が「Ｌ」となるため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」となり発光する。
この後、Ｔ３において、検査対象ＩＣ１０へＶｃｃ２が投入される。これと同時に第１ＦＦ２０のＤ端子２２が「Ｌ」から「Ｈ」へ遷移する。
【００５３】
Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｌ」から「Ｈ」へ遷移する。
第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｈ」へ遷移するにしたがって、「Ｌ」から「Ｈ」へ遷移する。第２ＦＦ６０では、ＰＲＥ端子６１がＶｃｃ３により「Ｈ」、ＣＬＲ端子６３は「Ｈ」、Ｄ端子６２はＶｓｓのため「Ｌ」である。第２ＦＦにおいてＣＬＫ端子６４は、Ｖｓｓとなっているためクロック信号の入力はなく、ＰＲＥ端子６１およびＣＬＲ端子６３が共に「Ｈ」の場合は、Ｑ端子６５の出力電位は以前の出力電位を維持しラッチ固定となる。そのため、第２ＦＦのＱ端子６５は「Ｌ」を維持し、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」を維持して発光しつづける。これによりＶｃｃ１およびＶｃｃ２が規定された順序にて投入されたことが確認できる。
【００５４】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることも確認でき、両電源供給状態と電源投入シーケンスの双方とも正常であることが確認できる。
【００５５】
次に、図４Ｂは、Ｖｃｃ１とＶｃｃ２が規定１に違反して、Ｖｃｃ２がＶｃｃ１より先に供給された、異常状態の場合を示している。
初期状態であるＴ１において、検査対象ＩＣ１０へは、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１、Ｄ端子２２はいずれも「Ｌ」のため、図２により、Ｑ端子２５の出力電位は、「Ｈ」となっている。
また、第２ＦＦにおいては、Ｄ端子６２およびＣＬＫ端子６４はＶｓｓとなっているため「Ｌ」、ＰＲＥ端子２１はＶｃｃ３によりあらかじめ「Ｈ」であり、ＣＬＲ端子６３は第１ＦＦのＱ端子２５の出力電位により「Ｈ」である。このため、第２ＦＦのＱ端子６５の出力電位は、図２より、「Ｈ」である。
第２ＦＦのＱ端子６５の出力電位が「Ｈ」のため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」で発光しない。
【００５６】
Ｔ２において、異常状態のため、Ｖｃｃ２が先に検査対象ＩＣ１０へ投入される。これと同時に第１ＦＦ２０のＤ端子２２は「Ｈ」へ遷移する。Ｖｃｃ１は、異常があり投入されていないため第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３は「Ｌ」のままである。
【００５７】
Ｔ３において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｌ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」を維持する。第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｈ」を維持するため、「Ｈ」から遷移しない。第２ＦＦ６０では、ＰＲＥ端子６１が「Ｈ」、ＣＬＲ端子６３が「Ｈ」、Ｄ端子６２は「Ｌ」となる。前述のとおり第２ＦＦ６０ではＣＬＫ端子６４はＶｓｓとなっているためクロックの入力がなく、図２より、Ｑ端子２５は「Ｈ」を維持する。第２ＦＦのＱ端子６５の出力電位が「Ｈ」を維持するため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり発光しない。
この後、Ｔ３において、検査対象ＩＣ１０へＶｃｃ１が投入される。これと同時に第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｌ」から「Ｈ」へ遷移する。
【００５８】
Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」を維持する。第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子６５が「Ｈ」を維持するため、「Ｈ」を維持する。第２ＦＦ６０では、ＰＲＥ端子６１はＶｃｃ３により「Ｈ」、ＣＬＲ端子６３が「Ｈ」、Ｄ端子６２はＶｓｓのため「Ｌ」となる。第２ＦＦにおいてＣＬＫ端子６４は、Ｖｓｓとなっているためクロック信号の入力はなく、ＰＲＥ端子６１およびＣＬＲ端子６３が共に「Ｈ」の場合は、Ｑ端子６５の出力電位は以前の出力電位を維持しラッチ固定となる。そのため、第２ＦＦのＱ端子６５は「Ｈ」を維持し、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり、発光しない状態を維持しつづける。これによりＶｃｃ１およびＶｃｃ２の投入順序に異常があったことを確認できる。
【００５９】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることが確認でき、異常があったのは、電源投入シーケンスであったことが確認できる。
【００６０】
以上が第１実施例の説明である。電源監視用ＬＥＤ点灯部４０のＬＥＤ４１が発光するか否かを確認することで電源の投入状況が正常であるか否かを容易に確認することができ、電源シーケンス用ＬＥＤ点灯部５０のＬＥＤ５１が発光するか否かを確認することで電源の投入順序が正常であるか否かを容易に確認することができる。
【００６１】
（第２実施例）
第２実施例においては、第１実施例と同様、検査を行うＩＣに２種類の電源が投入される場合で、両電源の投入順序に規定があり、さらに両電源の投入順序に遅延差の規定が設けられている場合に、両電源が当該規定通りの順序で投入されたか否かを、容易に確認することを可能とする本発明の構成と動作を説明する。
【００６２】
本実施例において、非検証対象ＩＣ１０には、「Ｖｃｃ１はＶｃｃ２より先に投入されなければならず、Ｖｃｃ１とＶｃｃ２の投入遅延差は２０ｍｓ以上である。」との規定（以下、規定２）が定められているものとする。図５は、Ｖｃｃ１とＶｃｃ２が規定２を満たして投入される場合（正常状態）のタイムチャートを表している。また、図６は、Ｖｃｃ１とＶｃｃ２が規定２を満たさずに投入される（正常状態）のタイムチャートを表している。
【００６３】
［構成の説明］
まず、第２実施例の構成を説明する。図７に本発明の第２実施例の構成図を示す。本実施例においては、第１実施例との差のある部分に説明を特化する。
【００６４】
本実施例において、電源正常性確認装置は第１実施例と同様に、検査対象ＩＣ１０と、第１ＦＦ２０と、クロック生成部３０と、電源監視用ＬＥＤ点灯部４０と、電源シーケンス用ＬＥＤ点灯部５０と、第２ＦＦ６０を備え、さらに遅延生成部７０を備える。
【００６５】
遅延生成部７０は、抵抗７１（以下Ｒ７１）とコンデンサ７２（以下、Ｃ７２）を備える。遅延生成部は、規定により先に投入される電源と当該電源と接続される端子との間に接続する。本実施例においては規定２によりＶｃｃ１が先に投入される事となるため、第１電源とＰＲＥ端子２１およびＣＬＲ端子２３との間に接続される。
【００６６】
遅延生成部７０は、Ｒ７１の抵抗値と、Ｃ７１の静電容量によって投入される電源電圧に遅延をもたらす。例えば、本実施例において、規定２による電源投入遅延差は２０ｍｓである。Ｖｃｃ１＝５Ｖ、Ｒ７１＝１０ｋΩ、Ｃ７２＝２μＦとすると、遅延時間＝Ｒ７１×Ｃ７２であるため、１０ｋ×２μＦ＝２０ｍｓとなり、これによりＶｃｃ１の投入時間に２０ｍｓの遅延を与えることができる。
【００６７】
Ｖｃｃ１が２０ｍｓの遅延時間を持って投入されたとしても、Ｖｃｃ２より早く立ち上がることが確認できれば、規定２は満たされていることが確認できる。
【００６８】
遅延生成部７０は、Ｒ７１およびＣ７２の値を変更することで投入遅延差に対する設定を変更することが可能である。遅延生成部７０は、投入遅延差に合わせて部位ごと交換して対応可能なものとしてもよい。
【００６９】
なお、本実施例において、クロック生成部３０の発振器３１が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数は、Ｖｃｃ１とＶｃｃ２の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。以上が、第２実施例の構成の説明である。
【００７０】
［動作の説明］
次に、第２実施例の動作を説明する。本実施例における動作の方法は、第１実施例にて説明した図４Ａおよび図４Ｂのタイムチャートと同様である。Ｖｃｃ１は、遅延生成部７０によって、規定２による投入遅延差２０ｍｓを加えられ、ＰＲＥ端子２１およびＣＬＲ端子２３へ入力される。この状態においてもＶｃｃ１がＶｃｃ２より先に立ち上がれば、つまり、ＰＲＥ端子２１およびＣＬＲ端子２３が、Ｄ端子２２より先に立ち上がれば、規定２は満たされている。
【００７１】
図４Ａは、Ｖｃｃ１とＶｃｃ２が規定２を満たして、Ｖｃｃ１がＶｃｃ２より先に投入された、正常状態の場合を示している。第１実施例においての説明と同様に、
Ｔ３において、クロック信号が入力されるタイミングで、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」となり発光する。
【００７２】
Ｔ４においても、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」を維持して発光しつづける。これによりＶｃｃ１およびＶｃｃ２が、規定２を満たして投入されたことが確認できる。
【００７３】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることも確認でき、両電源供給状態と電源投入シーケンスの双方とも正常であることが確認できる。
【００７４】
次に、図４Ｂは、Ｖｃｃ１とＶｃｃ２が規定２に違反して、Ｖｃｃ２がＶｃｃ１より先に供給された、異常状態の場合を示している。
Ｔ３において、クロック信号が入力されるタイミングで、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり発光しない。
【００７５】
Ｔ４においても、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり、発光しない状態を維持しつづける。これによりＶｃｃ１およびＶｃｃ２は、規定２を満たさずに投入され、異常があったことを確認できる。
【００７６】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることが確認でき、異常があったの電源投入シーケンスであったことが確認できる。
【００７７】
以上が第２実施例の説明である。遅延生成部７０を接続することで、電源シーケンス用ＬＥＤ点灯部５０のＬＥＤ５１が発光するか否かを確認するだけで、規定２のような投入遅延差を持って電源投入が行われる場合にも、電源投入の正常性を容易に確認することができる。
【００７８】
（第３実施例）
第３実施例においては、検査対象ＩＣ１０に投入される電源が３種類のある場合を説明する。本実施例において検査対象ＩＣに投入される電源電圧は３種類であり、Ｖｃｃ１、Ｖｃｃ２に加えＶｃｃ４も投入される。このような場合においても、第２実施例において説明した、電源正常性確認装置の構成を複数組み合わせることで、容易に電源電圧が規定３を満たして投入されるか否かを確認することができる。
【００７９】
本実施例において、検査対象ＩＣ１０には、「電源電圧はＶｃｃ１、Ｖｃｃ２、Ｖｃｃ４の順で投入される。Ｖｃｃ１とＶｃｃ２の投入遅延差およびＶｃｃ２とＶｃｃ３の投入遅延差は共に３０ｍｓ以上である。」との規定（以下、規定３）が定められているものとする。
【００８０】
［構成の説明］
まず、第３実施例の構成を説明する。図８に本発明の第３実施例の構成図を示す。 本実施例において、電源正常性確認装置は第２実施例において説明した構成と同様の２つ構成を使用する。この２つの構成をそれぞれ、第一構成８００と第二構成９００と呼ぶ。第一構成８００にはＶｃｃ１およびＶｃｃ２が投入され、第二構成９００にはＶｃｃ２およびＶｃｃ４が投入されるように構成する。第一構成８００および第二構成９００のそれぞれの構成は、共に第２実施例と同様の構成である。本実施例においては、第２実施例との差のある部分に説明を特化する。
【００８１】
第一構成８００は、第２実施例の構成および動作方法と同様である。第二構成９００も、第２実施例の構成と同様であるが、第二構成９００は、検査対象ＩＣ１０に投入される電源電圧のうち、Ｖｃｃ２およびＶｃｃ４の正常性の確認を行う。
第二構成９００は、第３Ｄ型フリップフロップ２００（以下、第３ＦＦ２００）と、クロック生成部３００と、電源監視用ＬＥＤ点灯部４００と、電源シーケンス用ＬＥＤ点灯部５００と、第４Ｄ型フリップフロップ６００（以下、第４ＦＦ６００）を備える。
【００８２】
第３ＦＦ２００は、第１ＦＦ２０と同様に、プリセット入力端子２０１（以下、ＰＲＥ端子２０１）、クリア入力端子２０３（以下、ＣＬＲ端子２０３）、データ入力端子２０２（以下、Ｄ端子２０２）、クロック信号入力端子２０４（以下、ＣＬＫ端子２０４）、非反転出力端子２０５（以下、Ｑ端子２０５）、反転出力端子２０６（以下Ｑｂ端子２０６）、電源電圧入力端子２０７（以下、Ｖｃｃ端子２０７）を備える。
【００８３】
クロック生成部３００は、発振器３０１を備える。電源監視用ＬＥＤ点灯部４００は、発光ダイオード４０１（以下、ＬＥＤ４０１）と抵抗４０２（以下、Ｒ４０２）を備える。
【００８４】
第４ＦＦ６００は、第２ＦＦ６０と同様に、プリセット入力端子６０１（以下、ＰＲＥ端子６０１）、クリア入力端子６０３（以下、ＣＬＲ端子６０３）、データ入力端子６０２（以下、Ｄ端子６０２）、クロック信号入力端子６０４（以下、ＣＬＫ端子６０４）、非反転出力端子６０５（以下、Ｑ端子６０５）、反転出力端子６０６（以下Ｑｂ端子６０６）、電源電圧入力端子６０７（以下、Ｖｃｃ端子６０７）を備える。
【００８５】
電源監視用ＬＥＤ点灯部５００は、発光ダイオード５０１（以下、ＬＥＤ５０１）と抵抗５０２（以下、Ｒ５０２）を備える。遅延生成部７００は、抵抗７０１（以下Ｒ７０１）とコンデンサ７０２（以下、Ｃ７０２）を備える。第二構成９００における各端子の接続状態および動作方法は、第一構成８００と同様である。
【００８６】
第一構成８００の遅延生成部７０、および第二構成９００の遅延生成部７００は、規定３に規定された投入遅延差を電源電圧に与えるように調整されている。遅延生成部７０は、Ｖｃｃ１とＶｃｃ２の投入遅延差２０ｍｓを与えるよう調整される。遅延生成部７００はＶｃｃ２およびＶｃｃ４の投入遅延差３０ｍｓを与えるよう調整される。この調整方法についても第２実施例と同様にＲ７１とＲ７０１の抵抗値、Ｃ７２とＣ７０２の静電容量をそれぞれ調整することによって投入遅延差を生成する。以上が、第３実施例の構成の説明である。
【００８７】
［動作の説明］
次に、第３実施例の動作を説明する。第一構成８００と第二構成９００のそれぞれの動作は、第２実施例において説明したとおりである。Ｖｃｃ１およびＶｃｃ２の投入状態は、第一構成８００のＬＥＤ４１およびＬＥＤ５１の発光状態によって確認可能である。Ｖｃｃ２およびＶｃｃ４の投入状態は、ＬＥＤ４０１およびＬＥＤ５０１の発光状態によって確認可能である。
【００８８】
第一構成８００の電源監視用ＬＥＤ点灯部４０において、ＬＥＤ４１の発光状態を確認することで、Ｖｃｃ１およびＶｃｃ２が正常に投入されていることが確認できる。
【００８９】
第二構成９００の電源監視用ＬＥＤ点灯部４００において、ＬＥＤ４０１の発光状態を確認することで、Ｖｃｃ２およびＶｃｃ４が正常に投入されていることが確認できる。
【００９０】
ＬＥＤ４１およびＬＥＤ４０１の発光状態をあわせて確認することによって、３種類の電源が正常に投入しているか否かが判断できる。これらは、ＬＥＤ４１およびＬＥＤ４０１が、別々に発光状態を表示するもでもよいし、ＮＡＮＤ回路に接続することで検査対象ＩＣ１０に投入される、すべての電源の正常性を一括で表示するようにしてもよい。
【００９１】
また、第一構成８００の電源シーケンス用ＬＥＤ点灯部５０において、ＬＥＤ５１の発光状態を確認することで、Ｖｃｃ１およびＶｃｃ２が規定３に規定される投入順序と投入遅延差を満たして投入されているか否かを確認できる。
【００９２】
第二構成９００の電源シーケンス用ＬＥＤ点灯部５００において、ＬＥＤ５０１の発光状態を確認することで、Ｖｃｃ２およびＶｃｃ４が規定３に規定される投入順序と投入遅延差を満たして投入されているか否かを確認できる。
【００９３】
ＬＥＤ５１およびＬＥＤ５０１の発光状態をあわせて確認することによって、３種類の電源が規定３を満たして投入しているか否かが判断できる。これらはＬＲＤ５１とＬＥＤ５０１が、別々に発光状態を表示するもでもよし、ＮＡＮＤ回路に接続することで検査対象ＩＣ１０に投入される、すべての電源の正常性を一括で表示するようにしてもよい。
【００９４】
なお、本実施例において、クロック生成部３０の発振器３１が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数、およびクロック生成部３００の発振器３０１が発振して第３ＦＦ２００のＣＬＫ端子２０４に供給するクロック信号の周波数は、規定３の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。
【００９５】
また、検査対象ＩＣに投入される電源の種類がさらに増えるような場合にも同様に、第２実施例の構成を、第３構成、第４構成と追加することで対応が可能である。
さらに、本実施例において、Ｖｃｃ１とＶｃｃ４の間にも投入遅延の規定が存在するような場合にも、同様に構成を追加することで対応が可能である。
【００９６】
以上が第３実施例の説明である。第２実施例に説明した電源正常性確認装置の構成を複数組み合わせることで、検査対象ＩＣ１０へ投入される電源数が増加した場合にも、規定３に規定されるような条件を満たして、電源電圧が投入されているか否かを容易に確認することができる。
【００９７】
なお、すべての実施例において、「電源が正常である場合にはＬＥＤが発光し、電源が異常である場合にはＬＥＤが発光しない」として説明しているが、「電源正常である場合に発光せず、電源に異常がある場合に発光する」としてもよい。さらに、本実施例では、正常性の確認のためにＬＥＤを接続して発光させているが、これはＬＥＤには限らない、別の装置に接続することにより、アラームのようにして検出することも可能である。
【００９８】
また、全ての実施例において検査対象をＩＣとしているが、本発明は、検査対象をＩＣ以外の様々な検査対象へ応用できる。電圧が正常に供給されているか否か、電圧の供給順序が正常か否か、といった検査を行う検査対象については広く応用することが可能である。
【図面の簡単な説明】
【００９９】
【図１】本発明における、第１実施例の構成図である。
【図２】本発明における、Ｄ型フリップフロップの真理値表である。
【図３Ａ】本発明の第１実施例における、正常時（Ｖｃｃ１およびＶｃｃ２が共に正常に投入）のタイムチャートである。
【図３Ｂ】本発明の第１実施例における、異常時（Ｖｃｃ１のみが投入）のタイムチャートである。
【図３Ｃ】本発明の第１実施例における、異常時（Ｖｃｃ２のみが投入）のタイムチャートである。
【図４Ａ】本発明の第１実施例における、正常時（Ｖｃｃ１、Ｖｃｃ２の順で投入）のタイムチャートである。
【図４Ｂ】本発明の第１実施例における、異常時（Ｖｃｃ２、Ｖｃｃ１の順で投入）のタイムチャートである、
【図５】本発明における、第２実施例の構成図である。
【図６】本発明における、第２実施例の遅延差の正常時を表す図である。
【図７】本発明における、第２実施例の遅延差の異常時を表す図である。
【図８】本発明における、第３実施例の構成図である。
【符号の説明】
【０１００】
１０ 検査対象ＩＣ
２０ 第１Ｄ型フリップフロップ
２１ 第１Ｄ型フリップフロップ２０のＰＲＥ端子
２２ 第１Ｄ型フリップフロップ２０のＤ端子
２３ 第１Ｄ型フリップフロップ２０のＣＬＲ端子
２４ 第１Ｄ型フリップフロップ２０のＣＬＫ端子
２５ 第１Ｄ型フリップフロップ２０のＱ端子
２６ 第１Ｄ型フリップフロップ２０のＱｂ端子
２７ 第１Ｄ型フリップフロップ２０のＶｃｃ端子
３０ クロック生成部
３１ クロック生成部３０の発振機
４０ 電源監視用ＬＥＤ点灯部
４１ 電源監視用ＬＥＤ点灯部４０の発光ダイオード
４２ 電源監視用ＬＥＤ点灯部４０の抵抗
５０ 電源シーケンス用ＬＥＤ点灯部
５１ 電源シーケンス用ＬＥＤ点灯部５０の発光ダイオード
５２ 電源シーケンス用ＬＥＤ点灯部５０の抵抗
６０ 第２Ｄ型フリップフロップ
６１ 第２Ｄ型フリップフロップ６０のＰＲＥ端子
６２ 第２Ｄ型フリップフロップ６０のＤ端子
６３ 第２Ｄ型フリップフロップ６０のＣＬＲ端子
６４ 第２Ｄ型フリップフロップ６０のＣＬＫ端子
６５ 第２Ｄ型フリップフロップ６０のＱ端子
６６ 第２Ｄ型フリップフロップ６０のＱｂ端子
６７ 第２Ｄ型フリップフロップ６０のＶｃｃ端子
７０ 遅延生成部
７１ 遅延生成部７０の抵抗
７２ 遅延生成部７０のコンデンサ
２００ 第３Ｄ型フリップフロップ
２０１ 第３Ｄ型フリップフロップ２００のＰＲＥ端子
２０２ 第３Ｄ型フリップフロップ２００のＤ端子
２０３ 第３Ｄ型フリップフロップ２００のＣＬＲ端子
２０４ 第３Ｄ型フリップフロップ２００のＣＬＫ端子
２０５ 第３Ｄ型フリップフロップ２００のＱ端子
２０６ 第３Ｄ型フリップフロップ２００のＱｂ端子
２０７ 第３Ｄ型フリップフロップ２００のＶｃｃ端子
３００ クロック生成部
３０１ クロック生成部３００の発振器
４００ 電源監視用ＬＥＤ点灯部
４０１ 電源監視用ＬＥＤ点灯部４００の発光ダイオード
４０２ 電源監視用ＬＥＤ点灯部４００の抵抗
５００ 電源シーケンス用ＬＥＤ点灯部
５０１ 電源シーケンス用ＬＥＤ点灯部５００の発光ダイオード
５０２ 電源シーケンス用ＬＥＤ点灯部５００の抵抗
６００ 第４Ｄ型フリップフロップ
６０１ 第４Ｄ型フリップフロップ６００のＰＲＥ端子
６０２ 第４Ｄ型フリップフロップ６００のＤ端子
６０３ 第４Ｄ型フリップフロップ６００のＣＬＲ端子
６０４ 第４Ｄ型フリップフロップ６００のＣＬＫ端子
６０５ 第４Ｄ型フリップフロップ６００のＱ端子
６０６ 第４Ｄ型フリップフロップ６００のＱｂ端子
６０７ 第４Ｄ型フリップフロップ６００のＶｃｃ端子
７００ 遅延生成部
７０１ 遅延生成部７００の抵抗
７０２ 遅延生成部７００のコンデンサ
８００ 第一構成の電源正常性確認装置
９００ 第二構成の電源正常性確認装置
【技術分野】
【０００１】
本発明は、電圧の正常性を確認する電圧正常性確認装置および確認方法に関する。
【背景技術】
【０００２】
今日の通信装置は、筐体であるシャーシに、制御用のカード（コントロールボード）、監視用のカード（マネジメントカード）あるいは通信用カード（インターフェースカード）などと呼ばれる複数のカードを搭載して構成する。
【０００３】
各々のカードは、複数のＩＣ（Integrated Circuit）を搭載している。ＩＣは単一の電源で動作するものも数多く存在するが、ＣＰＵ（Central Processing Unit）、ゲートアレイ、ＦＰＧＡ（Field Programmable Gate Array）等の規模が大きいＩＣでは、１つのＩＣに対して複数の電源が必要になる。
例えば、ＣＰＵでは、１．２Ｖ、２．５Ｖ、３．３Ｖなど複数の電源を要するものがある、ＣＰＵの中では、機能毎に複数のブロックが存在し、コア部分には１．２Ｖが使用され、ＳＲＡＭ、ＤＲＡＭとのインターフェイスには２．５Ｖや３．３Ｖが使用されている。
【０００４】
ＩＣには、複数の電源電圧が規定された値で入力される必要があるのと同時に、これら複数の電源電圧が、規定された順序で投入される必要もある。また、各々電圧に、投入される時間的間隔にである、遅延時間が規定されているＩＣもある。ＩＣは、これらの条件が一つでも満たされない場合には正常に動作しない。
【０００５】
前述したカードの製造時、あるいは出荷時には試験が実施される。これらの試験において、たとえば、電源生成レギュレータＩＣが故障していたり、プリント基板のパターン（配線）が切れているといった原因で電源部に異常が発生することがある。このようにカードに電源系の異常が発見された場合には、具体的にどのＩＣのどの電源でトラブルが発生しているのかを、テスターやオシロスコープを使用して確認を行い、切り分け調査を行わなければならない。
【０００６】
特許文献１の瞬断検出回路は、第１の端子をプルアップ又はプルダウンするプルアップ又はプルダウン回路と、第２の端子と所定の電位との間に接続され、第１の端子と第２の端子との間に瞬断が生じた場合に逆起電力を発生する誘導性素子と、誘導性素子によって発生された逆起電力を検出して検出信号を活性化する逆起電力検出回路と、検出信号が活性化された場合に非反転出力信号又は反転出力信号を活性化するフリップフロップとを具備し、第１の端子を有する第１の部材と、第１の端子に電気的に接続される第２の端子を有し第１の部材に結合される第２の部材とを具備するコネクタの瞬断を検出する。
【０００７】
特許文献２のマルチプロセッサシステムは、共通バスにメモリ装置と複数のプロセッサ装置とこれらプロセッサ装置のバス制御装置が接続されている構成をとるマルチプロセッサシステムにおいて、各プロセッサ装置にバス使用権獲得時におけるシーケンス異常を検出する手段と、異常状態の表示を行う手段とを設けている。
【０００８】
特許文献３の複数の電源の接断順序制御回路は、クロック信号を入力とする第１ゲートおよび第２ゲートと、第１ゲートの出力をアップカウントし、第２ゲートの出力をダウンカウントするカウンタと、カウンタの出力を入力とするデコード回路と、デコード回路の最初の出力を入力とする第１フリップフロップと、第１フリップフロップの出力をＲ入力とし、断信号をＣＬＫ入力とする第２フリップフロップと、デコード回路の最後の出力を入力とする第３フリップフロップと、第３フリップフロップの出力をＲ入力とし、接信号をＣＬＫ入力とする第４フリップフロップとを備え、第２フリップフロップの出力を第２ゲートの入力とし、第４フリップフロップの出力を第１ゲートの入力とし、デコード回路からクロック信号だけ遅延して複数の電源を接断する。
【特許文献１】特開２００６−３２９７４１号公報
【特許文献２】特開昭６１−０１１８７７号公報
【特許文献３】特開平４−２８７１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、検査対象に投入される電源の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供することである。
本発明のさらに他の目的は、検査対象に投入される電F源の投入順序の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の電源正常性確認装置は、第１電圧が入力された後第２電圧が入力されるときには第１出力と第２出力を出力し、第２電圧が入力された後第１電圧が入力されるときには第１出力を出力する処理部と、第１出力に応答して点灯する第１表示部と第２出力に応答して点灯する第２表示部とを有する表示部とを備える。
【００１１】
本発明の電源正常性確認装置は、第１電圧を入力して、第１電圧に遅延を与えて、処理部へ出力する遅延生成部をさらに備える。
【００１２】
本発明の電源正常性確認装置は、遅延生成部は、遅延を可変して設定することが可能である。
【００１３】
本発明の電源正常性確認装置の処理部は、第１電圧をプリセット端子とクリア端子へ入力し、第２電圧をデータ端子へ入力し、第１電圧と第２電圧の両方が入力されているとき反転出力端子から第１出力を出力し、第１電圧が入力された後第２電圧が入力されるときには反転出力端子から第１出力と非反転出力端子から第２出力を出力し、第２電圧が入力された後第１電圧が入力されるときには反転出力端子から第１出力を出力する第１フリップフロップと、クリア端子を第１フリップフロップの非反転出力端子と接続し、第３電圧を入力したときに、非反転出力端子から第２出力を出力する第２フリップフロップとを備える。
【００１４】
本発明の電源正常性確認方法は、第１電圧を受信するステップと、第２電圧を受信するステップと、第１電圧が入力された後第２電圧が入力されるときには第１表示部と第２表示部を点灯するステップと、第２電圧が入力された後第１電圧が入力されるときには第１表示部を点灯するステップと、を備える。
【００１５】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、第１電圧を入力し第１電圧に遅延を与えて処理部へ出力するステップをさらに備える電源正常性確認方法。
【００１６】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、遅延を可変して設定するステップをさらに備える。
【００１７】
本発明の電源正常性確認方法は、第１電圧を受信するステップにおいて、第１電圧を第１フリップフロップのプリセット端子とクリア端子へ入力するステップと。第２電圧を受信するステップにおいて、第２電圧を第１フリップフロップのデータ端子へ入力するステップと、第１表示部と第２表示部を点灯するステップにおいて、第１電圧が入力された後第２電圧が入力されるときには第１フリップフロップの反転出力端子から第１出力と第１フリップフロップの非反転出力端子から第３出力電圧を出力するステップと、第１フリップフロップの非反転出力端子と接続した第２フリップフロップのクリア端子に第３電圧を入力したときに、第２フリップフロップの非反転出力端子から第２出力を出力するステップと、第１表示部を点灯するステップにおいて、第２電圧が入力された後第１電圧が入力されるときには第１フリップフロップの反転出力端子から第１出力を出力するステップと、をさらに備える。
【発明の効果】
【００１８】
本発明によれば、検査対象に投入される電源の正常性を、測定器を使用しなくとも容易に確認することが可能となる。
また、本発明によれば、検査対象投入される電源の投入順序の正常性を、測定器を使用しなくとも容易に確認することが可能となる。
【発明を実施するための最良の形態】
【００１９】
添付図面を参照して、本発明による電源正常性確認装置を実施するための最良の形態を以下に説明する。
【００２０】
（第１実施例）
第１実施例においては、検査を行うＩＣに２種類の電源が投入される場合に、両電源が正常に投入されているか否か、また、両電源の投入順序に規定があり、両電源が当該規定通りの順序で投入されたか否かを、容易に確認することを可能とする実施例を説明する。
【００２１】
［構成の説明］
まず、第１実施例の構成を説明する。図１に本発明の第１実施例の構成図を示す。本発明の電源正常性確認装置は、検査対象ＩＣ１０と、第１Ｄ型フリップフロップ２０と、クロック生成部３０と、電源監視用ＬＥＤ（Light Emitting Diode）点灯部４０と、電源シーケンス用ＬＥＤ点灯部５０と、第２Ｄ型フリップフロップ６０を備える。
【００２２】
検査対象ＩＣ１０は、カードのプリント基板上に配置された複数のＩＣの一つである。本実施例において、検査対象ＩＣ１０は、２種類の電源電圧を必要とするものである。検査対象ＩＣ１０へ投入される２種類の電源電圧は、第１電源電圧Ｖｃｃ１と第２電源電圧Ｖｃｃ２であるとする。
【００２３】
第１Ｄ型フリップフロップ２０（以下、第１ＦＦ２０）は、プリセット入力端子２１（以下、ＰＲＥ端子２１）、クリア入力端子２３（以下、ＣＬＲ端子２３）、データ入力端子２２（以下、Ｄ端子２２）、クロック信号入力端子２４（以下、ＣＬＫ端子２４）、非反転出力端子２５（以下、Ｑ端子２５）、反転出力端子２６（以下Ｑｂ端子２６）、電源電圧入力端子２７（以下、Ｖｃｃ端子２７）を備える。
【００２４】
ＰＲＥ端子２１とＣＬＲ端子２３は、検査対象ＩＣ１０へ第１電源電圧（以下、Ｖｃｃ１）を供給する第１電源（図示せず）と接続される。検査対象ＩＣ１０へＶｃｃ１が投入される時に、ＰＲＥ端子２１とＣＬＲ端子２３へはＶｃｃ１が同時に投入される。
【００２５】
Ｄ端子２２には、検査対象ＩＣ１０へ第２電源電圧（以下、Ｖｃｃ２）を供給する第２電源（図示せず）が接続される。検査対象ＩＣ１０へ電源が投入される時に、Ｄ端子２２へはＶｃｃ２が同時に投入される。
【００２６】
Ｖｃｃ１およびＶｃｃ２は、ＰＲＥ端子２１、ＣＬＲ端子２３およびＤ端子２２へ、それぞれの端子の入力端に備えられる分圧抵抗（図示せず）によって、第１ＦＦ２０が入力電圧のハイレベル、ローレベルを判定する判定基準電圧に調整して入力する。これによって検査対象ＩＣ１０への入力電圧と第１ＦＦ２０の判定基準電圧との差に起因する第１ＦＦ２０の誤判定を防ぐ。これらの調整は、この方法に限定せず従来の技術を用いて行われる。
【００２７】
ＣＬＫ端子２４は、クロック生成部３０と接続されている。ＣＬＫ端子２４へはクロック生成部３０が発生させたクロック信号が供給される。
【００２８】
Ｑ端子２５とＱｂ端子２６は、ＣＬＫ端子２４へクロック信号が供給された時の、ＰＲＥ端子２１とＣＬＲ端子２３とＤ端子２２へ投入される入力電圧の状態によって、出力を変化させる。各端子の入力状態による、Ｑ端子２５とＱｂ端子２６の出力状態を図２に示す。
【００２９】
Ｑ端子２５は、第２Ｄ型フリップフロップのＣＬＲ端子６３と接続される。
Ｑｂ端子２６は、電源監視用ＬＥＤ点灯部の抵抗Ｒ４２と接続される。
Ｖｃｃ端子２７へは、所定の電源（図示せず）から第１ＦＦ２０の電源電圧Ｖｃｃ３（以下、Ｖｃｃ３）が入力される。
【００３０】
クロック生成部３０は発振器３１を備える。発振器３１へは所定の電源（図示せず）から電源電圧Ｖｃｃ３が入力されている。発振器３１はクロック信号を生成し、第１ＦＦ２０のＣＬＫ端子２４へ供給する。
【００３１】
電源監視用ＬＥＤ点灯部４０は、発光ダイオード４１（以下、ＬＥＤ４１）と抵抗Ｒ４２（以下、Ｒ４２）を備える。ＬＥＤ４１は、アノードに所定の電源（図示せず）からの電源電圧Ｖｃｃ３が入力され、カソードに抵抗４２の一端が接続される。抵抗Ｒ４１の他の一端は、第１Ｄ型フリップフロップ２０のＱｂ端子２６と接続される。
【００３２】
第２Ｄ型フリップフロップ６０（以下、第２ＦＦ６０）は、第１ＦＦ２０と同様に、プリセット入力端子６１（以下、ＰＲＥ端子６１）、クリア入力端子６３（以下、ＣＬＲ端子６３）、データ入力端子６２（以下、Ｄ端子６２）、クロック信号入力端子６４（以下、ＣＬＫ端子６４）、非反転出力端子６５（以下、Ｑ端子６５）、反転出力端子６６（以下Ｑｂ端子６６）、電源電圧入力端子６７（以下、Ｖｃｃ端子６７）を備える。
【００３３】
第２ＦＦ６０は、Ｄ端子６２とＣＬＫ端子６４は接地がとられて接地電位Ｖｓｓとなっている。ＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５と接続される。
Ｑ端子６５は、電源シーケンス用ＬＥＤ点灯部５０の抵抗Ｒ５２と接続される。
ＰＲＥ端子６１は、所定の電源（図示せず）と接続され、Ｖｃｃ３が入力されている。
Ｑｂ端子６６は、何も接続されない。
Ｖｃｃ端子６７は、所定の電源（図示せず）と接続され、Ｖｃｃ３が入力される。
【００３４】
電源シーケンス監視用ＬＥＤ点灯部５０は、発光ダイオード５１（以下、ＬＥＤ５１）と抵抗Ｒ５２（以下、Ｒ５２）を備える。ＬＥＤ５１は、アノードに所定の電源（図示せず）が接続され、Ｖｃｃ３が入力される。ＬＥＤ５１は、カソードにＲ５２の一端が接続される。Ｒ５２の他の一端は、第２ＦＦ６０のＱ端子６５と接続される。
【００３５】
以上が、第１実施例の構成の説明である。なお、以下の［電源投入状態の正常性確認］、および［電源投入順序の正常性確認］の動作の説明において、構成は共に同様である。
【００３６】
［動作の説明］
次に、第１実施例の動作を説明する。
［電源投入状態の正常性確認］
まず、第１電源電圧および第２電源電圧が正常に投入されているかの確認を行うための動作を説明する。図３Ａから図３Ｃに、第１電源電圧および第２電源電圧の入力状態による第１ＦＦ２０の出力を表したタイムチャートを示す。いずれの図においても、縦軸は第１ＦＦ２０の各端子を示している。横軸は時間軸であり、Ｔ１からＴ４はＣＬＫの各周期を表している。
【００３７】
なお、本説明において、Ｖｃｃ３は、第１電源電圧Ｖｃｃ１および第２電源電圧Ｖｃｃ２よりも先に投入される。また、発振器３１からは任意の周波数のクロック信号が、第１ＦＦ２０のＣＬＫ端子２４に供給されている。供給されるクロック信号の周波数は従来使用されている範囲のものとする。
【００３８】
図３Ａは第１電源電圧Ｖｃｃ１と第２電源電圧Ｖｃｃ２が共に正常に供給された場合を示している。
初期状態であるＴ１において、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれもローレベル（以下、「Ｌ」）のため、図２に示すＤ型フリップフロップの真理値表により、Ｑｂ端子２６の出力電位は、ハイレベル（以下、「Ｈ」）となっている。このため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１に電流は流れず（以下、「オフ」）発光していない。
【００３９】
Ｔ２において、Ｖｃｃ１とＶｃｃ２が正常に供給されると、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれも「Ｈ」となる。
【００４０】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３、ＰＲＥ端子２１およびＤ端子２２はいずれも「Ｈ」のため、図２に示すとおり、Ｑｂ端子２６の出力は「Ｌ」へ変移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１に電流が流れ（以下、「オン」）発光する。
ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２が正常に供給されていることが確認できる。
【００４１】
次に、図３ＢはＶｃｃ１のみが正常に供給され、Ｖｃｃ２に異常が発生している場合を示している。
初期状態であるＴ１においては、前述と同様であり。Ｑｂ端子２６の出力電位は「Ｈ」にため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」であり発光していない。
【００４２】
Ｔ２において、Ｖｃｃ１およびＶｃｃ２が供給されることになるが、Ｖｃｃ２は、異常があり電圧供給がされない。そのため、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｈ」となるが、Ｄ端子２２は「Ｌ」のままである。
【００４３】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｈ」、Ｄ端子２２は「Ｌ」のため、図２に示すとおり、Ｑｂは「Ｈ」から変移しない。そのため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」のままであり、発光しない。ＬＥＤ４１が発光しないため、当該ＩＣへ電源電圧が正常に供給されていないことが検知できる。
【００４４】
次に、図３ＣはＶｃｃ２のみが正常に供給され、Ｖｃｃ１に異常が発生している場合を示している。
初期状態であるＴ１においては、前述と同様であり。Ｑｂ端子２６の出力電位は「Ｈ」にため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」であり発光していない。
【００４５】
Ｔ２において、Ｖｃｃ１およびＶｃｃ２が供給されることになるが、Ｖｃｃ１は、異常があり電圧供給がされない。そのため、Ｄ端子２２は「Ｈ」となるが、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｌ」のままである。
【００４６】
Ｔ３において、ＣＬＫ端子２４にクロック信号が入力されるタイミングで、ＣＬＲ端子２３およびＰＲＥ端子２１は「Ｌ」、Ｄ端子２２は「Ｈ」のため、図２に示すとおり、Ｑｂは「Ｈ」から変移しない。そのため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オフ」のままであり、発光しない。ＬＥＤ４１が発光しないため、当該ＩＣの電源電圧が正常に供給されていないことが検知できる。
【００４７】
以上が、本実施例における、検査対象ＩＣ１０に投入される電源電圧の３パターンの状態での動作説明である。ＬＥＤ４１の点灯状態によって電源電圧が正常に供給されているか否かが一目で確認することができる。
【００４８】
［電源投入順序の正常性確認］
次に、Ｖｃｃ１およびＶｃｃ２の投入順序が規定されている場合に、投入順序の正常性の確認を行うための動作を説明する。
本実施例において、非検証対象ＩＣ１０には、「Ｖｃｃ１はＶｃｃ２より先に投入されなければならない。」との規定（以下、規定１）が定められているものとする。
図４Ａおよび図４Ｂに、Ｖｃｃ１およびＶｃｃ２の入力状態におる第１ＦＦ２０および第２ＦＦ６０の出力を表したタイムチャートを示す。縦軸は、（ａ）第１ＦＦ２０の各端子と、（ｂ）第２ＦＦ６０の各端子を表している。横軸は時間軸であり、Ｔ１からＴ５はＣＬＫの各周期を表している。
【００４９】
なお、本説明において、Ｖｃｃ３は、第１電源電圧Ｖｃｃ１および第２電源電圧Ｖｃｃ２よりも先に投入される。また、クロック生成部３０の発振器が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数は、Ｖｃｃ１とＶｃｃ２の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。
【００５０】
図４Ａは、Ｖｃｃ１とＶｃｃ２が規定１を満たして、Ｖｃｃ１がＶｃｃ２より先に投入された、正常状態の場合を示している。
初期状態であるＴ１において、検査対象ＩＣ１０へは、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１、Ｄ端子２２はいずれも「Ｌ」のため、図２により、Ｑ端子２５の出力電位は、「Ｈ」となっている。
また、第２ＦＦにおいては、Ｄ端子６２およびＣＬＫ端子６４はＶｓｓとなっているため「Ｌ」、ＰＲＥ端子６１はＶｃｃ３によってあらかじめ「Ｈ」であり、ＣＬＲ端子６３は第１ＦＦのＱ端子２５の出力電位により「Ｈ」である。このため、第２ＦＦのＱ端子６５の出力電位は、図２より、「Ｈ」である。第２ＦＦのＱ端子６５の出力電位が「Ｈ」のため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」で発光しない。
【００５１】
Ｔ２において、Ｖｃｃ１が検査対象ＩＣ１０へ投入される。これと同時に第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３は、いずれも「Ｈ」へ遷移する。Ｖｃｃ２は投入されていないため第１ＦＦ２０のＤ端子２２は「Ｌ」のままである。
【００５２】
Ｔ３において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｌ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」から「Ｌ」へ遷移する。
第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｌ」へ遷移するにしたがって、「Ｈ」から「Ｌ」へ遷移する。第２ＦＦ６０では、ＰＲＥ端子６１はＶｃｃ３により「Ｈ」、ＣＬＲ端子６３は「Ｌ」、Ｄ端子６２はＶｓｓであり「Ｌ」であるので、図２より、Ｑ端子６５が「Ｈ」から「Ｌ」へ遷移する。
第２ＦＦのＱ端子６５の出力電位が「Ｌ」となるため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」となり発光する。
この後、Ｔ３において、検査対象ＩＣ１０へＶｃｃ２が投入される。これと同時に第１ＦＦ２０のＤ端子２２が「Ｌ」から「Ｈ」へ遷移する。
【００５３】
Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｌ」から「Ｈ」へ遷移する。
第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｈ」へ遷移するにしたがって、「Ｌ」から「Ｈ」へ遷移する。第２ＦＦ６０では、ＰＲＥ端子６１がＶｃｃ３により「Ｈ」、ＣＬＲ端子６３は「Ｈ」、Ｄ端子６２はＶｓｓのため「Ｌ」である。第２ＦＦにおいてＣＬＫ端子６４は、Ｖｓｓとなっているためクロック信号の入力はなく、ＰＲＥ端子６１およびＣＬＲ端子６３が共に「Ｈ」の場合は、Ｑ端子６５の出力電位は以前の出力電位を維持しラッチ固定となる。そのため、第２ＦＦのＱ端子６５は「Ｌ」を維持し、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」を維持して発光しつづける。これによりＶｃｃ１およびＶｃｃ２が規定された順序にて投入されたことが確認できる。
【００５４】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることも確認でき、両電源供給状態と電源投入シーケンスの双方とも正常であることが確認できる。
【００５５】
次に、図４Ｂは、Ｖｃｃ１とＶｃｃ２が規定１に違反して、Ｖｃｃ２がＶｃｃ１より先に供給された、異常状態の場合を示している。
初期状態であるＴ１において、検査対象ＩＣ１０へは、Ｖｃｃ１およびＶｃｃ２は供給されておらず、第１ＦＦ２０のＣＬＲ端子２３、ＰＲＥ端子２１、Ｄ端子２２はいずれも「Ｌ」のため、図２により、Ｑ端子２５の出力電位は、「Ｈ」となっている。
また、第２ＦＦにおいては、Ｄ端子６２およびＣＬＫ端子６４はＶｓｓとなっているため「Ｌ」、ＰＲＥ端子２１はＶｃｃ３によりあらかじめ「Ｈ」であり、ＣＬＲ端子６３は第１ＦＦのＱ端子２５の出力電位により「Ｈ」である。このため、第２ＦＦのＱ端子６５の出力電位は、図２より、「Ｈ」である。
第２ＦＦのＱ端子６５の出力電位が「Ｈ」のため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」で発光しない。
【００５６】
Ｔ２において、異常状態のため、Ｖｃｃ２が先に検査対象ＩＣ１０へ投入される。これと同時に第１ＦＦ２０のＤ端子２２は「Ｈ」へ遷移する。Ｖｃｃ１は、異常があり投入されていないため第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３は「Ｌ」のままである。
【００５７】
Ｔ３において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｌ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」を維持する。第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子２５が「Ｈ」を維持するため、「Ｈ」から遷移しない。第２ＦＦ６０では、ＰＲＥ端子６１が「Ｈ」、ＣＬＲ端子６３が「Ｈ」、Ｄ端子６２は「Ｌ」となる。前述のとおり第２ＦＦ６０ではＣＬＫ端子６４はＶｓｓとなっているためクロックの入力がなく、図２より、Ｑ端子２５は「Ｈ」を維持する。第２ＦＦのＱ端子６５の出力電位が「Ｈ」を維持するため、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり発光しない。
この後、Ｔ３において、検査対象ＩＣ１０へＶｃｃ１が投入される。これと同時に第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｌ」から「Ｈ」へ遷移する。
【００５８】
Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑ端子２５の出力電位は「Ｈ」を維持する。第２ＦＦ６０のＣＬＲ端子６３は、第１ＦＦ２０のＱ端子６５が「Ｈ」を維持するため、「Ｈ」を維持する。第２ＦＦ６０では、ＰＲＥ端子６１はＶｃｃ３により「Ｈ」、ＣＬＲ端子６３が「Ｈ」、Ｄ端子６２はＶｓｓのため「Ｌ」となる。第２ＦＦにおいてＣＬＫ端子６４は、Ｖｓｓとなっているためクロック信号の入力はなく、ＰＲＥ端子６１およびＣＬＲ端子６３が共に「Ｈ」の場合は、Ｑ端子６５の出力電位は以前の出力電位を維持しラッチ固定となる。そのため、第２ＦＦのＱ端子６５は「Ｈ」を維持し、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり、発光しない状態を維持しつづける。これによりＶｃｃ１およびＶｃｃ２の投入順序に異常があったことを確認できる。
【００５９】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることが確認でき、異常があったのは、電源投入シーケンスであったことが確認できる。
【００６０】
以上が第１実施例の説明である。電源監視用ＬＥＤ点灯部４０のＬＥＤ４１が発光するか否かを確認することで電源の投入状況が正常であるか否かを容易に確認することができ、電源シーケンス用ＬＥＤ点灯部５０のＬＥＤ５１が発光するか否かを確認することで電源の投入順序が正常であるか否かを容易に確認することができる。
【００６１】
（第２実施例）
第２実施例においては、第１実施例と同様、検査を行うＩＣに２種類の電源が投入される場合で、両電源の投入順序に規定があり、さらに両電源の投入順序に遅延差の規定が設けられている場合に、両電源が当該規定通りの順序で投入されたか否かを、容易に確認することを可能とする本発明の構成と動作を説明する。
【００６２】
本実施例において、非検証対象ＩＣ１０には、「Ｖｃｃ１はＶｃｃ２より先に投入されなければならず、Ｖｃｃ１とＶｃｃ２の投入遅延差は２０ｍｓ以上である。」との規定（以下、規定２）が定められているものとする。図５は、Ｖｃｃ１とＶｃｃ２が規定２を満たして投入される場合（正常状態）のタイムチャートを表している。また、図６は、Ｖｃｃ１とＶｃｃ２が規定２を満たさずに投入される（正常状態）のタイムチャートを表している。
【００６３】
［構成の説明］
まず、第２実施例の構成を説明する。図７に本発明の第２実施例の構成図を示す。本実施例においては、第１実施例との差のある部分に説明を特化する。
【００６４】
本実施例において、電源正常性確認装置は第１実施例と同様に、検査対象ＩＣ１０と、第１ＦＦ２０と、クロック生成部３０と、電源監視用ＬＥＤ点灯部４０と、電源シーケンス用ＬＥＤ点灯部５０と、第２ＦＦ６０を備え、さらに遅延生成部７０を備える。
【００６５】
遅延生成部７０は、抵抗７１（以下Ｒ７１）とコンデンサ７２（以下、Ｃ７２）を備える。遅延生成部は、規定により先に投入される電源と当該電源と接続される端子との間に接続する。本実施例においては規定２によりＶｃｃ１が先に投入される事となるため、第１電源とＰＲＥ端子２１およびＣＬＲ端子２３との間に接続される。
【００６６】
遅延生成部７０は、Ｒ７１の抵抗値と、Ｃ７１の静電容量によって投入される電源電圧に遅延をもたらす。例えば、本実施例において、規定２による電源投入遅延差は２０ｍｓである。Ｖｃｃ１＝５Ｖ、Ｒ７１＝１０ｋΩ、Ｃ７２＝２μＦとすると、遅延時間＝Ｒ７１×Ｃ７２であるため、１０ｋ×２μＦ＝２０ｍｓとなり、これによりＶｃｃ１の投入時間に２０ｍｓの遅延を与えることができる。
【００６７】
Ｖｃｃ１が２０ｍｓの遅延時間を持って投入されたとしても、Ｖｃｃ２より早く立ち上がることが確認できれば、規定２は満たされていることが確認できる。
【００６８】
遅延生成部７０は、Ｒ７１およびＣ７２の値を変更することで投入遅延差に対する設定を変更することが可能である。遅延生成部７０は、投入遅延差に合わせて部位ごと交換して対応可能なものとしてもよい。
【００６９】
なお、本実施例において、クロック生成部３０の発振器３１が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数は、Ｖｃｃ１とＶｃｃ２の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。以上が、第２実施例の構成の説明である。
【００７０】
［動作の説明］
次に、第２実施例の動作を説明する。本実施例における動作の方法は、第１実施例にて説明した図４Ａおよび図４Ｂのタイムチャートと同様である。Ｖｃｃ１は、遅延生成部７０によって、規定２による投入遅延差２０ｍｓを加えられ、ＰＲＥ端子２１およびＣＬＲ端子２３へ入力される。この状態においてもＶｃｃ１がＶｃｃ２より先に立ち上がれば、つまり、ＰＲＥ端子２１およびＣＬＲ端子２３が、Ｄ端子２２より先に立ち上がれば、規定２は満たされている。
【００７１】
図４Ａは、Ｖｃｃ１とＶｃｃ２が規定２を満たして、Ｖｃｃ１がＶｃｃ２より先に投入された、正常状態の場合を示している。第１実施例においての説明と同様に、
Ｔ３において、クロック信号が入力されるタイミングで、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」となり発光する。
【００７２】
Ｔ４においても、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オン」を維持して発光しつづける。これによりＶｃｃ１およびＶｃｃ２が、規定２を満たして投入されたことが確認できる。
【００７３】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることも確認でき、両電源供給状態と電源投入シーケンスの双方とも正常であることが確認できる。
【００７４】
次に、図４Ｂは、Ｖｃｃ１とＶｃｃ２が規定２に違反して、Ｖｃｃ２がＶｃｃ１より先に供給された、異常状態の場合を示している。
Ｔ３において、クロック信号が入力されるタイミングで、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり発光しない。
【００７５】
Ｔ４においても、電源シーケンスＬＥＤ点灯部５０のＬＥＤ５１は「オフ」のままであり、発光しない状態を維持しつづける。これによりＶｃｃ１およびＶｃｃ２は、規定２を満たさずに投入され、異常があったことを確認できる。
【００７６】
なお、Ｔ４において、クロック信号が入力されるタイミングで、第１ＦＦ２０のＰＲＥ端子２１およびＣＬＲ端子２３が「Ｈ」でＤ端子２２が「Ｈ」のため、図２より、Ｑｂ端子２６の出力電位は「Ｈ」から「Ｌ」へ遷移する。Ｑｂ端子２６が「Ｌ」へ変移するため、電源監視用ＬＥＤ点灯部４０のＬＥＤ４１は「オン」となり、発光する。ＬＥＤ４１の発光を確認することで、Ｖｃｃ１およびＶｃｃ２は正常に供給されていることが確認でき、異常があったの電源投入シーケンスであったことが確認できる。
【００７７】
以上が第２実施例の説明である。遅延生成部７０を接続することで、電源シーケンス用ＬＥＤ点灯部５０のＬＥＤ５１が発光するか否かを確認するだけで、規定２のような投入遅延差を持って電源投入が行われる場合にも、電源投入の正常性を容易に確認することができる。
【００７８】
（第３実施例）
第３実施例においては、検査対象ＩＣ１０に投入される電源が３種類のある場合を説明する。本実施例において検査対象ＩＣに投入される電源電圧は３種類であり、Ｖｃｃ１、Ｖｃｃ２に加えＶｃｃ４も投入される。このような場合においても、第２実施例において説明した、電源正常性確認装置の構成を複数組み合わせることで、容易に電源電圧が規定３を満たして投入されるか否かを確認することができる。
【００７９】
本実施例において、検査対象ＩＣ１０には、「電源電圧はＶｃｃ１、Ｖｃｃ２、Ｖｃｃ４の順で投入される。Ｖｃｃ１とＶｃｃ２の投入遅延差およびＶｃｃ２とＶｃｃ３の投入遅延差は共に３０ｍｓ以上である。」との規定（以下、規定３）が定められているものとする。
【００８０】
［構成の説明］
まず、第３実施例の構成を説明する。図８に本発明の第３実施例の構成図を示す。 本実施例において、電源正常性確認装置は第２実施例において説明した構成と同様の２つ構成を使用する。この２つの構成をそれぞれ、第一構成８００と第二構成９００と呼ぶ。第一構成８００にはＶｃｃ１およびＶｃｃ２が投入され、第二構成９００にはＶｃｃ２およびＶｃｃ４が投入されるように構成する。第一構成８００および第二構成９００のそれぞれの構成は、共に第２実施例と同様の構成である。本実施例においては、第２実施例との差のある部分に説明を特化する。
【００８１】
第一構成８００は、第２実施例の構成および動作方法と同様である。第二構成９００も、第２実施例の構成と同様であるが、第二構成９００は、検査対象ＩＣ１０に投入される電源電圧のうち、Ｖｃｃ２およびＶｃｃ４の正常性の確認を行う。
第二構成９００は、第３Ｄ型フリップフロップ２００（以下、第３ＦＦ２００）と、クロック生成部３００と、電源監視用ＬＥＤ点灯部４００と、電源シーケンス用ＬＥＤ点灯部５００と、第４Ｄ型フリップフロップ６００（以下、第４ＦＦ６００）を備える。
【００８２】
第３ＦＦ２００は、第１ＦＦ２０と同様に、プリセット入力端子２０１（以下、ＰＲＥ端子２０１）、クリア入力端子２０３（以下、ＣＬＲ端子２０３）、データ入力端子２０２（以下、Ｄ端子２０２）、クロック信号入力端子２０４（以下、ＣＬＫ端子２０４）、非反転出力端子２０５（以下、Ｑ端子２０５）、反転出力端子２０６（以下Ｑｂ端子２０６）、電源電圧入力端子２０７（以下、Ｖｃｃ端子２０７）を備える。
【００８３】
クロック生成部３００は、発振器３０１を備える。電源監視用ＬＥＤ点灯部４００は、発光ダイオード４０１（以下、ＬＥＤ４０１）と抵抗４０２（以下、Ｒ４０２）を備える。
【００８４】
第４ＦＦ６００は、第２ＦＦ６０と同様に、プリセット入力端子６０１（以下、ＰＲＥ端子６０１）、クリア入力端子６０３（以下、ＣＬＲ端子６０３）、データ入力端子６０２（以下、Ｄ端子６０２）、クロック信号入力端子６０４（以下、ＣＬＫ端子６０４）、非反転出力端子６０５（以下、Ｑ端子６０５）、反転出力端子６０６（以下Ｑｂ端子６０６）、電源電圧入力端子６０７（以下、Ｖｃｃ端子６０７）を備える。
【００８５】
電源監視用ＬＥＤ点灯部５００は、発光ダイオード５０１（以下、ＬＥＤ５０１）と抵抗５０２（以下、Ｒ５０２）を備える。遅延生成部７００は、抵抗７０１（以下Ｒ７０１）とコンデンサ７０２（以下、Ｃ７０２）を備える。第二構成９００における各端子の接続状態および動作方法は、第一構成８００と同様である。
【００８６】
第一構成８００の遅延生成部７０、および第二構成９００の遅延生成部７００は、規定３に規定された投入遅延差を電源電圧に与えるように調整されている。遅延生成部７０は、Ｖｃｃ１とＶｃｃ２の投入遅延差２０ｍｓを与えるよう調整される。遅延生成部７００はＶｃｃ２およびＶｃｃ４の投入遅延差３０ｍｓを与えるよう調整される。この調整方法についても第２実施例と同様にＲ７１とＲ７０１の抵抗値、Ｃ７２とＣ７０２の静電容量をそれぞれ調整することによって投入遅延差を生成する。以上が、第３実施例の構成の説明である。
【００８７】
［動作の説明］
次に、第３実施例の動作を説明する。第一構成８００と第二構成９００のそれぞれの動作は、第２実施例において説明したとおりである。Ｖｃｃ１およびＶｃｃ２の投入状態は、第一構成８００のＬＥＤ４１およびＬＥＤ５１の発光状態によって確認可能である。Ｖｃｃ２およびＶｃｃ４の投入状態は、ＬＥＤ４０１およびＬＥＤ５０１の発光状態によって確認可能である。
【００８８】
第一構成８００の電源監視用ＬＥＤ点灯部４０において、ＬＥＤ４１の発光状態を確認することで、Ｖｃｃ１およびＶｃｃ２が正常に投入されていることが確認できる。
【００８９】
第二構成９００の電源監視用ＬＥＤ点灯部４００において、ＬＥＤ４０１の発光状態を確認することで、Ｖｃｃ２およびＶｃｃ４が正常に投入されていることが確認できる。
【００９０】
ＬＥＤ４１およびＬＥＤ４０１の発光状態をあわせて確認することによって、３種類の電源が正常に投入しているか否かが判断できる。これらは、ＬＥＤ４１およびＬＥＤ４０１が、別々に発光状態を表示するもでもよいし、ＮＡＮＤ回路に接続することで検査対象ＩＣ１０に投入される、すべての電源の正常性を一括で表示するようにしてもよい。
【００９１】
また、第一構成８００の電源シーケンス用ＬＥＤ点灯部５０において、ＬＥＤ５１の発光状態を確認することで、Ｖｃｃ１およびＶｃｃ２が規定３に規定される投入順序と投入遅延差を満たして投入されているか否かを確認できる。
【００９２】
第二構成９００の電源シーケンス用ＬＥＤ点灯部５００において、ＬＥＤ５０１の発光状態を確認することで、Ｖｃｃ２およびＶｃｃ４が規定３に規定される投入順序と投入遅延差を満たして投入されているか否かを確認できる。
【００９３】
ＬＥＤ５１およびＬＥＤ５０１の発光状態をあわせて確認することによって、３種類の電源が規定３を満たして投入しているか否かが判断できる。これらはＬＲＤ５１とＬＥＤ５０１が、別々に発光状態を表示するもでもよし、ＮＡＮＤ回路に接続することで検査対象ＩＣ１０に投入される、すべての電源の正常性を一括で表示するようにしてもよい。
【００９４】
なお、本実施例において、クロック生成部３０の発振器３１が発振して第１ＦＦ２０のＣＬＫ端子２４に供給するクロック信号の周波数、およびクロック生成部３００の発振器３０１が発振して第３ＦＦ２００のＣＬＫ端子２０４に供給するクロック信号の周波数は、規定３の投入遅延差に対して十分短い周期を持つものが望ましく、これらは従来使用されている範囲のものとする。
【００９５】
また、検査対象ＩＣに投入される電源の種類がさらに増えるような場合にも同様に、第２実施例の構成を、第３構成、第４構成と追加することで対応が可能である。
さらに、本実施例において、Ｖｃｃ１とＶｃｃ４の間にも投入遅延の規定が存在するような場合にも、同様に構成を追加することで対応が可能である。
【００９６】
以上が第３実施例の説明である。第２実施例に説明した電源正常性確認装置の構成を複数組み合わせることで、検査対象ＩＣ１０へ投入される電源数が増加した場合にも、規定３に規定されるような条件を満たして、電源電圧が投入されているか否かを容易に確認することができる。
【００９７】
なお、すべての実施例において、「電源が正常である場合にはＬＥＤが発光し、電源が異常である場合にはＬＥＤが発光しない」として説明しているが、「電源正常である場合に発光せず、電源に異常がある場合に発光する」としてもよい。さらに、本実施例では、正常性の確認のためにＬＥＤを接続して発光させているが、これはＬＥＤには限らない、別の装置に接続することにより、アラームのようにして検出することも可能である。
【００９８】
また、全ての実施例において検査対象をＩＣとしているが、本発明は、検査対象をＩＣ以外の様々な検査対象へ応用できる。電圧が正常に供給されているか否か、電圧の供給順序が正常か否か、といった検査を行う検査対象については広く応用することが可能である。
【図面の簡単な説明】
【００９９】
【図１】本発明における、第１実施例の構成図である。
【図２】本発明における、Ｄ型フリップフロップの真理値表である。
【図３Ａ】本発明の第１実施例における、正常時（Ｖｃｃ１およびＶｃｃ２が共に正常に投入）のタイムチャートである。
【図３Ｂ】本発明の第１実施例における、異常時（Ｖｃｃ１のみが投入）のタイムチャートである。
【図３Ｃ】本発明の第１実施例における、異常時（Ｖｃｃ２のみが投入）のタイムチャートである。
【図４Ａ】本発明の第１実施例における、正常時（Ｖｃｃ１、Ｖｃｃ２の順で投入）のタイムチャートである。
【図４Ｂ】本発明の第１実施例における、異常時（Ｖｃｃ２、Ｖｃｃ１の順で投入）のタイムチャートである、
【図５】本発明における、第２実施例の構成図である。
【図６】本発明における、第２実施例の遅延差の正常時を表す図である。
【図７】本発明における、第２実施例の遅延差の異常時を表す図である。
【図８】本発明における、第３実施例の構成図である。
【符号の説明】
【０１００】
１０ 検査対象ＩＣ
２０ 第１Ｄ型フリップフロップ
２１ 第１Ｄ型フリップフロップ２０のＰＲＥ端子
２２ 第１Ｄ型フリップフロップ２０のＤ端子
２３ 第１Ｄ型フリップフロップ２０のＣＬＲ端子
２４ 第１Ｄ型フリップフロップ２０のＣＬＫ端子
２５ 第１Ｄ型フリップフロップ２０のＱ端子
２６ 第１Ｄ型フリップフロップ２０のＱｂ端子
２７ 第１Ｄ型フリップフロップ２０のＶｃｃ端子
３０ クロック生成部
３１ クロック生成部３０の発振機
４０ 電源監視用ＬＥＤ点灯部
４１ 電源監視用ＬＥＤ点灯部４０の発光ダイオード
４２ 電源監視用ＬＥＤ点灯部４０の抵抗
５０ 電源シーケンス用ＬＥＤ点灯部
５１ 電源シーケンス用ＬＥＤ点灯部５０の発光ダイオード
５２ 電源シーケンス用ＬＥＤ点灯部５０の抵抗
６０ 第２Ｄ型フリップフロップ
６１ 第２Ｄ型フリップフロップ６０のＰＲＥ端子
６２ 第２Ｄ型フリップフロップ６０のＤ端子
６３ 第２Ｄ型フリップフロップ６０のＣＬＲ端子
６４ 第２Ｄ型フリップフロップ６０のＣＬＫ端子
６５ 第２Ｄ型フリップフロップ６０のＱ端子
６６ 第２Ｄ型フリップフロップ６０のＱｂ端子
６７ 第２Ｄ型フリップフロップ６０のＶｃｃ端子
７０ 遅延生成部
７１ 遅延生成部７０の抵抗
７２ 遅延生成部７０のコンデンサ
２００ 第３Ｄ型フリップフロップ
２０１ 第３Ｄ型フリップフロップ２００のＰＲＥ端子
２０２ 第３Ｄ型フリップフロップ２００のＤ端子
２０３ 第３Ｄ型フリップフロップ２００のＣＬＲ端子
２０４ 第３Ｄ型フリップフロップ２００のＣＬＫ端子
２０５ 第３Ｄ型フリップフロップ２００のＱ端子
２０６ 第３Ｄ型フリップフロップ２００のＱｂ端子
２０７ 第３Ｄ型フリップフロップ２００のＶｃｃ端子
３００ クロック生成部
３０１ クロック生成部３００の発振器
４００ 電源監視用ＬＥＤ点灯部
４０１ 電源監視用ＬＥＤ点灯部４００の発光ダイオード
４０２ 電源監視用ＬＥＤ点灯部４００の抵抗
５００ 電源シーケンス用ＬＥＤ点灯部
５０１ 電源シーケンス用ＬＥＤ点灯部５００の発光ダイオード
５０２ 電源シーケンス用ＬＥＤ点灯部５００の抵抗
６００ 第４Ｄ型フリップフロップ
６０１ 第４Ｄ型フリップフロップ６００のＰＲＥ端子
６０２ 第４Ｄ型フリップフロップ６００のＤ端子
６０３ 第４Ｄ型フリップフロップ６００のＣＬＲ端子
６０４ 第４Ｄ型フリップフロップ６００のＣＬＫ端子
６０５ 第４Ｄ型フリップフロップ６００のＱ端子
６０６ 第４Ｄ型フリップフロップ６００のＱｂ端子
６０７ 第４Ｄ型フリップフロップ６００のＶｃｃ端子
７００ 遅延生成部
７０１ 遅延生成部７００の抵抗
７０２ 遅延生成部７００のコンデンサ
８００ 第一構成の電源正常性確認装置
９００ 第二構成の電源正常性確認装置
【特許請求の範囲】
【請求項１】
第１電圧が入力された後第２電圧が入力されるときには第１出力と第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１出力を出力する処理部と、
前記第１出力に応答して点灯する第１表示部と前記第２出力に応答して点灯する第２表示部とを有する表示部と、
を備える電源正常性確認装置。
【請求項２】
請求項１に記載の電源正常性確認装置であって、
前記第１電圧を入力して、前記第１電圧に遅延を与えて、前記処理部へ出力する遅延生成部をさらに備える電源正常性確認装置。
【請求項３】
請求項２に記載の電源正常性確認装置であって、
前記遅延生成部は、前記遅延を可変して設定することが可能である電源正常性確認装置。
【請求項４】
請求項１から請求項３のいずれかに記載の電源正常性確認装置であって、前記処理部は、
前記第１電圧をプリセット端子とクリア端子へ入力し、前記第２電圧をデータ端子へ入力し、前記第１電圧と前記第２電圧の両方が入力されているとき反転出力端子から前記第１出力を出力し、前記第１電圧が入力された後前記第２電圧が入力されるときには反転出力端子から前記第１出力と非反転出力端子から第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには反転出力端子から前記第１出力を出力する第１フリップフロップと、
クリア端子を前記第１フリップフロップの前記非反転出力端子と接続し、前記第３電圧を入力したときに、非反転出力端子から前記第２出力を出力する第２フリップフロップと、
を備える電源正常性確認装置。
【請求項５】
第１電圧を受信するステップと、
第２電圧を受信するステップと、
前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１表示部と第２表示部を点灯するステップと、
前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１表示部を点灯するステップと
を具備する電源正常性確認方法。
【請求項６】
請求項５に記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記第１電圧を入力し前記第１電圧に遅延を与えて前記処理部へ出力するステップをさらに備える電源正常性確認方法。
【請求項７】
請求項６に記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記遅延を可変して設定するステップをさらに備える電源正常性確認方法。
【請求項８】
請求項５から請求項７までのいずれかに記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記第１電圧を第１フリップフロップのプリセット端子とクリア端子へ入力するステップと、
前記第２電圧を受信するステップにおいて、
前記第２電圧を前記第１フリップフロップのデータ端子へ入力するステップと、
前記第１表示部と第２表示部を点灯するステップにおいて、
前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１フリップフロップの反転出力端子から前記第１出力と前記第１フリップフロップの非反転出力端子から前記第３出力電圧を出力するステップと、
前記第１フリップフロップの前記非反転出力端子と接続した第２フリップフロップのクリア端子に前記第３電圧を入力したときに、前記第２フリップフロップの非反転出力端子から前記第２出力を出力するステップと、
前記第１表示部を点灯するステップにおいて、
前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１フリップフロップの反転出力端子から前記第１出力を出力するステップと
をさらに備える電源正常性確認方法。
【請求項１】
第１電圧が入力された後第２電圧が入力されるときには第１出力と第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１出力を出力する処理部と、
前記第１出力に応答して点灯する第１表示部と前記第２出力に応答して点灯する第２表示部とを有する表示部と、
を備える電源正常性確認装置。
【請求項２】
請求項１に記載の電源正常性確認装置であって、
前記第１電圧を入力して、前記第１電圧に遅延を与えて、前記処理部へ出力する遅延生成部をさらに備える電源正常性確認装置。
【請求項３】
請求項２に記載の電源正常性確認装置であって、
前記遅延生成部は、前記遅延を可変して設定することが可能である電源正常性確認装置。
【請求項４】
請求項１から請求項３のいずれかに記載の電源正常性確認装置であって、前記処理部は、
前記第１電圧をプリセット端子とクリア端子へ入力し、前記第２電圧をデータ端子へ入力し、前記第１電圧と前記第２電圧の両方が入力されているとき反転出力端子から前記第１出力を出力し、前記第１電圧が入力された後前記第２電圧が入力されるときには反転出力端子から前記第１出力と非反転出力端子から第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには反転出力端子から前記第１出力を出力する第１フリップフロップと、
クリア端子を前記第１フリップフロップの前記非反転出力端子と接続し、前記第３電圧を入力したときに、非反転出力端子から前記第２出力を出力する第２フリップフロップと、
を備える電源正常性確認装置。
【請求項５】
第１電圧を受信するステップと、
第２電圧を受信するステップと、
前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１表示部と第２表示部を点灯するステップと、
前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１表示部を点灯するステップと
を具備する電源正常性確認方法。
【請求項６】
請求項５に記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記第１電圧を入力し前記第１電圧に遅延を与えて前記処理部へ出力するステップをさらに備える電源正常性確認方法。
【請求項７】
請求項６に記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記遅延を可変して設定するステップをさらに備える電源正常性確認方法。
【請求項８】
請求項５から請求項７までのいずれかに記載の電源正常性確認方法であって、
前記第１電圧を受信するステップにおいて、
前記第１電圧を第１フリップフロップのプリセット端子とクリア端子へ入力するステップと、
前記第２電圧を受信するステップにおいて、
前記第２電圧を前記第１フリップフロップのデータ端子へ入力するステップと、
前記第１表示部と第２表示部を点灯するステップにおいて、
前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１フリップフロップの反転出力端子から前記第１出力と前記第１フリップフロップの非反転出力端子から前記第３出力電圧を出力するステップと、
前記第１フリップフロップの前記非反転出力端子と接続した第２フリップフロップのクリア端子に前記第３電圧を入力したときに、前記第２フリップフロップの非反転出力端子から前記第２出力を出力するステップと、
前記第１表示部を点灯するステップにおいて、
前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１フリップフロップの反転出力端子から前記第１出力を出力するステップと
をさらに備える電源正常性確認方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−１０４３２６（Ｐ２００９−１０４３２６Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００７−２７４１９０（Ｐ２００７−２７４１９０）
【出願日】平成１９年１０月２２日（２００７．１０．２２）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１９年１０月２２日（２００７．１０．２２）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
[ Back to top ]