電源装置およびこれを用いた電源システム、電子装置
【課題】
半導体の電源電圧低下による電源装置の効率低下の防止、無駄電力の増大の防止、給電配線の電圧降下による誤動作などを防止する。
【解決手段】
プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続される。
また、出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有する。
半導体の電源電圧低下による電源装置の効率低下の防止、無駄電力の増大の防止、給電配線の電圧降下による誤動作などを防止する。
【解決手段】
プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続される。
また、出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、大電流のスイッチング電源装置およびこれを用いた電源システム、電子装置に関する。
【背景技術】
【0002】
電源装置や電源システムにおいて、電力効率は極めて重要な性能である。
【0003】
電力効率は、電源装置あるいは電源システムの入力電力と出力電力の比で、出力に至らない電力は電源内で主に熱として失われる。従って、電力効率が低いと、電源の発熱量が多いので、負荷である電子回路などで有益に使用されず、無駄に失われる電力が多いし、電源装置や電源システムに冷却の構造や機構が必要となって価格が上昇し、大形化する上、ファンなどの冷却のための電力を消費して、ファンなどを含めた電源システムの電力効率は更に悪化することになる。電力効率が高いと、低発熱、低コスト、小形の優秀な電源装置、電源システムとなる。ひいては、省エネルギー、地球温暖化防止にも貢献する。
【0004】
一方で、半導体回路に電力を供給する電源装置あるいは電源システムは、年々、出力電圧が低下しているために、電力効率が低下している。半導体回路は、高性能化と高集積化のための加工技術の微細化のために、電源耐圧が低下している。このため半導体回路の電源電圧は低下する。しかし、高集積化や高速動作化のために、消費電流は増える傾向にあり、結局、同類の半導体回路は、消費電力が概略一定で、電源電圧は低下し、消費電流は増える傾向にある。この半導体の傾向に従って、半導体回路に用いる電源装置あるいは電源システムは出力電圧が低下している。電源装置は、一般に、出力電流を一定にして出力電圧を下げると、当然出力電力は低下するが、発熱量はあまり変わらないので、電力効率が低下する。このように、半導体回路に使われる電源装置あるいは電源システムは、年々、電力効率が低下している。
【0005】
従来から、電源装置や電源システムの電力効率を向上させるために、あるいは、電力効率の低下を阻止するために、種々の技術開発が行われて来た。いずれの技術も電源の損失あるいは発熱を低減する技術である。
【0006】
スイッチング電源装置の技術は、その前の技術である電圧ドロッパー型電源装置に比べて、大幅に電力効率を向上した。このスイッチング電源装置の技術は、多くの書籍が出版されていて、広く知られている。昨今の半導体回路向け電源の大部分はスイッチング電源装置である。
【0007】
スイッチング電源装置で発生するスイッチング損失を防止するゼロ電圧スイッチングなどの技術が開発されてきた。スイッチング損失は、半導体の静電容量の充放電などによって発生する。コイルにエネルギーを蓄積し、適切な順序やタイミングでスイッチングを行うと、スイッチング素子に印加された電圧がゼロの状態でスイッチングを行わせるとこができ、スイッチング損失をなくすることができる。これがゼロ電圧スイッチング技術である。この他に、ゼロ電流スイッチング技術も開発されている。
【0008】
また、スイッチング電源装置の整流回路部分の損失を低減するために、同期整流回路技術が開発されている。スイッチング電源装置は、交流を作って整流する回路で、整流部分には従来から半導体ダイオードが多く使われて来たが、半導体ダイオードは、通過電流にかかわらず順方向電圧降下が0.5Vから1Vあるため、大電流出力の電源装置では、この発熱が問題になる場合がある。この整流素子を電界効果トランジスタ(Field Effect Transistor 以下FET)などに置き換えて、交流電力又はインバータに同期させて整流動作を行わせるのが同期整流回路技術である。この結果、整流素子の電極間に発生する電圧降下はたとえば0.1V程度となり、従来のダイオードに比べて発熱が大幅に低減する。また、この電圧降下は、FETのオン抵抗で決まるため、通過電流に比例するので、電源の出力電流が小さいときには発熱が小さく、出力電流が大きいときには発熱が大きいという、電源にとって好都合な性質が実現される。この結果、上記のゼロ電圧スイッチング技術などと合わせると、スイッチング電源の損失の大部分は、制御回路の小さな動作電力を除いて、オーミックな損失、すなわち、スイッチング素子のオン抵抗、トランスなどの巻線抵抗、配線抵抗、などの抵抗成分で占められるようになった。
【0009】
抵抗成分を低減する努力に、金属板などの厚い配線部材を使う技術がある。特開2002-345245にあるように、大電流の配線経路あるいは主電流経路に金属板あるいはバスバーを使う技術である。スイッチング電源装置は、電子回路なので、プリント基板に部品を配置し、接続する構造を採ることが多い。プリント基板を構成する配線材料部分は通常薄い銅箔からなるので、電気抵抗が大きく、大電流を流すと発熱が大きい。そこで、大電流が流れる主電流経路に、厚い配線部材である金属板あるいはバスバーを使うことにより、電気抵抗を低減し、発熱を低減し、電源装置あるいは電源システムの電力効率を向上する技術である。従来技術である特開2002-345245によれば、トランスと実装部品上部との間を厚い金属板で接続することにより、電気抵抗を低減し、電力効率の向上を実現している。
【0010】
従来技術を図3を用いて説明する。プリント基板18の上に、トランス11と半導体素子15が実装されている。トランス11の巻線引き出し部12が、金属板状の電極部材13に接続され、この金属板状の電極部材13が半導体素子15の端子14に接続されている。半導体素子15の他の端子はプリント基板18上の配線パターン16に接続され、出力端子17に接続されている。すなわち、トランス11と半導体素子15の間を接続する配線は金属板状の電極部材13で実現され、半導体素子15と出力端子17の間を接続する配線は配線パターン16で実現されている。
【0011】
この例で、配線パターン16が銅製で、寸法が、厚さ35μm、幅10mm、長さ50mmというプリント基板では通例の寸法である場合、この配線抵抗は約2.5mΩである。一方、金属板状の電極部材13が、厚さ1mm、幅10mm、長さ50mmである場合、抵抗は約0.1mΩである。従って、配線抵抗の合計は約2.6mΩである。今、全ての配線がプリント基板上の配線パターンである場合を考えると、トランス11と半導体素子15を接続する配線もプリント基板上の配線パターンなので、抵抗が約2.5mΩの配線パターンが2つ存在して合計約5mΩとなる。従って、従来技術は、配線パターンの片方を金属板状の電極部材に置き換えることによって、合計抵抗を2.6mΩに低減した、すなわち、合計抵抗を半減した。一般に、同じ電流が流れる場合、発熱量は抵抗値に比例する。50Aの電流が流れると、5mΩの配線の発熱は約12.5Wであるが、2.6mΩの配線の発熱は約6.5Wとなり、概略半減した。
【0012】
このように、この従来の技術は配線に関する電気抵抗および発熱量を半減する効果があった。
【0013】
なお、この構造は、半導体素子15の端子14と金属板状の電極部材13の接続が、プリント基板18上ではなく外にあるので、通常のプリント基板の製造工程では組み立てられないが、手作業による半田付けなどを行えば、自動組立に比べてコストはかかるが、技術的には容易に実施可能である。
【0014】
以上のように、従来から電源装置や電源システムの電力効率を向上するための技術開発が進められてきた。
【0015】
【特許文献1】特開2002-345245
【発明の開示】
【発明が解決しようとする課題】
【0016】
電源システムや電子回路において、特に低電圧で大電流の出力を扱うものにおいて、電力効率を更に高めたい場合がある。出力電流が大きいと発熱が大きく、また、出力電圧が低いと同じ電流でも出力電力が小さく、相対的に発熱となって損失として無駄に失われる電力が増えるので、電力効率が小さく、この防止などのために、電力効率を更に高めたい場合がある。近年、半導体の動作電圧が低下しているのでこの要求が顕著である。
【0017】
従来技術の開発により、電源装置あるいは電源システムの損失の大部分は、抵抗成分で占められるようになっている。この抵抗成分の要因には、スイッチング素子のオン抵抗、トランスなどの巻線抵抗、配線抵抗、などがある。これらの中で、配線抵抗などの抵抗成分を低減したい場合がある。
【0018】
特に、近年では、電源装置を構成する電子部品の性能が年々向上して抵抗成分が小さくなり、配線抵抗が占める割合が増大し、抵抗成分の1/3程度になる場合があるので、配線抵抗の低減は重要になって来ている。
【0019】
また、半導体の動作電圧が低下しているため、電源電圧の変動や誤差の許容値が小さくなっており、配線に電流が流れるときに生じる電圧降下を小さくする要求も顕著になっている。
【0020】
また、コスト低減などのために、配線抵抗の小さい実装構造を実現しながら、コスト削減などのために、通常のプリント基板の製造工程で組み立てたい場合がある。すなわち、手作業などに頼らない、自動組立が可能な構造が要求される場合がある。
【課題を解決するための手段】
【0021】
本発明の特徴は、プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続されることにある。
【0022】
また、本発明の特徴は、出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有することにある。
【発明の効果】
【0023】
本発明になる技術によれば、電子回路の実装構造、電源装置、電子回路基板、あるいは電源システムにおいて、配線部分の合計抵抗を低減させ、発熱も低減させる効果がある。また、電源装置、あるいは電源システムにおいて、電力効率を70%以上に向上させる効果がある。
【発明を実施するための最良の形態】
【0024】
以下、本発明になる技術を、実施例を用いて詳細に説明する。
【実施例1】
【0025】
図1は、本発明の第1の実施例で、電子回路の実装構造、より詳細には電源回路の実装構造である。
【0026】
プリント基板36の上に、トランス21、バスバー26、27、33、半導体素子31、32他が搭載されている。トランス21の巻線引き出し部22は、複数のピン端子形状を持ち、スルーホール23、配線パターン24、複数のスルーホール25、を通して、バスバー26、に接続されている。バスバー26は、複数のピン端子形状を持ち、スルーホール28、配線パターン29、スルーホール30、半導体素子31、プリント基板の内層の配線パターン(図示せず)を通して、バスバー33に接続されている。バスバー33は配線パターン34を経由して出力端子35に接続されている。
【0027】
トランス21から、バスバー27、半導体素子32、バスバー33へ経路も同様な構造である。
【0028】
バスバーは、プリント基板の構造ではない、独立の金属板で、電流を流す目的で用いられたもののことを言う。
【0029】
この構造において、バスバー26、27、33の厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。バスバー26とバスバー33は平行に配置されていて、間隔Lは10mm、平行部分の幅Wは50mmである。バスバー26とバスバー33の間にある配線パターンは、概略幅W長さLの平面寸法を持ち、より具体的には厚さ35μm、幅50mm、長さ10mmであり、抵抗は計算上は0.1mΩとなるが、実際には半導体素子31への接続のために配線パターンが複雑な形状を持つため、抵抗は約0.2mΩであった。従って、バスバー26、バスバー33とその間にある配線の合計抵抗は約0.4mΩとなった。
【0030】
また、トランス21の巻線引き出し部22は、板状であり、複数のスルーホールあるいは端子でプリント基板に接続されているので、バスバー構造である。この巻線引き出し部22とバスバー26は平行に配置されていて、間隔は5mm、平行部分の長さは25mmである。巻線引き出し部22とバスバー26の間にある配線パターンは、概略幅5mm長さ25mmの平面寸法を持ち、より具体的には厚さ35μm、幅25mm、長さ5mmであり、抵抗は概略0.1mΩであった。従って、トランス21の巻線引き出し部22からバスバー33までの配線の合計抵抗は約0.5mΩであった。
【0031】
この配線部分に、すなわち合計抵抗が0.4mΩ乃至0.5mΩの配線部分に50Aの電流が流れた場合の発熱量は0.75W乃至1Wである。
【0032】
従来技術では、配線抵抗の合計は約2.6mΩであったから、本実施例では、配線抵抗の合計が約0.4mΩ乃至0.5mΩと、1/6乃至1/5に低減された。発熱量も同様に低減された。
【0033】
また、バスバー26、27、33、およびトランス21の巻線引き出し部22などは、はピン端子構造を持ち、スルーホールに挿入する形でプリント基板と接続しており、通常の挿入型の電子部品と同様の形状と接続方法であるから、通常のプリント基板の製造工程で組み立てることが可能であり、自動組立が可能であり、従って製造コストが低い。通常、自動組立は手作業組立に比べてコストは1/10程度だから、従来技術に比較して、このバスバーあるいは金属板状の電極部材の組立部分に関して、本実施例での組立コストは1/10程度に低減できた。
【0034】
もちろん、接続端子の構造をピン形状からそれぞれにふさわしい端子の形状に変変更することにより、スルーホールに挿入する形でなく、面実装、面接続、その他の接続方法の構造も容易に採り得る。また、複数の端子形状から、連続的な、すなわち、バスバーあるいは金属板の厚さよりも長いまたは幅広い接続端子の形状を持たせても、接続部の抵抗を低い値に抑えて、配線抵抗を低く抑える初期の目的を実現することができる。
【0035】
本実施例では、バスバーの平行部分の形状と配線パターンの形状が概略一致していたが、この必要はなく、配線パターンの方が小さくても、たとえば幅が狭くても、あるいは、大きくても、例えば何倍もあっても、あるいは複数の部分に分割されていても、電流の流れる部分、すなわち、配線パターン上で、バスバーの平行部分の部分が、電流の流れる向きに対して、幅が広くて短いことが重要であって、そうなっていれば、配線抵抗を小さくして発熱を低減するという目的が達成される。
【0036】
本実施例では、電源装置への実施例を挙げているが、あらゆる電子回路に実施できるのは当然である。低抵抗にする効果があるので、大電流を扱う部分に実施するのが効果的だから、電子回路の電源配線部分、給電部分、受電部分、分配部分などで実施して、効果を発揮できる。
【実施例2】
【0037】
図2は、本発明の第2の実施例で、電子回路の実装構造、より詳細には電源回路の実装構造である。
【0038】
この第2の実施例は、前述の第1の実施例と同様の構造を持っているが、相違点もある。以下、相違点を述べる。
【0039】
トランス51は、2次巻線が1ターンで、板状の2次巻線を持っていて、2次巻線は引き出し部と一体化しており、この引き出し部が複数のピン状の端子を持ち、従ってバスバー構造を持ち、これらの端子がスルーホール53に挿入半田付けされて、プリント基板71上の配線パターン54に接続されている。バスバー56は、途中に磁性体コア61が装荷されており、この部分がインダクタンスとなり、スイッチング電源回路に必要な平滑フィルタ用のインダクタを形成している。バスバー57も同様の形状である。
【0040】
この第2の実施例において、大電流の経路は、第1グループが、トランス51からバスバー56を経由して出力端子66に至る経路、および、トランス51からバスバー57を経由して出力端子70に至る経路であり、第2グループは、トランス51からバスバー56、半導体素子59、バスバー64を経由して出力端子68に至る経路、および、トランス51からバスバー57、半導体素子60、バスバー64を経由して出力端子68に至る経路、である。
【0041】
第1グループの配線において、トランス51の巻線引き出し部は、板状であり、複数のスルーホールあるいは端子でプリント基板に接続されているので、バスバー構造である。この巻線引き出し部とバスバー56とは平行に配置されていて、間隔は5mm、平行部分の長さは25mmである。この巻線引き出し部とバスバー56の間にある配線パターンは、概略幅5mm長さ25mmの平面寸法を持ち、より具体的には厚さ35μm、幅25mm、長さ5mmなので、抵抗は概略0.1mΩであった。また、バスバー自体は、インダクタ部分も含めて、厚さが2mm、幅10mm、長さ150mmであり、抵抗は約0.15mΩであった。バスバー57を含む電流経路の構造も同じである。従って、この第1グループの配線の合計抵抗はそれぞれ約0.25mΩであった。
【0042】
第2グループの配線において、トランス51の巻線引き出し部とバスバー56との間にある配線パターン54の抵抗は、既に述べたように、概略0.1mΩであった。バスバー自体は、厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。配線パターン58等、バスバー56とバスバー64は平行に配置されていて、間隔Lは10mm、平行部分の幅Wは50mmである。バスバー56とバスバー64の間にある配線パターンは、概略幅W長さLの平面寸法を持ち、より具体的には厚さ35μm、幅50mm、長さ10mmであるが形状が複雑なので、抵抗は0.2mΩであった。また、バスバー64は、厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。バスバー57を含む電流経路の構造も同じである。従って、従って、この第2グループの配線の合計抵抗は約0.5mΩであった。
【0043】
このように、この第2の実施例において、大電流の経路の配線の合計抵抗は0.25mΩ乃至0.5mΩであった。従来技術では、配線抵抗の合計は約2.6mΩであったから、本実施例では、従来技術に比べて、合計抵抗が1/10乃至1/5に低減された。
【0044】
以上の電源回路の実装構造において、配線抵抗を低減できた理由は、配線に厚さ2mmのようにプリント基板の配線銅箔よりも大幅に厚いバスバーを採用したことと、複数のバスバーを接続するプリント基板の配線パターンを長さよりも幅の方が大きい形状としたことにある。この様子の概念図が図4と図5である。
【0045】
図4と図5において、バスバー80と81が平行に配置されており、平行部分は間隔L、幅Wであり、プリント基板上の配線パターン82で接続されている。配線パターン82も、概略幅W、長さLとなっている。矢印は電流の流れを表している。バスバーは、相対的に厚い金属板などを使用して、低抵抗に設計する。配線パターン82は、プリント基板上にあるため薄い銅箔で形成されるが、幅を広く、長さを短く設計することで、抵抗を下げることが可能となる。ここで、バスバーと配線パターンで、電流の流れる方向が概略直角とすれば、両者の接続が可能になる。
【0046】
このように、本発明の技術では、複数のバスバーを接続する配線パターンが、長さよりも幅の方が大きい構造を持つことが、基本概念であり、特徴である。
【0047】
上記は基本概念であるから、配線パターンを矩形でなく、台形その他の形状にしても良く、バスバーも厳密に平行である必要もなく、直線でなくともよく、配線パターンが、電流の流れる方向に関して、長さよりも幅の方が大きいようになっていれば、目的は達成する。
【0048】
また、既に第1と第2の実施例で述べたように、この配線パターンが半導体素子の接続に使われていても良く、従って、分割されていても良い。すなわち、概略平行に置かれたバスバーが、間隔よりも並行する部分の幅が大きい関係にあり、この並行する部分で、配線パターンにより両バスバーが接続されていれば、配線パターンの子細な形状や分割の有無にかかわらず、目的が達成される。
【0049】
図9と図10は、具体的な実装構造の例である。両図において、バスバー80とバスバー81とが平行に配置されており、平行部分の幅は間隔よりも寸法が大きい。この平行部分にプリント基板の配線パターン83と84が配置され、各バスバーに接続されている。配線パターン83と84には半導体素子86が接続されている。
【0050】
図9の半導体素子86は、3端子で、ダイオードが2個入ったものである。ダイオードのアノード端子は、配線パターン83上の電極Aに接続され、ダイオードのカソード端子はパターン84上の電極Kに接続されている。全体として、電流は、バスバー80から配線パターン83を流れ、半導体素子86を通り、配線パターン84からバスバー81に至る経路を流れる。ここで、配線パターン83と84は、間隔よりも寸法が大きい。また、配線パターン83と84に半導体素子86が接続されていて、複数個の半導体素子を並列に接続するときには、配線パターン83と84の幅方向に半導体素子を並べていけば、電流経路を乱さず容易に並列個数を増加することができる構造である。なお、配線パターン83、84などは、分割して間隔より寸法を小さくしても、複数個あって、全体として間隔よりも寸法が大きく、図5の趣旨に沿っていれば、効果は同様である。
【0051】
図10の半導体素子86はFET(電解効果トランジスタ、Field Effect Transistor)で、FETのドレインが電極Dに、ソースが電極Sに、ゲートが電極Gに接続される。ゲートへの信号によりFETがスイッチングする。ゲートへの信号は電流が小さいので、配線パターン85は細い。大電流は、バスバー80から配線パターン83を流れ、半導体素子86を通り、配線パターン84からバスバー81に至る経路を流れる。この点は、図9と同様である。
【実施例3】
【0052】
本発明の第3の実施例は、図示しないが、電子回路基板であり、バスバーと配線パターンと電子部品で構成され、電子部品に電流を供給する配線部分がバスバーと配線パターンで構成され本発明の第1あるいは第2の実施例と同様な構造を持つ。
【0053】
電流を供給する部分に本発明の第1あるいは第2の実施例と同様な構造を持っているので、配線の合計抵抗が、従来の2.6mΩから本発明により0.4mΩに1/6.5に低減した。このため、配線の発熱も1/6.5に低減した。
【0054】
また、抵抗を持つ配線に電流が流れると電圧降下が生じるが、50Aの電流が流れた場合、従来の2.6mΩの配線では130mVの電圧降下が発生したが、本発明になる0.4mΩの配線では40mVと、電圧降下が1/6.5に低減した。本実施例では、この電流を供給する配線部分は半導体素子の電源の給電に使用しており、3.3Vの電源電圧を供給しているので、従来では場所によっては130mVの電圧降下のために3.9%の電圧降下が生じる部分があり、たまに誤動作が生じていたが、本発明により、電圧降下が最大で40mVと1.2%に減少したので、誤動作がなくなった。また、電源回路、基板の発熱を低減した。このように、本発明は、発熱低減に加え、電子回路の安定動作の実現、あるいは電子装置の信頼性の向上を実現する効果がある。
【0055】
なお、バックボードのように、もっぱらプリント基板間の電気的接続を目的としていて、電子部品が搭載されていない電源回路基板であっても、本発明になる技術を採用することにより、配線の抵抗の低減、発熱の低減、電圧降下の低減などの効果を実現することができる。
【0056】
また、電源装置の部分製品や半完成品、あるいは、ケースのない電源装置や、電源モジュールなどにでも同様な効果を実現できることは当然である。
【実施例4】
【0057】
図6は、本発明になる技術の第4の実施例で、電源装置である。
【0058】
図6において、電源装置90は、パワー回路91、制御回路92、インターフェイス回路93を持つ。パワー回路91は、本発明になる技術の第3の実施例の実装構造を持つパワー回路で、入力端子93から直流電力を受け、出力端子94に出力する。制御回路92は、出力端子94に接続され、この点の電圧を監視して、所望の値になるように、パワー回路91を制御する。インターフェイス回路93は制御回路92に接続されていて、電源装置のオン、オフ制御や、正常異常の報告などを、必要に応じて、端子95を介して行う。
【0059】
図15は、パワー回路91と制御回路92から成る電源装置の電源回路図の一例である。
インバータ(MOSFET A〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B')で整流後、DCL(平滑用コイル L1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。
【0060】
本電源装置は、パワー回路に第1の実施例の実装構造を用いているので、配線部の合計抵抗が、従来技術に比べて、1/6乃至1/5に低減され、配線部分の発熱量も1/6乃至1/5に低減された。このため、この電源装置の全発熱量が半減し、電力効率が70%以上に向上した。ここで電力効率とは電源装置90の入力電力と出力電力の比である。
【0061】
次に、本発明に係る電源装置の発熱量と電力効率について、図11から図14にて詳細に説明する。
【0062】
図11に発熱量のグラフを示す。横軸が電源の出力電流、縦軸が発熱量である。2本あるカーブは、●印が本発明になる電源の特性カーブで、▲印が従来の電源の特性カーブである。出力電圧は1.2Vで、2者に共通である。グラフの全範囲で、本発明になる電源の発熱量は従来の電源よりも小さく、半分以下である。このように、本発明になる電源は発熱が少ない。
【0063】
図12に電力効率のグラフを示す。横軸が電源の出力電流、縦軸が電力効率、すなわち出力電力と入力電力の比である。本発明になる電源の電力効率は、出力電流10Aから100Aの範囲で80%から90%である。従来の電源は、同じ電流範囲で50から70%である。このように、本発明の電源は従来の電源よりも電力効率が良い。
【0064】
また、図12では、出力電流20Aから60A程度までは効率が高く、それ以上で低下し始め、100A程度になると右下がりの特性となる。このように、100A程度以上の大電流となると、電力効率が低下するから、本発明が電力効率の向上に貢献する。
【0065】
図13は、本発明に係る電源の出力電圧を変えた場合の電力効率のグラフである。3本ある特性カーブは、上から順に、出力電圧2V、1.2V、1.0Vである。このように、出力電圧が低下すると、効率が低下する。これは、どの電源にもある一般的、普遍的な特性である。本発明に係る技術は、出力電圧が2V程度以下になると、効率向上の効果が顕著になるが、それは、このグラフに現れているように、出力電圧が2V程度以上では、電力効率が高いために、あまり大きな差がないからである。このように、本発明に係る技術は、出力電圧が2V程度以下で効果が顕著である。
【0066】
図14は、本発明の技術において、半導体の並列接続数を変えた場合の電力効率のグラフである。特性カーブは、上から順に、半導体の並列数を約3倍にした場合(△印)、第2の実施例のもの(○印)、半導体の並列数を約半分にした場合(□印)である。第2の実施例では、電力効率は、出力電流20Aから100Aの範囲で80%から90%あり、出力電流100Aから200Aの範囲で70%以上である。半導体の並列数を約3倍にして全抵抗成分Rを半減した場合には、出力電流20Aから200Aの範囲で83%から93%である。半導体の並列数を約半分にした場合は、出力電流20Aから100Aの範囲で70%から83%であり、出力電流200Aで56%まで減少する。半導体の並列個数を変えるには、バスバーが並行になる部分の長さを変える方法、バスバーの数を増減する方法などがあるが、寸法や形状、費用などの必要に応じて、また目標とする出力電流などに応じて、電力効率を70%程度から90%以上、原理的には100%に近い値まで、任意に設計することができる。このような高い電力効率の電源が設計可能になったのは、本発明に係る技術の効果である。
【0067】
また、組立行程は、従来は手作業を必要としたが、本電源装置では全自動とできた。その結果、組立時間は半減し、組立て費用は30%削減できた。
【0068】
なお、パワー回路部に、第2の実施例の実装構造を用いても同様の効果が得られる。
【0069】
また、従来は、配線パターンの抵抗を少しでも低減するために、銅パターンを厚くするために、プリント基板に14層のものを使用していたが、本発明になる技術を用いた結果、6層の基板で良くなり、このようにプリント基板の低層数化が可能になって、プリント基板の価格が1/2になり、電源装置の価格を10%削減できた。
【0070】
電源装置には様々な形態があって、制御回路のあるもの、ないもの、複雑な制御回路を持つもの、冷却機構を持つもの、持たないもの、整流回路を持つもの、AC/DCコンバータを持つもの、高調波抑制機能を持つもの、力率改善機能を持つもの、その他、があるが、これらのいかんにかかわらず、同様の効果が得られる。
【実施例5】
【0071】
図7は、本発明の第5の実施例で、電源システムである。
【0072】
図7において、電源システム100は、電源装置101と102、および、制御回路103を持っている。電源装置101と102の少なくとも1つは本発明の第4の実施例の電源装置であり、制御回路103は電源のオン、オフあるいは監視などを行う。
【0073】
本電源システムは、本発明に係る電源装置を用いているので、配線部の合計抵抗が、従来技術に比べて、1/10乃至1/5に低減され、配線部分の発熱量も1/10乃至1/5に低減された。このため、この電源システムの全発熱量が半減し、電力効率が70%以上に向上した。その結果、冷却は自然対流で十分となり、従来は必要であった冷却ファンを廃止することができ、小型化と価格低減が実現できた。
【0074】
また、組立行程は、従来は手作業を必要としたが、本電源システムでは全自動とできた。その結果、組立時間は半減し、組立て費用は30%削減できた。
【0075】
一般に、電源システムの構成は多用であり、本実施例のように、電源装置を複数持つもの、より多いもの、1つのもの、あるいは、制御回路のあるもの、ないもの、複雑な制御回路を持つもの、冷却機構を持つもの、持たないもの、その他、多用な形態があるが、本発明の技術を使えば同様な効果が得られる。
【実施例6】
【0076】
図8は、本発明の第6の実施例で、電子装置である。
【0077】
図8において、電子装置110は、電源システム112と、電子回路111からなる。電源システム112は本発明の第5の実施例の電源システムであり、電子回路111に電力を供給している。電子回路111は一部に本発明の第3の実施例の電子回路基板を使用している。
【0078】
本電子装置は本発明に係る電源システムを用いているため、本電子装置の消費電力を15%低減することができた。これは、電子装置の消費電力を削減すると同時に、電子装置に電力を供給する受電設備などの負担軽減あるいは設備軽減もでき、電子装置の冷却設備も削減できる。また、消費電力が少ないのだから、省エネルギーであり、石油他の資源の節約に貢献し、2酸化炭素などの温暖化ガスの排出量低減にも貢献する。
【0079】
また、本電子装置は、電源システム部分の組立自動化ができたため、電子装置の組立コストの低減にも貢献できた。
【0080】
また、一般ユーザ向け電子装置においては、商用電源用電源ケーブルは15Aの制限を持つものが多いが、電源システムの電力効率が向上したため、同じ電源ケーブルで電子回路を15%多く搭載することが可能になり、電子装置の性能向上を実現できた。
【0081】
また、電子回路111中に本発明の第3の実施例の電子回路基板を使用しているため、電子回路の動作の安定性が改善され、回路動作の信頼性が10倍向上した。
【図面の簡単な説明】
【0082】
【図1】第1の実施例の図である。
【図2】第2の実施例の図である。
【図3】従来の技術の説明の図である。
【図4】本発明の概念図である。
【図5】本発明の概念図である。
【図6】第3の実施例の図である。
【図7】第4の実施例の図である。
【図8】第5の実施例の図である。
【図9】図4の具体的な実装構造の一例を示す図である。
【図10】図4の具体的な実装構造の一例を示す図である。
【図11】発熱量のグラフである。
【図12】電力効率のグラフである。
【図13】出力電圧を変えた場合の電力効率のグラフである。
【図14】半導体の並列接続数を変えた場合の電力効率のグラフである。
【図15】本発明が適用されるスイッチング電源装置の回路図の一例である。
【符号の説明】
【0083】
11、21、51:トランス
13:金属状の電極部材
25、26、33、56、57、64、80、81:バスバー
18、36、71:プリント基板
16、24、29、34、54、58、65、67、69:配線パターン
15、31、32、59、60:半導体素子
61、62:磁性体コア
17、35、66、68、70:出力端子
90、101、102:電源装置
100、112:電源システム
110:電子装置
【技術分野】
【0001】
本発明は、大電流のスイッチング電源装置およびこれを用いた電源システム、電子装置に関する。
【背景技術】
【0002】
電源装置や電源システムにおいて、電力効率は極めて重要な性能である。
【0003】
電力効率は、電源装置あるいは電源システムの入力電力と出力電力の比で、出力に至らない電力は電源内で主に熱として失われる。従って、電力効率が低いと、電源の発熱量が多いので、負荷である電子回路などで有益に使用されず、無駄に失われる電力が多いし、電源装置や電源システムに冷却の構造や機構が必要となって価格が上昇し、大形化する上、ファンなどの冷却のための電力を消費して、ファンなどを含めた電源システムの電力効率は更に悪化することになる。電力効率が高いと、低発熱、低コスト、小形の優秀な電源装置、電源システムとなる。ひいては、省エネルギー、地球温暖化防止にも貢献する。
【0004】
一方で、半導体回路に電力を供給する電源装置あるいは電源システムは、年々、出力電圧が低下しているために、電力効率が低下している。半導体回路は、高性能化と高集積化のための加工技術の微細化のために、電源耐圧が低下している。このため半導体回路の電源電圧は低下する。しかし、高集積化や高速動作化のために、消費電流は増える傾向にあり、結局、同類の半導体回路は、消費電力が概略一定で、電源電圧は低下し、消費電流は増える傾向にある。この半導体の傾向に従って、半導体回路に用いる電源装置あるいは電源システムは出力電圧が低下している。電源装置は、一般に、出力電流を一定にして出力電圧を下げると、当然出力電力は低下するが、発熱量はあまり変わらないので、電力効率が低下する。このように、半導体回路に使われる電源装置あるいは電源システムは、年々、電力効率が低下している。
【0005】
従来から、電源装置や電源システムの電力効率を向上させるために、あるいは、電力効率の低下を阻止するために、種々の技術開発が行われて来た。いずれの技術も電源の損失あるいは発熱を低減する技術である。
【0006】
スイッチング電源装置の技術は、その前の技術である電圧ドロッパー型電源装置に比べて、大幅に電力効率を向上した。このスイッチング電源装置の技術は、多くの書籍が出版されていて、広く知られている。昨今の半導体回路向け電源の大部分はスイッチング電源装置である。
【0007】
スイッチング電源装置で発生するスイッチング損失を防止するゼロ電圧スイッチングなどの技術が開発されてきた。スイッチング損失は、半導体の静電容量の充放電などによって発生する。コイルにエネルギーを蓄積し、適切な順序やタイミングでスイッチングを行うと、スイッチング素子に印加された電圧がゼロの状態でスイッチングを行わせるとこができ、スイッチング損失をなくすることができる。これがゼロ電圧スイッチング技術である。この他に、ゼロ電流スイッチング技術も開発されている。
【0008】
また、スイッチング電源装置の整流回路部分の損失を低減するために、同期整流回路技術が開発されている。スイッチング電源装置は、交流を作って整流する回路で、整流部分には従来から半導体ダイオードが多く使われて来たが、半導体ダイオードは、通過電流にかかわらず順方向電圧降下が0.5Vから1Vあるため、大電流出力の電源装置では、この発熱が問題になる場合がある。この整流素子を電界効果トランジスタ(Field Effect Transistor 以下FET)などに置き換えて、交流電力又はインバータに同期させて整流動作を行わせるのが同期整流回路技術である。この結果、整流素子の電極間に発生する電圧降下はたとえば0.1V程度となり、従来のダイオードに比べて発熱が大幅に低減する。また、この電圧降下は、FETのオン抵抗で決まるため、通過電流に比例するので、電源の出力電流が小さいときには発熱が小さく、出力電流が大きいときには発熱が大きいという、電源にとって好都合な性質が実現される。この結果、上記のゼロ電圧スイッチング技術などと合わせると、スイッチング電源の損失の大部分は、制御回路の小さな動作電力を除いて、オーミックな損失、すなわち、スイッチング素子のオン抵抗、トランスなどの巻線抵抗、配線抵抗、などの抵抗成分で占められるようになった。
【0009】
抵抗成分を低減する努力に、金属板などの厚い配線部材を使う技術がある。特開2002-345245にあるように、大電流の配線経路あるいは主電流経路に金属板あるいはバスバーを使う技術である。スイッチング電源装置は、電子回路なので、プリント基板に部品を配置し、接続する構造を採ることが多い。プリント基板を構成する配線材料部分は通常薄い銅箔からなるので、電気抵抗が大きく、大電流を流すと発熱が大きい。そこで、大電流が流れる主電流経路に、厚い配線部材である金属板あるいはバスバーを使うことにより、電気抵抗を低減し、発熱を低減し、電源装置あるいは電源システムの電力効率を向上する技術である。従来技術である特開2002-345245によれば、トランスと実装部品上部との間を厚い金属板で接続することにより、電気抵抗を低減し、電力効率の向上を実現している。
【0010】
従来技術を図3を用いて説明する。プリント基板18の上に、トランス11と半導体素子15が実装されている。トランス11の巻線引き出し部12が、金属板状の電極部材13に接続され、この金属板状の電極部材13が半導体素子15の端子14に接続されている。半導体素子15の他の端子はプリント基板18上の配線パターン16に接続され、出力端子17に接続されている。すなわち、トランス11と半導体素子15の間を接続する配線は金属板状の電極部材13で実現され、半導体素子15と出力端子17の間を接続する配線は配線パターン16で実現されている。
【0011】
この例で、配線パターン16が銅製で、寸法が、厚さ35μm、幅10mm、長さ50mmというプリント基板では通例の寸法である場合、この配線抵抗は約2.5mΩである。一方、金属板状の電極部材13が、厚さ1mm、幅10mm、長さ50mmである場合、抵抗は約0.1mΩである。従って、配線抵抗の合計は約2.6mΩである。今、全ての配線がプリント基板上の配線パターンである場合を考えると、トランス11と半導体素子15を接続する配線もプリント基板上の配線パターンなので、抵抗が約2.5mΩの配線パターンが2つ存在して合計約5mΩとなる。従って、従来技術は、配線パターンの片方を金属板状の電極部材に置き換えることによって、合計抵抗を2.6mΩに低減した、すなわち、合計抵抗を半減した。一般に、同じ電流が流れる場合、発熱量は抵抗値に比例する。50Aの電流が流れると、5mΩの配線の発熱は約12.5Wであるが、2.6mΩの配線の発熱は約6.5Wとなり、概略半減した。
【0012】
このように、この従来の技術は配線に関する電気抵抗および発熱量を半減する効果があった。
【0013】
なお、この構造は、半導体素子15の端子14と金属板状の電極部材13の接続が、プリント基板18上ではなく外にあるので、通常のプリント基板の製造工程では組み立てられないが、手作業による半田付けなどを行えば、自動組立に比べてコストはかかるが、技術的には容易に実施可能である。
【0014】
以上のように、従来から電源装置や電源システムの電力効率を向上するための技術開発が進められてきた。
【0015】
【特許文献1】特開2002-345245
【発明の開示】
【発明が解決しようとする課題】
【0016】
電源システムや電子回路において、特に低電圧で大電流の出力を扱うものにおいて、電力効率を更に高めたい場合がある。出力電流が大きいと発熱が大きく、また、出力電圧が低いと同じ電流でも出力電力が小さく、相対的に発熱となって損失として無駄に失われる電力が増えるので、電力効率が小さく、この防止などのために、電力効率を更に高めたい場合がある。近年、半導体の動作電圧が低下しているのでこの要求が顕著である。
【0017】
従来技術の開発により、電源装置あるいは電源システムの損失の大部分は、抵抗成分で占められるようになっている。この抵抗成分の要因には、スイッチング素子のオン抵抗、トランスなどの巻線抵抗、配線抵抗、などがある。これらの中で、配線抵抗などの抵抗成分を低減したい場合がある。
【0018】
特に、近年では、電源装置を構成する電子部品の性能が年々向上して抵抗成分が小さくなり、配線抵抗が占める割合が増大し、抵抗成分の1/3程度になる場合があるので、配線抵抗の低減は重要になって来ている。
【0019】
また、半導体の動作電圧が低下しているため、電源電圧の変動や誤差の許容値が小さくなっており、配線に電流が流れるときに生じる電圧降下を小さくする要求も顕著になっている。
【0020】
また、コスト低減などのために、配線抵抗の小さい実装構造を実現しながら、コスト削減などのために、通常のプリント基板の製造工程で組み立てたい場合がある。すなわち、手作業などに頼らない、自動組立が可能な構造が要求される場合がある。
【課題を解決するための手段】
【0021】
本発明の特徴は、プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続されることにある。
【0022】
また、本発明の特徴は、出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有することにある。
【発明の効果】
【0023】
本発明になる技術によれば、電子回路の実装構造、電源装置、電子回路基板、あるいは電源システムにおいて、配線部分の合計抵抗を低減させ、発熱も低減させる効果がある。また、電源装置、あるいは電源システムにおいて、電力効率を70%以上に向上させる効果がある。
【発明を実施するための最良の形態】
【0024】
以下、本発明になる技術を、実施例を用いて詳細に説明する。
【実施例1】
【0025】
図1は、本発明の第1の実施例で、電子回路の実装構造、より詳細には電源回路の実装構造である。
【0026】
プリント基板36の上に、トランス21、バスバー26、27、33、半導体素子31、32他が搭載されている。トランス21の巻線引き出し部22は、複数のピン端子形状を持ち、スルーホール23、配線パターン24、複数のスルーホール25、を通して、バスバー26、に接続されている。バスバー26は、複数のピン端子形状を持ち、スルーホール28、配線パターン29、スルーホール30、半導体素子31、プリント基板の内層の配線パターン(図示せず)を通して、バスバー33に接続されている。バスバー33は配線パターン34を経由して出力端子35に接続されている。
【0027】
トランス21から、バスバー27、半導体素子32、バスバー33へ経路も同様な構造である。
【0028】
バスバーは、プリント基板の構造ではない、独立の金属板で、電流を流す目的で用いられたもののことを言う。
【0029】
この構造において、バスバー26、27、33の厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。バスバー26とバスバー33は平行に配置されていて、間隔Lは10mm、平行部分の幅Wは50mmである。バスバー26とバスバー33の間にある配線パターンは、概略幅W長さLの平面寸法を持ち、より具体的には厚さ35μm、幅50mm、長さ10mmであり、抵抗は計算上は0.1mΩとなるが、実際には半導体素子31への接続のために配線パターンが複雑な形状を持つため、抵抗は約0.2mΩであった。従って、バスバー26、バスバー33とその間にある配線の合計抵抗は約0.4mΩとなった。
【0030】
また、トランス21の巻線引き出し部22は、板状であり、複数のスルーホールあるいは端子でプリント基板に接続されているので、バスバー構造である。この巻線引き出し部22とバスバー26は平行に配置されていて、間隔は5mm、平行部分の長さは25mmである。巻線引き出し部22とバスバー26の間にある配線パターンは、概略幅5mm長さ25mmの平面寸法を持ち、より具体的には厚さ35μm、幅25mm、長さ5mmであり、抵抗は概略0.1mΩであった。従って、トランス21の巻線引き出し部22からバスバー33までの配線の合計抵抗は約0.5mΩであった。
【0031】
この配線部分に、すなわち合計抵抗が0.4mΩ乃至0.5mΩの配線部分に50Aの電流が流れた場合の発熱量は0.75W乃至1Wである。
【0032】
従来技術では、配線抵抗の合計は約2.6mΩであったから、本実施例では、配線抵抗の合計が約0.4mΩ乃至0.5mΩと、1/6乃至1/5に低減された。発熱量も同様に低減された。
【0033】
また、バスバー26、27、33、およびトランス21の巻線引き出し部22などは、はピン端子構造を持ち、スルーホールに挿入する形でプリント基板と接続しており、通常の挿入型の電子部品と同様の形状と接続方法であるから、通常のプリント基板の製造工程で組み立てることが可能であり、自動組立が可能であり、従って製造コストが低い。通常、自動組立は手作業組立に比べてコストは1/10程度だから、従来技術に比較して、このバスバーあるいは金属板状の電極部材の組立部分に関して、本実施例での組立コストは1/10程度に低減できた。
【0034】
もちろん、接続端子の構造をピン形状からそれぞれにふさわしい端子の形状に変変更することにより、スルーホールに挿入する形でなく、面実装、面接続、その他の接続方法の構造も容易に採り得る。また、複数の端子形状から、連続的な、すなわち、バスバーあるいは金属板の厚さよりも長いまたは幅広い接続端子の形状を持たせても、接続部の抵抗を低い値に抑えて、配線抵抗を低く抑える初期の目的を実現することができる。
【0035】
本実施例では、バスバーの平行部分の形状と配線パターンの形状が概略一致していたが、この必要はなく、配線パターンの方が小さくても、たとえば幅が狭くても、あるいは、大きくても、例えば何倍もあっても、あるいは複数の部分に分割されていても、電流の流れる部分、すなわち、配線パターン上で、バスバーの平行部分の部分が、電流の流れる向きに対して、幅が広くて短いことが重要であって、そうなっていれば、配線抵抗を小さくして発熱を低減するという目的が達成される。
【0036】
本実施例では、電源装置への実施例を挙げているが、あらゆる電子回路に実施できるのは当然である。低抵抗にする効果があるので、大電流を扱う部分に実施するのが効果的だから、電子回路の電源配線部分、給電部分、受電部分、分配部分などで実施して、効果を発揮できる。
【実施例2】
【0037】
図2は、本発明の第2の実施例で、電子回路の実装構造、より詳細には電源回路の実装構造である。
【0038】
この第2の実施例は、前述の第1の実施例と同様の構造を持っているが、相違点もある。以下、相違点を述べる。
【0039】
トランス51は、2次巻線が1ターンで、板状の2次巻線を持っていて、2次巻線は引き出し部と一体化しており、この引き出し部が複数のピン状の端子を持ち、従ってバスバー構造を持ち、これらの端子がスルーホール53に挿入半田付けされて、プリント基板71上の配線パターン54に接続されている。バスバー56は、途中に磁性体コア61が装荷されており、この部分がインダクタンスとなり、スイッチング電源回路に必要な平滑フィルタ用のインダクタを形成している。バスバー57も同様の形状である。
【0040】
この第2の実施例において、大電流の経路は、第1グループが、トランス51からバスバー56を経由して出力端子66に至る経路、および、トランス51からバスバー57を経由して出力端子70に至る経路であり、第2グループは、トランス51からバスバー56、半導体素子59、バスバー64を経由して出力端子68に至る経路、および、トランス51からバスバー57、半導体素子60、バスバー64を経由して出力端子68に至る経路、である。
【0041】
第1グループの配線において、トランス51の巻線引き出し部は、板状であり、複数のスルーホールあるいは端子でプリント基板に接続されているので、バスバー構造である。この巻線引き出し部とバスバー56とは平行に配置されていて、間隔は5mm、平行部分の長さは25mmである。この巻線引き出し部とバスバー56の間にある配線パターンは、概略幅5mm長さ25mmの平面寸法を持ち、より具体的には厚さ35μm、幅25mm、長さ5mmなので、抵抗は概略0.1mΩであった。また、バスバー自体は、インダクタ部分も含めて、厚さが2mm、幅10mm、長さ150mmであり、抵抗は約0.15mΩであった。バスバー57を含む電流経路の構造も同じである。従って、この第1グループの配線の合計抵抗はそれぞれ約0.25mΩであった。
【0042】
第2グループの配線において、トランス51の巻線引き出し部とバスバー56との間にある配線パターン54の抵抗は、既に述べたように、概略0.1mΩであった。バスバー自体は、厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。配線パターン58等、バスバー56とバスバー64は平行に配置されていて、間隔Lは10mm、平行部分の幅Wは50mmである。バスバー56とバスバー64の間にある配線パターンは、概略幅W長さLの平面寸法を持ち、より具体的には厚さ35μm、幅50mm、長さ10mmであるが形状が複雑なので、抵抗は0.2mΩであった。また、バスバー64は、厚さが2mm、幅10mm、長さ100mmであり、抵抗は約0.1mΩであった。バスバー57を含む電流経路の構造も同じである。従って、従って、この第2グループの配線の合計抵抗は約0.5mΩであった。
【0043】
このように、この第2の実施例において、大電流の経路の配線の合計抵抗は0.25mΩ乃至0.5mΩであった。従来技術では、配線抵抗の合計は約2.6mΩであったから、本実施例では、従来技術に比べて、合計抵抗が1/10乃至1/5に低減された。
【0044】
以上の電源回路の実装構造において、配線抵抗を低減できた理由は、配線に厚さ2mmのようにプリント基板の配線銅箔よりも大幅に厚いバスバーを採用したことと、複数のバスバーを接続するプリント基板の配線パターンを長さよりも幅の方が大きい形状としたことにある。この様子の概念図が図4と図5である。
【0045】
図4と図5において、バスバー80と81が平行に配置されており、平行部分は間隔L、幅Wであり、プリント基板上の配線パターン82で接続されている。配線パターン82も、概略幅W、長さLとなっている。矢印は電流の流れを表している。バスバーは、相対的に厚い金属板などを使用して、低抵抗に設計する。配線パターン82は、プリント基板上にあるため薄い銅箔で形成されるが、幅を広く、長さを短く設計することで、抵抗を下げることが可能となる。ここで、バスバーと配線パターンで、電流の流れる方向が概略直角とすれば、両者の接続が可能になる。
【0046】
このように、本発明の技術では、複数のバスバーを接続する配線パターンが、長さよりも幅の方が大きい構造を持つことが、基本概念であり、特徴である。
【0047】
上記は基本概念であるから、配線パターンを矩形でなく、台形その他の形状にしても良く、バスバーも厳密に平行である必要もなく、直線でなくともよく、配線パターンが、電流の流れる方向に関して、長さよりも幅の方が大きいようになっていれば、目的は達成する。
【0048】
また、既に第1と第2の実施例で述べたように、この配線パターンが半導体素子の接続に使われていても良く、従って、分割されていても良い。すなわち、概略平行に置かれたバスバーが、間隔よりも並行する部分の幅が大きい関係にあり、この並行する部分で、配線パターンにより両バスバーが接続されていれば、配線パターンの子細な形状や分割の有無にかかわらず、目的が達成される。
【0049】
図9と図10は、具体的な実装構造の例である。両図において、バスバー80とバスバー81とが平行に配置されており、平行部分の幅は間隔よりも寸法が大きい。この平行部分にプリント基板の配線パターン83と84が配置され、各バスバーに接続されている。配線パターン83と84には半導体素子86が接続されている。
【0050】
図9の半導体素子86は、3端子で、ダイオードが2個入ったものである。ダイオードのアノード端子は、配線パターン83上の電極Aに接続され、ダイオードのカソード端子はパターン84上の電極Kに接続されている。全体として、電流は、バスバー80から配線パターン83を流れ、半導体素子86を通り、配線パターン84からバスバー81に至る経路を流れる。ここで、配線パターン83と84は、間隔よりも寸法が大きい。また、配線パターン83と84に半導体素子86が接続されていて、複数個の半導体素子を並列に接続するときには、配線パターン83と84の幅方向に半導体素子を並べていけば、電流経路を乱さず容易に並列個数を増加することができる構造である。なお、配線パターン83、84などは、分割して間隔より寸法を小さくしても、複数個あって、全体として間隔よりも寸法が大きく、図5の趣旨に沿っていれば、効果は同様である。
【0051】
図10の半導体素子86はFET(電解効果トランジスタ、Field Effect Transistor)で、FETのドレインが電極Dに、ソースが電極Sに、ゲートが電極Gに接続される。ゲートへの信号によりFETがスイッチングする。ゲートへの信号は電流が小さいので、配線パターン85は細い。大電流は、バスバー80から配線パターン83を流れ、半導体素子86を通り、配線パターン84からバスバー81に至る経路を流れる。この点は、図9と同様である。
【実施例3】
【0052】
本発明の第3の実施例は、図示しないが、電子回路基板であり、バスバーと配線パターンと電子部品で構成され、電子部品に電流を供給する配線部分がバスバーと配線パターンで構成され本発明の第1あるいは第2の実施例と同様な構造を持つ。
【0053】
電流を供給する部分に本発明の第1あるいは第2の実施例と同様な構造を持っているので、配線の合計抵抗が、従来の2.6mΩから本発明により0.4mΩに1/6.5に低減した。このため、配線の発熱も1/6.5に低減した。
【0054】
また、抵抗を持つ配線に電流が流れると電圧降下が生じるが、50Aの電流が流れた場合、従来の2.6mΩの配線では130mVの電圧降下が発生したが、本発明になる0.4mΩの配線では40mVと、電圧降下が1/6.5に低減した。本実施例では、この電流を供給する配線部分は半導体素子の電源の給電に使用しており、3.3Vの電源電圧を供給しているので、従来では場所によっては130mVの電圧降下のために3.9%の電圧降下が生じる部分があり、たまに誤動作が生じていたが、本発明により、電圧降下が最大で40mVと1.2%に減少したので、誤動作がなくなった。また、電源回路、基板の発熱を低減した。このように、本発明は、発熱低減に加え、電子回路の安定動作の実現、あるいは電子装置の信頼性の向上を実現する効果がある。
【0055】
なお、バックボードのように、もっぱらプリント基板間の電気的接続を目的としていて、電子部品が搭載されていない電源回路基板であっても、本発明になる技術を採用することにより、配線の抵抗の低減、発熱の低減、電圧降下の低減などの効果を実現することができる。
【0056】
また、電源装置の部分製品や半完成品、あるいは、ケースのない電源装置や、電源モジュールなどにでも同様な効果を実現できることは当然である。
【実施例4】
【0057】
図6は、本発明になる技術の第4の実施例で、電源装置である。
【0058】
図6において、電源装置90は、パワー回路91、制御回路92、インターフェイス回路93を持つ。パワー回路91は、本発明になる技術の第3の実施例の実装構造を持つパワー回路で、入力端子93から直流電力を受け、出力端子94に出力する。制御回路92は、出力端子94に接続され、この点の電圧を監視して、所望の値になるように、パワー回路91を制御する。インターフェイス回路93は制御回路92に接続されていて、電源装置のオン、オフ制御や、正常異常の報告などを、必要に応じて、端子95を介して行う。
【0059】
図15は、パワー回路91と制御回路92から成る電源装置の電源回路図の一例である。
インバータ(MOSFET A〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B')で整流後、DCL(平滑用コイル L1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。
【0060】
本電源装置は、パワー回路に第1の実施例の実装構造を用いているので、配線部の合計抵抗が、従来技術に比べて、1/6乃至1/5に低減され、配線部分の発熱量も1/6乃至1/5に低減された。このため、この電源装置の全発熱量が半減し、電力効率が70%以上に向上した。ここで電力効率とは電源装置90の入力電力と出力電力の比である。
【0061】
次に、本発明に係る電源装置の発熱量と電力効率について、図11から図14にて詳細に説明する。
【0062】
図11に発熱量のグラフを示す。横軸が電源の出力電流、縦軸が発熱量である。2本あるカーブは、●印が本発明になる電源の特性カーブで、▲印が従来の電源の特性カーブである。出力電圧は1.2Vで、2者に共通である。グラフの全範囲で、本発明になる電源の発熱量は従来の電源よりも小さく、半分以下である。このように、本発明になる電源は発熱が少ない。
【0063】
図12に電力効率のグラフを示す。横軸が電源の出力電流、縦軸が電力効率、すなわち出力電力と入力電力の比である。本発明になる電源の電力効率は、出力電流10Aから100Aの範囲で80%から90%である。従来の電源は、同じ電流範囲で50から70%である。このように、本発明の電源は従来の電源よりも電力効率が良い。
【0064】
また、図12では、出力電流20Aから60A程度までは効率が高く、それ以上で低下し始め、100A程度になると右下がりの特性となる。このように、100A程度以上の大電流となると、電力効率が低下するから、本発明が電力効率の向上に貢献する。
【0065】
図13は、本発明に係る電源の出力電圧を変えた場合の電力効率のグラフである。3本ある特性カーブは、上から順に、出力電圧2V、1.2V、1.0Vである。このように、出力電圧が低下すると、効率が低下する。これは、どの電源にもある一般的、普遍的な特性である。本発明に係る技術は、出力電圧が2V程度以下になると、効率向上の効果が顕著になるが、それは、このグラフに現れているように、出力電圧が2V程度以上では、電力効率が高いために、あまり大きな差がないからである。このように、本発明に係る技術は、出力電圧が2V程度以下で効果が顕著である。
【0066】
図14は、本発明の技術において、半導体の並列接続数を変えた場合の電力効率のグラフである。特性カーブは、上から順に、半導体の並列数を約3倍にした場合(△印)、第2の実施例のもの(○印)、半導体の並列数を約半分にした場合(□印)である。第2の実施例では、電力効率は、出力電流20Aから100Aの範囲で80%から90%あり、出力電流100Aから200Aの範囲で70%以上である。半導体の並列数を約3倍にして全抵抗成分Rを半減した場合には、出力電流20Aから200Aの範囲で83%から93%である。半導体の並列数を約半分にした場合は、出力電流20Aから100Aの範囲で70%から83%であり、出力電流200Aで56%まで減少する。半導体の並列個数を変えるには、バスバーが並行になる部分の長さを変える方法、バスバーの数を増減する方法などがあるが、寸法や形状、費用などの必要に応じて、また目標とする出力電流などに応じて、電力効率を70%程度から90%以上、原理的には100%に近い値まで、任意に設計することができる。このような高い電力効率の電源が設計可能になったのは、本発明に係る技術の効果である。
【0067】
また、組立行程は、従来は手作業を必要としたが、本電源装置では全自動とできた。その結果、組立時間は半減し、組立て費用は30%削減できた。
【0068】
なお、パワー回路部に、第2の実施例の実装構造を用いても同様の効果が得られる。
【0069】
また、従来は、配線パターンの抵抗を少しでも低減するために、銅パターンを厚くするために、プリント基板に14層のものを使用していたが、本発明になる技術を用いた結果、6層の基板で良くなり、このようにプリント基板の低層数化が可能になって、プリント基板の価格が1/2になり、電源装置の価格を10%削減できた。
【0070】
電源装置には様々な形態があって、制御回路のあるもの、ないもの、複雑な制御回路を持つもの、冷却機構を持つもの、持たないもの、整流回路を持つもの、AC/DCコンバータを持つもの、高調波抑制機能を持つもの、力率改善機能を持つもの、その他、があるが、これらのいかんにかかわらず、同様の効果が得られる。
【実施例5】
【0071】
図7は、本発明の第5の実施例で、電源システムである。
【0072】
図7において、電源システム100は、電源装置101と102、および、制御回路103を持っている。電源装置101と102の少なくとも1つは本発明の第4の実施例の電源装置であり、制御回路103は電源のオン、オフあるいは監視などを行う。
【0073】
本電源システムは、本発明に係る電源装置を用いているので、配線部の合計抵抗が、従来技術に比べて、1/10乃至1/5に低減され、配線部分の発熱量も1/10乃至1/5に低減された。このため、この電源システムの全発熱量が半減し、電力効率が70%以上に向上した。その結果、冷却は自然対流で十分となり、従来は必要であった冷却ファンを廃止することができ、小型化と価格低減が実現できた。
【0074】
また、組立行程は、従来は手作業を必要としたが、本電源システムでは全自動とできた。その結果、組立時間は半減し、組立て費用は30%削減できた。
【0075】
一般に、電源システムの構成は多用であり、本実施例のように、電源装置を複数持つもの、より多いもの、1つのもの、あるいは、制御回路のあるもの、ないもの、複雑な制御回路を持つもの、冷却機構を持つもの、持たないもの、その他、多用な形態があるが、本発明の技術を使えば同様な効果が得られる。
【実施例6】
【0076】
図8は、本発明の第6の実施例で、電子装置である。
【0077】
図8において、電子装置110は、電源システム112と、電子回路111からなる。電源システム112は本発明の第5の実施例の電源システムであり、電子回路111に電力を供給している。電子回路111は一部に本発明の第3の実施例の電子回路基板を使用している。
【0078】
本電子装置は本発明に係る電源システムを用いているため、本電子装置の消費電力を15%低減することができた。これは、電子装置の消費電力を削減すると同時に、電子装置に電力を供給する受電設備などの負担軽減あるいは設備軽減もでき、電子装置の冷却設備も削減できる。また、消費電力が少ないのだから、省エネルギーであり、石油他の資源の節約に貢献し、2酸化炭素などの温暖化ガスの排出量低減にも貢献する。
【0079】
また、本電子装置は、電源システム部分の組立自動化ができたため、電子装置の組立コストの低減にも貢献できた。
【0080】
また、一般ユーザ向け電子装置においては、商用電源用電源ケーブルは15Aの制限を持つものが多いが、電源システムの電力効率が向上したため、同じ電源ケーブルで電子回路を15%多く搭載することが可能になり、電子装置の性能向上を実現できた。
【0081】
また、電子回路111中に本発明の第3の実施例の電子回路基板を使用しているため、電子回路の動作の安定性が改善され、回路動作の信頼性が10倍向上した。
【図面の簡単な説明】
【0082】
【図1】第1の実施例の図である。
【図2】第2の実施例の図である。
【図3】従来の技術の説明の図である。
【図4】本発明の概念図である。
【図5】本発明の概念図である。
【図6】第3の実施例の図である。
【図7】第4の実施例の図である。
【図8】第5の実施例の図である。
【図9】図4の具体的な実装構造の一例を示す図である。
【図10】図4の具体的な実装構造の一例を示す図である。
【図11】発熱量のグラフである。
【図12】電力効率のグラフである。
【図13】出力電圧を変えた場合の電力効率のグラフである。
【図14】半導体の並列接続数を変えた場合の電力効率のグラフである。
【図15】本発明が適用されるスイッチング電源装置の回路図の一例である。
【符号の説明】
【0083】
11、21、51:トランス
13:金属状の電極部材
25、26、33、56、57、64、80、81:バスバー
18、36、71:プリント基板
16、24、29、34、54、58、65、67、69:配線パターン
15、31、32、59、60:半導体素子
61、62:磁性体コア
17、35、66、68、70:出力端子
90、101、102:電源装置
100、112:電源システム
110:電子装置
【特許請求の範囲】
【請求項1】
プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続されることを特徴とする電子回路の実装構造。
【請求項2】
前記配線パターンの部分に、第1の配線パターンと半導体素子と第2の配線パターンが直列に接続された部分があることを特徴とする請求項1記載の電子回路の実装構造。
【請求項3】
請求項1又は2記載の実装構造を持つことを特徴とする電源装置。
【請求項4】
請求項1又は2記載の実装構造を持つことを特徴とする電源システム。
【請求項5】
請求項1又は2記載の実装構造を持つことを特徴とする電子回路基板。
【請求項6】
請求項1又は2記載の実装構造を持つことを特徴とする電子装置。
【請求項7】
請求項3記載の電源装置を持つことを特徴とする電源システム。
【請求項8】
請求項3記載の電源装置を持つことを特徴とする電子装置。
【請求項9】
請求項4記載の電源システムを持つことを特徴とする電子装置。
【請求項10】
請求項7記載の電源システムを持つことを特徴とする電子装置。
【請求項11】
請求項5記載の電子回路基板を持つことを特徴とする電子装置。
【請求項12】
出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有するスイッチング電源装置。
【請求項13】
前記出力電流が流れる主電流経路に複数のバスバーと該複数のバスバー間を接続する配線パターンの組み合わせを用いて電力効率を70%以上とする請求項12記載のスイッチング電源装置。
【請求項14】
前記複数のバスバー間を接続する前記配線パターンを、電流が流れる長さ方向に対して長さよりも幅の方が大きい幅広配線パターンとする請求項13記載のスイッチング電源装置。
【請求項15】
前記複数のバスバーは相互に所定の間隔で略平行に置かれる部分を持ち、且つ該複数のバスバーの重なって並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの重なって並行する部分において該複数のバスバーが配線パターンで接続される請求項14記載のスイッチング電源装置。
【請求項16】
前記複数のバスバー間を接続する前記配線パターンは半導体素子の接続のために分割されている請求項15記載のスイッチング電源装置。
【請求項17】
請求項12記載のスイッチング電源装置を用いた電源システム。
【請求項18】
請求項17記載の電源システムを用いた電子装置。
【請求項19】
請求項12記載のスイッチング電源装置を用いた電子装置。
【請求項1】
プリント基板上に電流経路として複数のバスバーを備える電子回路の実装構造であって、該複数のバスバーは所定の間隔で概略平行に置かれる部分を持ち、且つ該複数のバスバーの並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの並行する部分おいて該複数のバスバーが配線パターンで接続されることを特徴とする電子回路の実装構造。
【請求項2】
前記配線パターンの部分に、第1の配線パターンと半導体素子と第2の配線パターンが直列に接続された部分があることを特徴とする請求項1記載の電子回路の実装構造。
【請求項3】
請求項1又は2記載の実装構造を持つことを特徴とする電源装置。
【請求項4】
請求項1又は2記載の実装構造を持つことを特徴とする電源システム。
【請求項5】
請求項1又は2記載の実装構造を持つことを特徴とする電子回路基板。
【請求項6】
請求項1又は2記載の実装構造を持つことを特徴とする電子装置。
【請求項7】
請求項3記載の電源装置を持つことを特徴とする電源システム。
【請求項8】
請求項3記載の電源装置を持つことを特徴とする電子装置。
【請求項9】
請求項4記載の電源システムを持つことを特徴とする電子装置。
【請求項10】
請求項7記載の電源システムを持つことを特徴とする電子装置。
【請求項11】
請求項5記載の電子回路基板を持つことを特徴とする電子装置。
【請求項12】
出力電圧が2V以下、出力電流が100A以上でプリント基板上に構築されるスイッチング電源装置において、電力効率を70%以上とする手段を有するスイッチング電源装置。
【請求項13】
前記出力電流が流れる主電流経路に複数のバスバーと該複数のバスバー間を接続する配線パターンの組み合わせを用いて電力効率を70%以上とする請求項12記載のスイッチング電源装置。
【請求項14】
前記複数のバスバー間を接続する前記配線パターンを、電流が流れる長さ方向に対して長さよりも幅の方が大きい幅広配線パターンとする請求項13記載のスイッチング電源装置。
【請求項15】
前記複数のバスバーは相互に所定の間隔で略平行に置かれる部分を持ち、且つ該複数のバスバーの重なって並行する部分の幅が前記所定の間隔より大きく、該複数のバスバーの重なって並行する部分において該複数のバスバーが配線パターンで接続される請求項14記載のスイッチング電源装置。
【請求項16】
前記複数のバスバー間を接続する前記配線パターンは半導体素子の接続のために分割されている請求項15記載のスイッチング電源装置。
【請求項17】
請求項12記載のスイッチング電源装置を用いた電源システム。
【請求項18】
請求項17記載の電源システムを用いた電子装置。
【請求項19】
請求項12記載のスイッチング電源装置を用いた電子装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2006−230187(P2006−230187A)
【公開日】平成18年8月31日(2006.8.31)
【国際特許分類】
【出願番号】特願2006−5486(P2006−5486)
【出願日】平成18年1月13日(2006.1.13)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
【公開日】平成18年8月31日(2006.8.31)
【国際特許分類】
【出願日】平成18年1月13日(2006.1.13)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
[ Back to top ]