電源装置ならびにこの電源装置を備える照明器具
【課題】 トランス５００の１次巻線Ｔ１と２次巻線Ｔ２を効率よく巻くことにより、漏れ磁束を低減し、トランス５００の損失及び電源装置２００内の回路の損失を少なくする。
【解決手段】 電源装置２００のトランス５００は、センタコア５２１に対して１次巻線Ｔ１が２列巻かれる第一プライマリ層Ｐ１と、第一プライマリ層Ｐ１に対して２次巻線Ｔ２が２列巻かれる第一セカンダリ層Ｓ１と、第一セカンダリ層Ｓ１に対して、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が延長されて、さらに２列巻かれる第二プライマリ層Ｐ２と、第二プライマリ層Ｐ２に対して、第一セカンダリ層Ｓ１に巻かれた２次巻線Ｔ２が延長されて、さらに２列巻かれる第二セカンダリ層Ｓ２と、を有するので、トランス５００の１次巻線Ｔ１と２次巻線Ｔ２を効率よく巻くことにより、漏れ磁束を低減し、トランス５００の損失及び電源装置２００内の回路の損失を少なくすることができる。
【解決手段】 電源装置２００のトランス５００は、センタコア５２１に対して１次巻線Ｔ１が２列巻かれる第一プライマリ層Ｐ１と、第一プライマリ層Ｐ１に対して２次巻線Ｔ２が２列巻かれる第一セカンダリ層Ｓ１と、第一セカンダリ層Ｓ１に対して、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が延長されて、さらに２列巻かれる第二プライマリ層Ｐ２と、第二プライマリ層Ｐ２に対して、第一セカンダリ層Ｓ１に巻かれた２次巻線Ｔ２が延長されて、さらに２列巻かれる第二セカンダリ層Ｓ２と、を有するので、トランス５００の１次巻線Ｔ１と２次巻線Ｔ２を効率よく巻くことにより、漏れ磁束を低減し、トランス５００の損失及び電源装置２００内の回路の損失を少なくすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、発光ダイオード（以下「ＬＥＤ」と呼ぶ。）または有機エレクトロルミネッセンス（以下「有機ＥＬ」と呼ぶ。）を点灯する照明器具に関するものである。
【背景技術】
【０００２】
近年の照明器具における無駄な明かりの削減は、省エネ、省電力において重要である。このことから、発光ダイオード（以下ＬＥＤ）は、省エネ性に優れたＬＥＤを点灯制御する点灯装置に着目されている。
【０００３】
スイッチング電源装置に使用するトランスの漏れ磁束を低減する技術が見出されている（例えば、特許文献１参照。）。
【０００４】
この特許文献１によれば、漏れ磁束低減によりＬＥＤを効率よく点灯制御することができ、更なる省エネを促すことができるのである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６３１５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、１次巻線と２次巻線の間に帰還巻線を有するため、１次巻線と２次巻線の結合が弱くなっていた。
【０００７】
また、２次巻線の巻き数を増やしてインダクタのＬ値を大きくする場合、１次巻線と２次巻線の結合が弱くなる恐れがあった。
【課題を解決するための手段】
【０００８】
この発明に関する電源装置のトランスは、センタコアと、このセンタコアに対して１次巻線が１列または２列巻かれる第一プライマリ層と、この第一プライマリ層に対して２次巻線が２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた１次巻線が延長されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、第一セカンダリ層に巻かれた２次巻線が延長されて、さらに１列または２列巻かれる第二セカンダリ層と、を有する。
【発明の効果】
【０００９】
この発明にかかる電源装置によれば、トランスの１次巻線と２次巻線を効率よく巻くことにより、漏れ磁束を低減し、トランスの損失及び電源装置内の回路の損失を少なくすることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１の照明器具を示す斜視図である。
【図２】図１の照明器具のＡ−Ａ断面を示す断面図である。
【図３】図２の電源装置の回路を示す回路図である。
【図４】実施の形態１のトランスを示す斜視図である。
【図５】図４のトランスのＢ−Ｂ断面を示す断面図である。
【図６】図５のトランスの巻線の状態を示す断面図である。
【図７】図３の電源装置のＭＯＳ−ＦＥＴに流れる電流及びＭＯＳ−ＦＥＴにかかる電圧を示す波形図である。
【図８】実施の形態２のトランスの巻線と接続する端子との関係を示す概略図である。
【図９】実施の形態３のトランスの巻線と接続する端子との関係を示す概略図である。
【図１０】実施の形態４のトランスの断面を示す断面図である。
【図１１】図１０のトランスの巻線の状態を示す断面図である。
【図１２】図１１のトランスの巻線と接続する端子との関係を示す概略図である。
【図１３】実施の形態５のトランスの巻線の状態を示す断面図である。
【図１４】実施の形態６のトランスの巻線の状態を示す断面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、本実施の形態の照明器具の斜視図であり、図２は、図１の照明器具のＡ−Ａ断面を示す断面図である。
【００１２】
照明器具１０００は、本体１００と、この本体１００に取り付けられるスイッチング電源装置２００（以下、単に電源装置２００ともいう。）と、本体１００に取り付けられるＬＥＤモジュール３００と、本体１００に取り付けられ、電源装置２００とＬＥＤモジュール３００を覆う器具カバー４００を備える。
【００１３】
ＬＥＤモジュール３００は、電源装置２００に電気的に接続され、スイッチング電源装置２００から供給される電力によって点灯する。
このＬＥＤモジュール３００は、１０個の発光ダイオード３１０（以下、ＬＥＤ３１０ともいう。）と、このＬＥＤ３１０が実装されるＬＥＤ基板３２０と、このＬＥＤ基板３２０を本体１００に固定する２つの取付部３３０を備える。
【００１４】
この実施の形態におけるＬＥＤモジュール３００は、１０個のＬＥＤ３１０がＬＥＤ基板３２０に実装される場合について説明するが、ＬＥＤ３１０の個数は、９個以下であってもよいし、１１個以上であってもよい。
【００１５】
図３は、図２のスイッチング電源装置の回路構成を示す回路図である。
【００１６】
電源装置２００は、入力される交流電源ＡＣを直流電圧に変換する交直変換回路２１０と、この交直変換回路２１０に接続され、接続されるＬＥＤモジュール３００に定電流を供給する直流電源回路２２０と、この直流電源回路２２０を起動させる起動回路２３０を備える。
【００１７】
交直変換回路２１０は、交流電源ＡＣを脈流の整流電圧に変換する整流回路ＤＢと、この整流回路ＤＢが変換した整流電圧を平滑するコンデンサＣ１を備える。
【００１８】
直流電源回路２２０は、いわゆるフライバック方式の定電流回路であって、１次巻線Ｔ１と２次巻線Ｔ２と帰還巻線Ｔ３を有し、１次巻線Ｔ１の一端側が交直変換回路２１０に接続されるトランス５００と、このトランス５００の２次巻線Ｔ２の一端側にアノード端子が接続されるダイオードＤ１０と、このダイオードＤ１０のカソード端子に正極が接続される電解コンデンサＣ１０（以下、平滑コンデンサＣ１０ともいう。）と、この平滑コンデンサＣ１０にＬＥＤモジュール３００を介して接続され、このＬＥＤモジュール３００に流れるＬＥＤ電流を検出する検出抵抗Ｒ１０と、トランス５００の１次巻線Ｔ１の他端側に接続されるＭＯＳ−ＦＥＴ Ｑ１（以下、スイッチング素子Ｑ１ともいう。）と、このＭＯＳ−ＦＥＴ Ｑ１のオン／オフを制御する制御回路ＩＣと、トランス５００の帰還巻線Ｔ３の一端側に接続される電流制限回路２２１と、この電流制限回路２２１に接続され、制御回路ＩＣの制御電源Ｖｃｃ（以下、制御電圧Ｖｃｃともいう。）を生成する制御電源回路２２２と、電流制限回路２２１に接続され、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングすることによってトランス５００に出力される電圧値などの情報を制御回路ＩＣに伝達するスイッチング制御検出回路２２３と、１次巻線Ｔ１の両端に接続され、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生するスイッチングノイズを吸収するスナバ回路２２４と、を備える。
【００１９】
トランス５００は、ＭＯＳ−ＦＥＴ Ｑ１がオンのとき、１次巻線Ｔ１に電流が流れてコア５２０が磁化され、ＭＯＳ−ＦＥＴ Ｑ１がオフのとき、１次巻線Ｔ１に電流が流れなくなり、磁化されたコア５２０のエネルギーに相当する電圧が２次巻線Ｔ２に発生する。２次巻線Ｔ２に発生する電圧は、ダイオードＤ１０を介して電解コンデンサＣ１０で平滑され、ＬＥＤモジュール３００に電流が流れる。
また、２次巻線Ｔ２に発生する電圧（２次電圧）に相当する電圧（２次巻線Ｔ２と帰還巻線Ｔ３の巻数比に応じた電圧）が、帰還巻線Ｔ３に発生する。したがって、帰還巻線Ｔ３に発生する電圧に基づいて、制御回路ＩＣは、ＭＯＳ−ＦＥＴ Ｑ１がオンやオフするタイミングを検出することができる。
【００２０】
なお、図３に示すトランス５００には、１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３のぞれぞれの巻き始め、巻き終わりが接続される端子の番号（ｐｉｎ１、ｐｉｎ３〜ｐｉｎ５、ｐｉｎ７、ｐｉｎ９）を示すが、説明の便宜上示すものであり、接続される端子の順番を規定するものではない。このトランス５００の構造については、後述する。
【００２１】
電流制限回路２２１は、抵抗Ｒ２からなる。この抵抗Ｒ２は、帰還巻線Ｔ３から制御電源回路２２２およびスイッチング制御検出回路２２３に瞬時的に流れ込む電流を制限（抑制）するものである。
【００２２】
制御電源回路２２２は、トランス５００の帰還巻線Ｔ３に接続されるダイオードＤ１と、このダイオードＤ１のカソードに接続される制御用コンデンサＣ２を備える。
【００２３】
スイッチング制御検出回路２２３は、電流制限回路２２１を介して、トランス５００の帰還巻線Ｔ３に接続されるダイオードＤ２を備える。このダイオードＤ２は、アノード側が電流制限回路２２１に接続し、カソード側が制御回路ＩＣに接続する。
【００２４】
スナバ回路２２４は、カソード側がＭＯＳ−ＦＥＴ Ｑ１のドレイン端子（トランス５００の１次巻線Ｔ１の一端側）に接続される回生ダイオードＤ３と、この回生ダイオードＤ３のアノード側と１次巻線Ｔ１の他端側に接続される抵抗Ｒ３と、トランス５００の１次巻線Ｔ１の両端に接続されるコンデンサＣ３と、を備える。
【００２５】
スナバ回路２２４は、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生するスパイク状のノイズなどを吸収する。
【００２６】
制御回路ＩＣは、起動回路２３０から起動電源を受けて起動し、起動後は制御電源回路２２２からの制御電源Ｖｃｃにより動作して、スイッチング制御検出回路２２３の信号に基づいて、ＭＯＳ−ＦＥＴ Ｑ１のスイッチング（オン／オフ）を制御する。
【００２７】
起動回路２３０は、起動抵抗Ｒ１からなり、この起動抵抗Ｒ１は、整流回路ＤＢと制御回路ＩＣの電源端子部に接続される。起動抵抗Ｒ１は、交流電源ＡＣが入力され、帰還巻線Ｔ３（制御電源回路２２２）から安定的に制御回路ＩＣへ電源供給されるまでの間、制御回路ＩＣを起動させる。
【００２８】
次に、トランス５００の構造について説明する。
図４は、図３のトランスの構造を示す斜視図であり、図５は、図４のトランスのＢ−Ｂ断面の概略を示す概略断面図であり、図６は、図５のトランスの各巻線の状態を示す断面図である。
【００２９】
トランス５００は、ボビン５１０と、このボビン５１０の上下方向から挿入される２つのコア５２０と、ボビン５１０の芯部５１２に巻かれる１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３を有する。
【００３０】
ボビン５１０は、上下に設けられる鍔部５１１ａ、５１１ｂと、この上下の鍔部５１１ａ、５１１ｂを連結する芯部５１２を有し、断面形状が「工」字状をなしている。
鍔部５１１ｂは、１０本の端子ｐｉｎ１〜端子ｐｉｎ１０（以下、端子ｐｉｎ１〜端子ｐｉｎ１０をまとめて、単に端子ｐｉｎという場合がある。）を有しており、この端子ｐｉｎは、電源装置２００の基板（図示しない）に半田付けされる。
【００３１】
なお、この端子ｐｉｎは必ずしも１０本備えているわけではなく、端子間の絶縁距離を保つためや、電源装置２００の基板への誤挿入防止などの目的で、一部の端子を備えていない歯抜け状態である場合がある。
【００３２】
また、鍔部５１１ｂに備える端子ｐｉｎの数は、本実施の形態では１０本の場合について説明するが、１１本以上であってもよいし、９本以下であっても構わない。
【００３３】
コア５２０は、側面形状がＥ型をなしており、外郭コア５２１と、この外郭コア５２１の中心に設けられるセンタコア５２２からなる。このセンタコア５２２は、円筒形状をなし、ボビン５１０の芯部５１２にはめ込まれる。なお、図示しないが、２つのコア５２０がボビン５１０に取り付けられたとき、ギャップ（センタギャップともいう。）が存在する場合がある。
【００３４】
次に、トランス５００（ボビン５１０の芯部５１２）に巻かれる１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３について説明する。
【００３５】
ボビン５１０の端子ｐｉｎ１（巻き始め端子）に接続された１次巻線Ｔ１は、まず、ボビン５１０の芯部５１２（センタコア５２２）に、鍔部５１１ａから鍔部５１１ｂまで１５ターンを一列として巻かれ、この列が２列重ねられて第一層目を形成する。この第一層目を第一プライマリ層Ｐ１という。なお、説明の便宜上、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで巻線が巻かれ、この巻かれた巻線が芯部５１２に対して上下に重なるように２列整列に巻いた状態を２列巻きといい、上下に重ならないように１列整列に巻いた状態を１列巻きという場合がある。
【００３６】
次に、第一プライマリ層Ｐ１に重なるように、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された２次巻線Ｔ２は、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として、２列巻きされ第二層目を形成する。この第二層目を第一セカンダリ層Ｓ１という。
【００３７】
さらに、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が、第一セカンダリ層Ｓ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１５ターンを一列として、２列巻きされ第三層目を形成し、ボビン５１０の端子ｐｉｎ３（巻き終わり端子）に巻かれる。この第三層目を第二プライマリ層Ｐ２という。
【００３８】
さらに、第一セカンダリ層Ｓ１に巻かれた２次巻線Ｔ２が、第二プライマリ層Ｐ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として、２列巻きされ第四層目を形成し、ボビン５１０の端子ｐｉｎ９（巻き終わり端子）に巻かれる。この第四層目を第二セカンダリ層Ｓ２という。
【００３９】
最後に、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された帰還巻線Ｔ３は、第二セカンダリ層Ｓ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターン（一列）巻かれ、第五層目を形成し、ボビン５１０の端子ｐｉｎ４（巻き終わり端子）に巻かれる。この第五層目を帰還巻線層Ｄという。
【００４０】
つまり、１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３は、ボビン５１０の芯部５１２に巻かれ、芯部５１２から順に、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄが形成される。
【００４１】
このようにして、１次巻線Ｔ１は、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２に分割して巻線層を形成し、２次巻線Ｔ２は、第一セカンダリ層Ｓ１と第二セカンダリ層Ｓ２に分割して巻線層を形成する。
【００４２】
このとき、１列巻き、２列巻きは、それぞれボビン５１０の鍔部５１１ａから鍔部５１１ｂまで巻いた状態とし、１列巻き、２列巻きした巻き上がった状態は、ほぼフラットにする。
【００４３】
また、２列巻きした巻線は、１列目の巻き数と、２列目の巻き数を同じとしている。このように、２列巻きした巻線の１列目と２列目の巻き数を同じにすることで、２列巻きしたときの巻き上がり状態をほぼフラットにできる。このように、１列巻き、２列巻きの巻き上がりをほぼフラットにすることで、各層が接する接触面積を大きくすることができる。
【００４４】
なお、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Ｚを有している。また、トランス５００は、帰還巻線Ｄの外周にも絶縁テープが巻かれ、絶縁層Ｚｏを有している。この絶縁層Ｚ、Ｚｏは、各層間の絶縁を保つためであるが、用いる絶縁テープの厚みを薄くして、絶縁層Ｚ、Ｚｏの厚みを極力薄くすると各層の結合をよくすることができる。
【００４５】
次に、第一セカンダリ層Ｓ１について注目すると、第一セカンダリＳ１層は巻線が２列あり、内側の列は第一プライマリ層Ｐ１と、外側の列は第二プライマリ層Ｐ２と、絶縁テープ（絶縁層Ｚ）を介して、近接する。トランス５００の構造として、１次側に発生する磁界を利用して２次側に伝達するものであるから、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２と第一セカンダリ層Ｓ１はできるだけ接触する面積の多い方が伝達性に優れ、１次巻線Ｔ１と２次巻線Ｔ２の結合がよい。したがって、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２に挟まれる第一セカンダリ層Ｓ１は、巻線を２列巻きにするほうがよい。例えば、第一セカンダリ層Ｓ１の巻線を３列巻きにした場合、真ん中に配列される巻線は、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２のいずれの層に近接しないため、結合が悪くなる。一方、第一セカンダリ層Ｓ１の巻線を１列巻きにすると、電源装置２００の回路動作上の必要なターン数を巻くためにトランス５００の外形が大きくなるので、第一セカンダリ層Ｓ１の巻線は２列巻きが好ましい。
【００４６】
このように、１列巻き、２列巻きの巻き上がりをほぼフラットにして、各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）が接する接触面積を大きくするとともに、第一セカンダリ層Ｓ１の巻線を第一プライマリ層Ｐ１、第二プライマリ層Ｐ２に近接させることにより、より１次側から２次側へ電力を伝達する伝達効率を高めることができ、トランス５００による電力ロスを低減できる。
【００４７】
また、第二プライマリ層Ｐ２についても、第一セカンダリ層Ｓ１と同様に、２列巻きであることが好ましい。
【００４８】
次に、本実施の形態におけるトランス５００を用いるときの電力損失について、検討する。
例えば、従来のトランスの１次側のインダクタが１ｍＨである場合、１次巻線、２次巻線の２分割にすると、漏れインダクタが３０μＨであった。同じくトランス５００の１次側のインダクタが１ｍＨである場合、１次巻線Ｔ１、２次巻線Ｔ２をそれぞれ２つに分割して、かつ各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）を２列巻きにすると、漏れインダクタが１０μＨとなることが、実験により確認された。したがって、漏れインダクタが３％であったものが、１％に減少するので、トランス５００の消費電力が、例えば、０．５Ｗであったものが、０．４８Ｗまで改善される。
【００４９】
また、トランス５００の漏れインダクタの影響によって、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングしたとき、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子にかかる電圧が０から立ち上がった際に振動波形が発生する。この振動波形について説明する。
【００５０】
図７は、ＭＯＳ−ＦＥＴ Ｑ１に流れるドレイン電流波形（破線部）と、ＭＯＳ−ＦＥＴ Ｑ１にかかるドレイン電圧波形（実線部）を示すものである。
【００５１】
ＭＯＳ−ＦＥＴ Ｑ１がオン（ｔｏｎ）のとき、オン時から次第に電流が多くなるように、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子−ソース端子間にドレイン電流が流れ、ＭＯＳ−ＦＥＴ Ｑ１がオフ（ｔｏｆｆ）のとき、ＭＯＳ−ＦＥＴ Ｑ１にドレイン電流が流れなくなり、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子にドレイン電圧が印加される。
【００５２】
このドレイン電圧は、ＭＯＳ−ＦＥＴ Ｑ１がオフ時に、トランス５００の２次巻線Ｔ２側に発生する２次電圧に対応する１次巻線Ｔ１側に発生するフライバック分の電圧ＶＦＢと、コンデンサＣ１の出力電圧ＶＤＣを加算した電圧である。
【００５３】
ＭＯＳ−ＦＥＴ Ｑ１がオフに切り替わったとき、瞬時的に高いドレイン電圧（コンデンサＣ１の出力電圧ＶＤＣに、フライバック分の電圧ＶＦＢを加算し、さらに、１次巻線の両端電圧である漏れ磁束分の電圧ＶＲを加算した電圧）が発生し、その瞬時的な高いドレイン電圧の振幅が徐々に小さくなるように所定時間（ｔｆｏ）振動し、コンデンサＣ１の出力電圧ＶＤＣにフライバック分の電圧ＶＦＢが加算されたドレイン電圧に落ち着く。
【００５４】
ＭＯＳ−ＦＥＴ Ｑ１がオンからオフに切り替わるとき、理論的には、オンからオフになった瞬間に、ＭＯＳ−ＦＥＴ Ｑ１に流れるドレイン電流が遮断され、ＭＯＳ−ＦＥＴ Ｑ１にかかるドレイン電圧が発生するが、実際には、ＭＯＳ−ＦＥＴ Ｑ１がオンからオフになるとき、瞬間的にはＭＯＳ−ＦＥＴ Ｑ１にドレイン電流が流れているときに、ＭＯＳ−ＦＥＴ Ｑ１にドレイン電圧がかかるタイミングが発生する。このとき、ＭＯＳ−ＦＥＴ Ｑ１には、ドレイン電流とドレイン電圧を掛け合わせた電力が発生する。この発生した電力は熱として消費されるため、電力損失に繋がっている。したがって、ドレイン電圧に発生する振動電圧のピークが高くなるほど、ＭＯＳ−ＦＥＴ Ｑ１の電力損失が高くなる。しかしながら、トランス５００の１次巻線Ｔ１と、２次巻線Ｔ２をそれぞれ２つに分割して交互に巻線層を構成することによって、漏れ磁束を小さくでき、ＭＯＳ−ＦＥＴ Ｑ１に発生するドレイン電圧の振動（ピーク電圧）を抑えることができるので、ＭＯＳ−ＦＥＴ Ｑ１での電力損失を少なくすることができる。
【００５５】
この振動波形は、ＭＯＳ−ＦＥＴ Ｑ１のほか、他のスイッチング素子（例えば、ダイオードＤ１、Ｄ３）、コイルやコンデンサ（例えば、コンデンサＣ３）に印加される電圧にも影響を与え、振動波形が大きくなると、各素子での電力損失が大きくなる。
したがって、トランス５００の漏れインダクタを低減させることができると、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生する振動波形も小さくでき、各素子での電力ロスを抑えることができるので、電源装置２００全体の回路効率も向上することができる。
【００５６】
なお、本実施の形態の直流電源回路２２０は、フライバック方式である場合について説明したが、直流電源回路２２０は、フォワード方式などの他の方式であっても構わない。
【００５７】
また、本実施の形態では、トランス５００の１次巻線Ｔ１と２次巻線Ｔ２をそれぞれ２つに分割して、各層を形成する場合について説明したが、１次巻線Ｔ１と２次巻線Ｔ２を３つ以上に分割して、各層を形成しても構わない。
【００５８】
なお、効率面を考慮すると、理論的には１次巻線Ｔ１と２次巻線Ｔ２の各層を１列巻きにするのが望ましい場合があるが、層数が増加するので、製造が難しく、製造効率が劣り、製造コストがかかる。
【００５９】
したがって、１次巻線Ｔ１と２次巻線Ｔ２の各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）の巻数を２列巻きにすることによって、１次巻線Ｔ１と２次巻線Ｔ２の各層を１列巻きにするときとほぼ同等の効率性能を得ることができるとともに、層数（Ｐ１、Ｐ２、Ｓ１、Ｓ２）の増加を抑えることができ、製造効率が向上し、製造コストを抑えることができる。
【００６０】
なお、本実施の形態では、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２の（一次巻線Ｔ１）の巻き数を１５ターンとしたが、１５ターン以外（１５ターン未満、１５ターン超え）であっても構わない。
【００６１】
また、本実施の形態では、第一セカンダリ層Ｓ１、第二セカンダリ層Ｓ２の巻線（二次巻線Ｔ２）の巻き数を１４ターンとしたが、１４ターン以外（１４ターン未満、１４ターン超え）であっても構わない。
【００６２】
また、ボビン５１０の幅（鍔部５１１ａ〜鍔部５１１ｂまでの幅）いっぱいに巻線を均等に巻くことができるため、特別な設備がなくとも容易に巻線を巻くことが可能で理想的なトランス５００とすることができる。
【００６３】
なお、本実施の形態では、特に漏れインダクタンスが小さくなるので、センタコア５２２の形状が円筒形状である場合を説明したが、角柱形状などのいずれの形状であっても構わない。
【００６４】
また、本実施の形態では、トランス５００は２つのＥ型のコア５２０からなる場合について説明したが、Ｅ型のコアとＩ型のコアの組み合わせであっても構わない。
【００６５】
実施の形態２．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、実施の形態１と同じ構成については説明を省略し、実施の形態１と異なるトランスの構成について説明する。
【００６６】
図８は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。
実施の形態１では、トランス５００の１次巻線Ｔ１が端子ｐｉｎ１から端子ｐｉｎ３に巻かれ、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を構成する場合について説明した。
【００６７】
この実施の形態のトランス５００ａは、１次巻線Ｔ１が端子ｐｉｎ１から端子ｐｉｎ２に巻かれて、第一プライマリ層Ｐ１を構成し、さらに１次巻線Ｔ１が端子ｐｉｎ２から端子ｐｉｎ３に巻かれて、第二プライマリ層Ｐ２を構成している。
【００６８】
このように、１次巻線Ｔ１を端子ｐｉｎ２に巻きつけて、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を巻くようにすると、実施の形態１と同様の効果を得ながら、さらに、トランス５００ａの製造が容易になる。
【００６９】
実施の形態３．
本実施の形態は、実施の形態２のトランスの変形例である。
本実施の形態において、実施の形態２と同じ構成については説明を省略し、実施の形態２と異なるトランスの構成について説明する。
【００７０】
図９は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。
トランス５００ｂは、２次巻線Ｔ２が端子ｐｉｎ７から端子ｐｉｎ８に巻かれて、第一セカンダリ層Ｓ１を構成し、さらに２次巻線Ｔ２が端子ｐｉｎ８から端子ｐｉｎ９に巻かれて、第二セカンダリ層Ｓ２を構成している。
【００７１】
このように、２次巻線Ｔ２を端子ｐｉｎ８に巻きつけて、第一セカンダリ層Ｓ１と第二セカンダリ層Ｓ２を巻くようにすると、実施の形態２と同様の効果を得ながら、さらに、トランス５００ｂの製造が容易になる。
【００７２】
なお、１次巻線Ｔ１の巻き方を実施の形態１の図３のトランス５００と同様に、端子ｐｉｎ１から端子ｐｉｎ３に巻いて、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を構成するようにしても構わない。
【００７３】
実施の形態４．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態１と同様な構成については同符号を付して適宜説明を省略し、実施の形態１と異なるトランスの形状について説明する。
【００７４】
図１０は、本実施の形態のトランスの概略を示す概略断面図であり、図１１は、図１０のトランスに巻線が巻かれた状態を示す断面図であり、図１２は、図１０のトランスの巻線と接続する端子との関係を示す概略図である。
【００７５】
トランス５００ｃは、ボビン５１０と、このボビン５１０の上下方向から挿入される２つのＥ型のコア５２０と、ボビン５１０の芯部５１２に巻かれる１次巻線Ｔ１、第一の２次巻線Ｔ２ａ、この第一の２次巻線Ｔ２ａの線径のほぼ二倍の線径の第二の２次巻線Ｔ２ｂ、帰還巻線Ｔ３を有する。
【００７６】
ボビン５１０の端子ｐｉｎ７（巻き始め端子）に接続された第一の２次巻線Ｔ２ａは、まず、ボビン５１０の芯部５１２に、鍔部５１１ａから鍔部５１１ｂまで２０ターンの一列が巻かれて、端子ｐｉｎ８に接続され、第一層目を形成する。この第一層目を第三セカンダリ層Ｓ３という。
【００７７】
次に、第三セカンダリ層Ｓ３に重なるように、ボビン５１０の端子ｐｉｎ１（巻き始め端子）に接続された１次巻線Ｔ１は、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として巻かれ、この列が２列重ねられて、第二層目を形成する。この第二層目を第一プライマリ層Ｐ１という。
【００７８】
さらに、ボビン５１０の端子ｐｉｎ８に接続される第二の２次巻線Ｔ２ｂは、第一プライマリ層Ｐ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターンを一列として、この列が２列巻かれ、第三層目を形成する。この第三層目を第一セカンダリ層Ｓ１という。
【００７９】
さらに、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が、第一セカンダリ層Ｓ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを１列として、２列巻きされて第三層目を形成し、ボビン５１０の端子ｐｉｎ３（巻き終わり端子）に巻かれる。この第四層目を第二プライマリ層Ｐ２という。
【００８０】
さらに、第一セカンダリ層Ｓ１に巻かれた第二の２次巻線Ｔ２ｂが、第二プライマリ層Ｐ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターンを一列として、２列巻かれて第五層目を形成し、ボビン５１０の端子ｐｉｎ９（巻き終わり端子）に巻かれる。この第五層目を第二セカンダリ層Ｓ２という。
【００８１】
最後に、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された帰還巻線Ｔ３は、第二セカンダリ層Ｓ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターン（一列）巻かれ、第六層目を形成し、ボビン５１０の端子ｐｉｎ４（巻き終わり端子）に巻かれる。この第六層目を帰還巻線層Ｄという。
【００８２】
つまり、１次巻線Ｔ１、第一の２次巻線Ｔ２ａ、第二の２次巻線Ｔ２ｂ、帰還巻線Ｔ３は、ボビン５１０の芯部５１２に巻かれ、芯部５１２から順に、第三セカンダリ層Ｓ３、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄが形成される。
【００８３】
なお、第三セカンダリ層Ｓ３、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Ｚを有している。また、トランス５００は、帰還巻線Ｄの外周にも絶縁テープが巻かれ、絶縁層Ｚｏを有している。
【００８４】
第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）について注目すると、第三セカンダリ層Ｓ１は巻線が１列巻きで、第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）は巻線が２列巻きで形成する。また、第三セカンダリ層Ｓ３を形成する第一の２次巻線Ｔ２ａは、第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）を形成する第二の２次巻線Ｔ２ｂの線径のほぼ半分である。したがって、第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）のターン数は同じとなる。
【００８５】
なお、二次巻線Ｔ２ａ、Ｔ２ｂに流れる電流は各セカンダリ層Ｓ１〜Ｓ３に分配されるため、巻線の線径を第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）で変えても問題はない。
【００８６】
また、実施の形態１の図５のトランス５００と比較すると、第三セカンダリ層Ｓ３が１層増えている。これは、各プライマリ層Ｐ１、Ｐ２と各セカンダリ層Ｓ１〜Ｓ３はできるだけ接触する面積の多い方が伝達性に優れるので、１次巻線Ｔ１と２次巻線Ｔ２ａ、Ｔ２ｂの結合がよいことから、分割した巻線層を増やした方が好ましい。しかしながら、分割した巻線層の数を増やせば増やすほど、トランス５００ｃの形状が大きくなるため、各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１〜Ｓ３の合計は５層ほどが好ましい。
【００８７】
実施の形態５．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態１と同様な構成については同符号を付して適宜説明を省略し、実施の形態１と異なるトランスの形状について説明する。
【００８８】
図１３は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。
トランス５００ｄは、帰還巻線層Ｄをボビン５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ１を有する。帰還巻線層Ｄと第二セカンダリ層Ｓ２は接触面積を大きくするほど、２次巻線Ｔ２の電力を帰還巻線Ｔ３に伝達し易くなるが、一次巻線Ｔ１と二次巻線Ｔ２の結合をよくすれば、結果、帰還巻線Ｔ３も好ましい電圧が発生するので、帰還巻線Ｔ３と鍔部５１１ａ、５１１ｂとの間に空隙ｄ１があっても構わない。
【００８９】
実施の形態６．
本実施の形態は、実施の形態５のトランスの変形例である。
本実施の形態において、実施の形態５と同様な構成については同符号を付して適宜説明を省略し、実施の形態５と異なるトランスの形状について説明する。
【００９０】
図１４は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。
トランス５００ｅは、帰還巻線Ｄ層をボビン５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ１を有する。
【００９１】
また、トランス５００ｅは、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２、第一セカンダリ層Ｓ１、第二セカンダリ層Ｓ２をボビンの５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ２を有する。
【００９２】
この空隙ｄ１、ｄ２は、各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１、Ｓ２、帰還巻線層Ｄと、ボビン５１０の鍔部５１１ａ、５１１ｂで絶縁距離を所定値確保するためにある。
【００９３】
各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１、Ｓ２、帰還巻線層Ｄの接触面積を増やすことで結合はよくなるが、空隙ｄ１、ｄ２があっても構わない。このとき、各層で空隙ｄ１、ｄ２を備えつつ、巻線は隙間なく密着させて巻くことで、次の列の巻線や、次の層の巻線が巻き易くなり、容易に接触面積を大きくすることができ、結合をよくすることができる。
【符号の説明】
【００９４】
１０００ 照明器具、１００ 本体、２００ スイッチング電源装置（電源装置）、２１０ 交直変換回路、２２０ 直流電源回路、２２１ 電流制限回路、２２２ 制御電源回路、２２３ スイッチング制御検出回路、２２４ スナバ回路、２３０ 起動回路、３００ ＬＥＤモジュール、３１０ 発光ダイオード（ＬＥＤ）、３２０ ＬＥＤ基板、３３０ 取付部、４００ 器具カバー、５００、５００ａ〜５００ｅ トランス、５１０ ボビン、５１１ａ、５１１ｂ 鍔部、５１２ 芯部、５２０ コア、５２１ 外郭コア、５２２ センタコア、ＤＢ 整流回路、Ｃ１ コンデンサ、Ｄ１ ダイオード、Ｃ１０ 電解コンデンサ、Ｒ１０ 検出抵抗、Ｑ１ ＭＯＳ−ＦＥＴ、ＩＣ 制御回路、Ｄ１ ダイオード、Ｃ２ 制御用コンデンサ、Ｄ２ ダイオード、Ｄ３ 回生ダイオード、Ｒ３ 抵抗、Ｃ３ コンデンサ、Ｒ１ 起動抵抗、ＡＣ 交流電源、Ｖｃｃ 制御電源、Ｔ１ １次巻線、Ｔ２、Ｔ２ａ、Ｔ２ｂ ２次巻線、Ｔ３ 帰還巻線。
【技術分野】
【０００１】
この発明は、例えば、発光ダイオード（以下「ＬＥＤ」と呼ぶ。）または有機エレクトロルミネッセンス（以下「有機ＥＬ」と呼ぶ。）を点灯する照明器具に関するものである。
【背景技術】
【０００２】
近年の照明器具における無駄な明かりの削減は、省エネ、省電力において重要である。このことから、発光ダイオード（以下ＬＥＤ）は、省エネ性に優れたＬＥＤを点灯制御する点灯装置に着目されている。
【０００３】
スイッチング電源装置に使用するトランスの漏れ磁束を低減する技術が見出されている（例えば、特許文献１参照。）。
【０００４】
この特許文献１によれば、漏れ磁束低減によりＬＥＤを効率よく点灯制御することができ、更なる省エネを促すことができるのである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６３１５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、１次巻線と２次巻線の間に帰還巻線を有するため、１次巻線と２次巻線の結合が弱くなっていた。
【０００７】
また、２次巻線の巻き数を増やしてインダクタのＬ値を大きくする場合、１次巻線と２次巻線の結合が弱くなる恐れがあった。
【課題を解決するための手段】
【０００８】
この発明に関する電源装置のトランスは、センタコアと、このセンタコアに対して１次巻線が１列または２列巻かれる第一プライマリ層と、この第一プライマリ層に対して２次巻線が２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた１次巻線が延長されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、第一セカンダリ層に巻かれた２次巻線が延長されて、さらに１列または２列巻かれる第二セカンダリ層と、を有する。
【発明の効果】
【０００９】
この発明にかかる電源装置によれば、トランスの１次巻線と２次巻線を効率よく巻くことにより、漏れ磁束を低減し、トランスの損失及び電源装置内の回路の損失を少なくすることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１の照明器具を示す斜視図である。
【図２】図１の照明器具のＡ−Ａ断面を示す断面図である。
【図３】図２の電源装置の回路を示す回路図である。
【図４】実施の形態１のトランスを示す斜視図である。
【図５】図４のトランスのＢ−Ｂ断面を示す断面図である。
【図６】図５のトランスの巻線の状態を示す断面図である。
【図７】図３の電源装置のＭＯＳ−ＦＥＴに流れる電流及びＭＯＳ−ＦＥＴにかかる電圧を示す波形図である。
【図８】実施の形態２のトランスの巻線と接続する端子との関係を示す概略図である。
【図９】実施の形態３のトランスの巻線と接続する端子との関係を示す概略図である。
【図１０】実施の形態４のトランスの断面を示す断面図である。
【図１１】図１０のトランスの巻線の状態を示す断面図である。
【図１２】図１１のトランスの巻線と接続する端子との関係を示す概略図である。
【図１３】実施の形態５のトランスの巻線の状態を示す断面図である。
【図１４】実施の形態６のトランスの巻線の状態を示す断面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、本実施の形態の照明器具の斜視図であり、図２は、図１の照明器具のＡ−Ａ断面を示す断面図である。
【００１２】
照明器具１０００は、本体１００と、この本体１００に取り付けられるスイッチング電源装置２００（以下、単に電源装置２００ともいう。）と、本体１００に取り付けられるＬＥＤモジュール３００と、本体１００に取り付けられ、電源装置２００とＬＥＤモジュール３００を覆う器具カバー４００を備える。
【００１３】
ＬＥＤモジュール３００は、電源装置２００に電気的に接続され、スイッチング電源装置２００から供給される電力によって点灯する。
このＬＥＤモジュール３００は、１０個の発光ダイオード３１０（以下、ＬＥＤ３１０ともいう。）と、このＬＥＤ３１０が実装されるＬＥＤ基板３２０と、このＬＥＤ基板３２０を本体１００に固定する２つの取付部３３０を備える。
【００１４】
この実施の形態におけるＬＥＤモジュール３００は、１０個のＬＥＤ３１０がＬＥＤ基板３２０に実装される場合について説明するが、ＬＥＤ３１０の個数は、９個以下であってもよいし、１１個以上であってもよい。
【００１５】
図３は、図２のスイッチング電源装置の回路構成を示す回路図である。
【００１６】
電源装置２００は、入力される交流電源ＡＣを直流電圧に変換する交直変換回路２１０と、この交直変換回路２１０に接続され、接続されるＬＥＤモジュール３００に定電流を供給する直流電源回路２２０と、この直流電源回路２２０を起動させる起動回路２３０を備える。
【００１７】
交直変換回路２１０は、交流電源ＡＣを脈流の整流電圧に変換する整流回路ＤＢと、この整流回路ＤＢが変換した整流電圧を平滑するコンデンサＣ１を備える。
【００１８】
直流電源回路２２０は、いわゆるフライバック方式の定電流回路であって、１次巻線Ｔ１と２次巻線Ｔ２と帰還巻線Ｔ３を有し、１次巻線Ｔ１の一端側が交直変換回路２１０に接続されるトランス５００と、このトランス５００の２次巻線Ｔ２の一端側にアノード端子が接続されるダイオードＤ１０と、このダイオードＤ１０のカソード端子に正極が接続される電解コンデンサＣ１０（以下、平滑コンデンサＣ１０ともいう。）と、この平滑コンデンサＣ１０にＬＥＤモジュール３００を介して接続され、このＬＥＤモジュール３００に流れるＬＥＤ電流を検出する検出抵抗Ｒ１０と、トランス５００の１次巻線Ｔ１の他端側に接続されるＭＯＳ−ＦＥＴ Ｑ１（以下、スイッチング素子Ｑ１ともいう。）と、このＭＯＳ−ＦＥＴ Ｑ１のオン／オフを制御する制御回路ＩＣと、トランス５００の帰還巻線Ｔ３の一端側に接続される電流制限回路２２１と、この電流制限回路２２１に接続され、制御回路ＩＣの制御電源Ｖｃｃ（以下、制御電圧Ｖｃｃともいう。）を生成する制御電源回路２２２と、電流制限回路２２１に接続され、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングすることによってトランス５００に出力される電圧値などの情報を制御回路ＩＣに伝達するスイッチング制御検出回路２２３と、１次巻線Ｔ１の両端に接続され、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生するスイッチングノイズを吸収するスナバ回路２２４と、を備える。
【００１９】
トランス５００は、ＭＯＳ−ＦＥＴ Ｑ１がオンのとき、１次巻線Ｔ１に電流が流れてコア５２０が磁化され、ＭＯＳ−ＦＥＴ Ｑ１がオフのとき、１次巻線Ｔ１に電流が流れなくなり、磁化されたコア５２０のエネルギーに相当する電圧が２次巻線Ｔ２に発生する。２次巻線Ｔ２に発生する電圧は、ダイオードＤ１０を介して電解コンデンサＣ１０で平滑され、ＬＥＤモジュール３００に電流が流れる。
また、２次巻線Ｔ２に発生する電圧（２次電圧）に相当する電圧（２次巻線Ｔ２と帰還巻線Ｔ３の巻数比に応じた電圧）が、帰還巻線Ｔ３に発生する。したがって、帰還巻線Ｔ３に発生する電圧に基づいて、制御回路ＩＣは、ＭＯＳ−ＦＥＴ Ｑ１がオンやオフするタイミングを検出することができる。
【００２０】
なお、図３に示すトランス５００には、１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３のぞれぞれの巻き始め、巻き終わりが接続される端子の番号（ｐｉｎ１、ｐｉｎ３〜ｐｉｎ５、ｐｉｎ７、ｐｉｎ９）を示すが、説明の便宜上示すものであり、接続される端子の順番を規定するものではない。このトランス５００の構造については、後述する。
【００２１】
電流制限回路２２１は、抵抗Ｒ２からなる。この抵抗Ｒ２は、帰還巻線Ｔ３から制御電源回路２２２およびスイッチング制御検出回路２２３に瞬時的に流れ込む電流を制限（抑制）するものである。
【００２２】
制御電源回路２２２は、トランス５００の帰還巻線Ｔ３に接続されるダイオードＤ１と、このダイオードＤ１のカソードに接続される制御用コンデンサＣ２を備える。
【００２３】
スイッチング制御検出回路２２３は、電流制限回路２２１を介して、トランス５００の帰還巻線Ｔ３に接続されるダイオードＤ２を備える。このダイオードＤ２は、アノード側が電流制限回路２２１に接続し、カソード側が制御回路ＩＣに接続する。
【００２４】
スナバ回路２２４は、カソード側がＭＯＳ−ＦＥＴ Ｑ１のドレイン端子（トランス５００の１次巻線Ｔ１の一端側）に接続される回生ダイオードＤ３と、この回生ダイオードＤ３のアノード側と１次巻線Ｔ１の他端側に接続される抵抗Ｒ３と、トランス５００の１次巻線Ｔ１の両端に接続されるコンデンサＣ３と、を備える。
【００２５】
スナバ回路２２４は、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生するスパイク状のノイズなどを吸収する。
【００２６】
制御回路ＩＣは、起動回路２３０から起動電源を受けて起動し、起動後は制御電源回路２２２からの制御電源Ｖｃｃにより動作して、スイッチング制御検出回路２２３の信号に基づいて、ＭＯＳ−ＦＥＴ Ｑ１のスイッチング（オン／オフ）を制御する。
【００２７】
起動回路２３０は、起動抵抗Ｒ１からなり、この起動抵抗Ｒ１は、整流回路ＤＢと制御回路ＩＣの電源端子部に接続される。起動抵抗Ｒ１は、交流電源ＡＣが入力され、帰還巻線Ｔ３（制御電源回路２２２）から安定的に制御回路ＩＣへ電源供給されるまでの間、制御回路ＩＣを起動させる。
【００２８】
次に、トランス５００の構造について説明する。
図４は、図３のトランスの構造を示す斜視図であり、図５は、図４のトランスのＢ−Ｂ断面の概略を示す概略断面図であり、図６は、図５のトランスの各巻線の状態を示す断面図である。
【００２９】
トランス５００は、ボビン５１０と、このボビン５１０の上下方向から挿入される２つのコア５２０と、ボビン５１０の芯部５１２に巻かれる１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３を有する。
【００３０】
ボビン５１０は、上下に設けられる鍔部５１１ａ、５１１ｂと、この上下の鍔部５１１ａ、５１１ｂを連結する芯部５１２を有し、断面形状が「工」字状をなしている。
鍔部５１１ｂは、１０本の端子ｐｉｎ１〜端子ｐｉｎ１０（以下、端子ｐｉｎ１〜端子ｐｉｎ１０をまとめて、単に端子ｐｉｎという場合がある。）を有しており、この端子ｐｉｎは、電源装置２００の基板（図示しない）に半田付けされる。
【００３１】
なお、この端子ｐｉｎは必ずしも１０本備えているわけではなく、端子間の絶縁距離を保つためや、電源装置２００の基板への誤挿入防止などの目的で、一部の端子を備えていない歯抜け状態である場合がある。
【００３２】
また、鍔部５１１ｂに備える端子ｐｉｎの数は、本実施の形態では１０本の場合について説明するが、１１本以上であってもよいし、９本以下であっても構わない。
【００３３】
コア５２０は、側面形状がＥ型をなしており、外郭コア５２１と、この外郭コア５２１の中心に設けられるセンタコア５２２からなる。このセンタコア５２２は、円筒形状をなし、ボビン５１０の芯部５１２にはめ込まれる。なお、図示しないが、２つのコア５２０がボビン５１０に取り付けられたとき、ギャップ（センタギャップともいう。）が存在する場合がある。
【００３４】
次に、トランス５００（ボビン５１０の芯部５１２）に巻かれる１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３について説明する。
【００３５】
ボビン５１０の端子ｐｉｎ１（巻き始め端子）に接続された１次巻線Ｔ１は、まず、ボビン５１０の芯部５１２（センタコア５２２）に、鍔部５１１ａから鍔部５１１ｂまで１５ターンを一列として巻かれ、この列が２列重ねられて第一層目を形成する。この第一層目を第一プライマリ層Ｐ１という。なお、説明の便宜上、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで巻線が巻かれ、この巻かれた巻線が芯部５１２に対して上下に重なるように２列整列に巻いた状態を２列巻きといい、上下に重ならないように１列整列に巻いた状態を１列巻きという場合がある。
【００３６】
次に、第一プライマリ層Ｐ１に重なるように、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された２次巻線Ｔ２は、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として、２列巻きされ第二層目を形成する。この第二層目を第一セカンダリ層Ｓ１という。
【００３７】
さらに、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が、第一セカンダリ層Ｓ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１５ターンを一列として、２列巻きされ第三層目を形成し、ボビン５１０の端子ｐｉｎ３（巻き終わり端子）に巻かれる。この第三層目を第二プライマリ層Ｐ２という。
【００３８】
さらに、第一セカンダリ層Ｓ１に巻かれた２次巻線Ｔ２が、第二プライマリ層Ｐ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として、２列巻きされ第四層目を形成し、ボビン５１０の端子ｐｉｎ９（巻き終わり端子）に巻かれる。この第四層目を第二セカンダリ層Ｓ２という。
【００３９】
最後に、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された帰還巻線Ｔ３は、第二セカンダリ層Ｓ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターン（一列）巻かれ、第五層目を形成し、ボビン５１０の端子ｐｉｎ４（巻き終わり端子）に巻かれる。この第五層目を帰還巻線層Ｄという。
【００４０】
つまり、１次巻線Ｔ１、２次巻線Ｔ２、帰還巻線Ｔ３は、ボビン５１０の芯部５１２に巻かれ、芯部５１２から順に、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄが形成される。
【００４１】
このようにして、１次巻線Ｔ１は、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２に分割して巻線層を形成し、２次巻線Ｔ２は、第一セカンダリ層Ｓ１と第二セカンダリ層Ｓ２に分割して巻線層を形成する。
【００４２】
このとき、１列巻き、２列巻きは、それぞれボビン５１０の鍔部５１１ａから鍔部５１１ｂまで巻いた状態とし、１列巻き、２列巻きした巻き上がった状態は、ほぼフラットにする。
【００４３】
また、２列巻きした巻線は、１列目の巻き数と、２列目の巻き数を同じとしている。このように、２列巻きした巻線の１列目と２列目の巻き数を同じにすることで、２列巻きしたときの巻き上がり状態をほぼフラットにできる。このように、１列巻き、２列巻きの巻き上がりをほぼフラットにすることで、各層が接する接触面積を大きくすることができる。
【００４４】
なお、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Ｚを有している。また、トランス５００は、帰還巻線Ｄの外周にも絶縁テープが巻かれ、絶縁層Ｚｏを有している。この絶縁層Ｚ、Ｚｏは、各層間の絶縁を保つためであるが、用いる絶縁テープの厚みを薄くして、絶縁層Ｚ、Ｚｏの厚みを極力薄くすると各層の結合をよくすることができる。
【００４５】
次に、第一セカンダリ層Ｓ１について注目すると、第一セカンダリＳ１層は巻線が２列あり、内側の列は第一プライマリ層Ｐ１と、外側の列は第二プライマリ層Ｐ２と、絶縁テープ（絶縁層Ｚ）を介して、近接する。トランス５００の構造として、１次側に発生する磁界を利用して２次側に伝達するものであるから、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２と第一セカンダリ層Ｓ１はできるだけ接触する面積の多い方が伝達性に優れ、１次巻線Ｔ１と２次巻線Ｔ２の結合がよい。したがって、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２に挟まれる第一セカンダリ層Ｓ１は、巻線を２列巻きにするほうがよい。例えば、第一セカンダリ層Ｓ１の巻線を３列巻きにした場合、真ん中に配列される巻線は、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２のいずれの層に近接しないため、結合が悪くなる。一方、第一セカンダリ層Ｓ１の巻線を１列巻きにすると、電源装置２００の回路動作上の必要なターン数を巻くためにトランス５００の外形が大きくなるので、第一セカンダリ層Ｓ１の巻線は２列巻きが好ましい。
【００４６】
このように、１列巻き、２列巻きの巻き上がりをほぼフラットにして、各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）が接する接触面積を大きくするとともに、第一セカンダリ層Ｓ１の巻線を第一プライマリ層Ｐ１、第二プライマリ層Ｐ２に近接させることにより、より１次側から２次側へ電力を伝達する伝達効率を高めることができ、トランス５００による電力ロスを低減できる。
【００４７】
また、第二プライマリ層Ｐ２についても、第一セカンダリ層Ｓ１と同様に、２列巻きであることが好ましい。
【００４８】
次に、本実施の形態におけるトランス５００を用いるときの電力損失について、検討する。
例えば、従来のトランスの１次側のインダクタが１ｍＨである場合、１次巻線、２次巻線の２分割にすると、漏れインダクタが３０μＨであった。同じくトランス５００の１次側のインダクタが１ｍＨである場合、１次巻線Ｔ１、２次巻線Ｔ２をそれぞれ２つに分割して、かつ各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）を２列巻きにすると、漏れインダクタが１０μＨとなることが、実験により確認された。したがって、漏れインダクタが３％であったものが、１％に減少するので、トランス５００の消費電力が、例えば、０．５Ｗであったものが、０．４８Ｗまで改善される。
【００４９】
また、トランス５００の漏れインダクタの影響によって、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングしたとき、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子にかかる電圧が０から立ち上がった際に振動波形が発生する。この振動波形について説明する。
【００５０】
図７は、ＭＯＳ−ＦＥＴ Ｑ１に流れるドレイン電流波形（破線部）と、ＭＯＳ−ＦＥＴ Ｑ１にかかるドレイン電圧波形（実線部）を示すものである。
【００５１】
ＭＯＳ−ＦＥＴ Ｑ１がオン（ｔｏｎ）のとき、オン時から次第に電流が多くなるように、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子−ソース端子間にドレイン電流が流れ、ＭＯＳ−ＦＥＴ Ｑ１がオフ（ｔｏｆｆ）のとき、ＭＯＳ−ＦＥＴ Ｑ１にドレイン電流が流れなくなり、ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子にドレイン電圧が印加される。
【００５２】
このドレイン電圧は、ＭＯＳ−ＦＥＴ Ｑ１がオフ時に、トランス５００の２次巻線Ｔ２側に発生する２次電圧に対応する１次巻線Ｔ１側に発生するフライバック分の電圧ＶＦＢと、コンデンサＣ１の出力電圧ＶＤＣを加算した電圧である。
【００５３】
ＭＯＳ−ＦＥＴ Ｑ１がオフに切り替わったとき、瞬時的に高いドレイン電圧（コンデンサＣ１の出力電圧ＶＤＣに、フライバック分の電圧ＶＦＢを加算し、さらに、１次巻線の両端電圧である漏れ磁束分の電圧ＶＲを加算した電圧）が発生し、その瞬時的な高いドレイン電圧の振幅が徐々に小さくなるように所定時間（ｔｆｏ）振動し、コンデンサＣ１の出力電圧ＶＤＣにフライバック分の電圧ＶＦＢが加算されたドレイン電圧に落ち着く。
【００５４】
ＭＯＳ−ＦＥＴ Ｑ１がオンからオフに切り替わるとき、理論的には、オンからオフになった瞬間に、ＭＯＳ−ＦＥＴ Ｑ１に流れるドレイン電流が遮断され、ＭＯＳ−ＦＥＴ Ｑ１にかかるドレイン電圧が発生するが、実際には、ＭＯＳ−ＦＥＴ Ｑ１がオンからオフになるとき、瞬間的にはＭＯＳ−ＦＥＴ Ｑ１にドレイン電流が流れているときに、ＭＯＳ−ＦＥＴ Ｑ１にドレイン電圧がかかるタイミングが発生する。このとき、ＭＯＳ−ＦＥＴ Ｑ１には、ドレイン電流とドレイン電圧を掛け合わせた電力が発生する。この発生した電力は熱として消費されるため、電力損失に繋がっている。したがって、ドレイン電圧に発生する振動電圧のピークが高くなるほど、ＭＯＳ−ＦＥＴ Ｑ１の電力損失が高くなる。しかしながら、トランス５００の１次巻線Ｔ１と、２次巻線Ｔ２をそれぞれ２つに分割して交互に巻線層を構成することによって、漏れ磁束を小さくでき、ＭＯＳ−ＦＥＴ Ｑ１に発生するドレイン電圧の振動（ピーク電圧）を抑えることができるので、ＭＯＳ−ＦＥＴ Ｑ１での電力損失を少なくすることができる。
【００５５】
この振動波形は、ＭＯＳ−ＦＥＴ Ｑ１のほか、他のスイッチング素子（例えば、ダイオードＤ１、Ｄ３）、コイルやコンデンサ（例えば、コンデンサＣ３）に印加される電圧にも影響を与え、振動波形が大きくなると、各素子での電力損失が大きくなる。
したがって、トランス５００の漏れインダクタを低減させることができると、ＭＯＳ−ＦＥＴ Ｑ１がスイッチングするときに発生する振動波形も小さくでき、各素子での電力ロスを抑えることができるので、電源装置２００全体の回路効率も向上することができる。
【００５６】
なお、本実施の形態の直流電源回路２２０は、フライバック方式である場合について説明したが、直流電源回路２２０は、フォワード方式などの他の方式であっても構わない。
【００５７】
また、本実施の形態では、トランス５００の１次巻線Ｔ１と２次巻線Ｔ２をそれぞれ２つに分割して、各層を形成する場合について説明したが、１次巻線Ｔ１と２次巻線Ｔ２を３つ以上に分割して、各層を形成しても構わない。
【００５８】
なお、効率面を考慮すると、理論的には１次巻線Ｔ１と２次巻線Ｔ２の各層を１列巻きにするのが望ましい場合があるが、層数が増加するので、製造が難しく、製造効率が劣り、製造コストがかかる。
【００５９】
したがって、１次巻線Ｔ１と２次巻線Ｔ２の各層（第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２）の巻数を２列巻きにすることによって、１次巻線Ｔ１と２次巻線Ｔ２の各層を１列巻きにするときとほぼ同等の効率性能を得ることができるとともに、層数（Ｐ１、Ｐ２、Ｓ１、Ｓ２）の増加を抑えることができ、製造効率が向上し、製造コストを抑えることができる。
【００６０】
なお、本実施の形態では、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２の（一次巻線Ｔ１）の巻き数を１５ターンとしたが、１５ターン以外（１５ターン未満、１５ターン超え）であっても構わない。
【００６１】
また、本実施の形態では、第一セカンダリ層Ｓ１、第二セカンダリ層Ｓ２の巻線（二次巻線Ｔ２）の巻き数を１４ターンとしたが、１４ターン以外（１４ターン未満、１４ターン超え）であっても構わない。
【００６２】
また、ボビン５１０の幅（鍔部５１１ａ〜鍔部５１１ｂまでの幅）いっぱいに巻線を均等に巻くことができるため、特別な設備がなくとも容易に巻線を巻くことが可能で理想的なトランス５００とすることができる。
【００６３】
なお、本実施の形態では、特に漏れインダクタンスが小さくなるので、センタコア５２２の形状が円筒形状である場合を説明したが、角柱形状などのいずれの形状であっても構わない。
【００６４】
また、本実施の形態では、トランス５００は２つのＥ型のコア５２０からなる場合について説明したが、Ｅ型のコアとＩ型のコアの組み合わせであっても構わない。
【００６５】
実施の形態２．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、実施の形態１と同じ構成については説明を省略し、実施の形態１と異なるトランスの構成について説明する。
【００６６】
図８は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。
実施の形態１では、トランス５００の１次巻線Ｔ１が端子ｐｉｎ１から端子ｐｉｎ３に巻かれ、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を構成する場合について説明した。
【００６７】
この実施の形態のトランス５００ａは、１次巻線Ｔ１が端子ｐｉｎ１から端子ｐｉｎ２に巻かれて、第一プライマリ層Ｐ１を構成し、さらに１次巻線Ｔ１が端子ｐｉｎ２から端子ｐｉｎ３に巻かれて、第二プライマリ層Ｐ２を構成している。
【００６８】
このように、１次巻線Ｔ１を端子ｐｉｎ２に巻きつけて、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を巻くようにすると、実施の形態１と同様の効果を得ながら、さらに、トランス５００ａの製造が容易になる。
【００６９】
実施の形態３．
本実施の形態は、実施の形態２のトランスの変形例である。
本実施の形態において、実施の形態２と同じ構成については説明を省略し、実施の形態２と異なるトランスの構成について説明する。
【００７０】
図９は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。
トランス５００ｂは、２次巻線Ｔ２が端子ｐｉｎ７から端子ｐｉｎ８に巻かれて、第一セカンダリ層Ｓ１を構成し、さらに２次巻線Ｔ２が端子ｐｉｎ８から端子ｐｉｎ９に巻かれて、第二セカンダリ層Ｓ２を構成している。
【００７１】
このように、２次巻線Ｔ２を端子ｐｉｎ８に巻きつけて、第一セカンダリ層Ｓ１と第二セカンダリ層Ｓ２を巻くようにすると、実施の形態２と同様の効果を得ながら、さらに、トランス５００ｂの製造が容易になる。
【００７２】
なお、１次巻線Ｔ１の巻き方を実施の形態１の図３のトランス５００と同様に、端子ｐｉｎ１から端子ｐｉｎ３に巻いて、第一プライマリ層Ｐ１と第二プライマリ層Ｐ２を構成するようにしても構わない。
【００７３】
実施の形態４．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態１と同様な構成については同符号を付して適宜説明を省略し、実施の形態１と異なるトランスの形状について説明する。
【００７４】
図１０は、本実施の形態のトランスの概略を示す概略断面図であり、図１１は、図１０のトランスに巻線が巻かれた状態を示す断面図であり、図１２は、図１０のトランスの巻線と接続する端子との関係を示す概略図である。
【００７５】
トランス５００ｃは、ボビン５１０と、このボビン５１０の上下方向から挿入される２つのＥ型のコア５２０と、ボビン５１０の芯部５１２に巻かれる１次巻線Ｔ１、第一の２次巻線Ｔ２ａ、この第一の２次巻線Ｔ２ａの線径のほぼ二倍の線径の第二の２次巻線Ｔ２ｂ、帰還巻線Ｔ３を有する。
【００７６】
ボビン５１０の端子ｐｉｎ７（巻き始め端子）に接続された第一の２次巻線Ｔ２ａは、まず、ボビン５１０の芯部５１２に、鍔部５１１ａから鍔部５１１ｂまで２０ターンの一列が巻かれて、端子ｐｉｎ８に接続され、第一層目を形成する。この第一層目を第三セカンダリ層Ｓ３という。
【００７７】
次に、第三セカンダリ層Ｓ３に重なるように、ボビン５１０の端子ｐｉｎ１（巻き始め端子）に接続された１次巻線Ｔ１は、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを一列として巻かれ、この列が２列重ねられて、第二層目を形成する。この第二層目を第一プライマリ層Ｐ１という。
【００７８】
さらに、ボビン５１０の端子ｐｉｎ８に接続される第二の２次巻線Ｔ２ｂは、第一プライマリ層Ｐ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターンを一列として、この列が２列巻かれ、第三層目を形成する。この第三層目を第一セカンダリ層Ｓ１という。
【００７９】
さらに、第一プライマリ層Ｐ１に巻かれた１次巻線Ｔ１が、第一セカンダリ層Ｓ１に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１４ターンを１列として、２列巻きされて第三層目を形成し、ボビン５１０の端子ｐｉｎ３（巻き終わり端子）に巻かれる。この第四層目を第二プライマリ層Ｐ２という。
【００８０】
さらに、第一セカンダリ層Ｓ１に巻かれた第二の２次巻線Ｔ２ｂが、第二プライマリ層Ｐ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターンを一列として、２列巻かれて第五層目を形成し、ボビン５１０の端子ｐｉｎ９（巻き終わり端子）に巻かれる。この第五層目を第二セカンダリ層Ｓ２という。
【００８１】
最後に、ボビン５１０の端子ｐｉｎ５（巻き始め端子）に接続された帰還巻線Ｔ３は、第二セカンダリ層Ｓ２に重なるように、ボビン５１０の鍔部５１１ａから鍔部５１１ｂまで１０ターン（一列）巻かれ、第六層目を形成し、ボビン５１０の端子ｐｉｎ４（巻き終わり端子）に巻かれる。この第六層目を帰還巻線層Ｄという。
【００８２】
つまり、１次巻線Ｔ１、第一の２次巻線Ｔ２ａ、第二の２次巻線Ｔ２ｂ、帰還巻線Ｔ３は、ボビン５１０の芯部５１２に巻かれ、芯部５１２から順に、第三セカンダリ層Ｓ３、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄが形成される。
【００８３】
なお、第三セカンダリ層Ｓ３、第一プライマリ層Ｐ１、第一セカンダリ層Ｓ１、第二プライマリ層Ｐ２、第二セカンダリ層Ｓ２、帰還巻線層Ｄの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Ｚを有している。また、トランス５００は、帰還巻線Ｄの外周にも絶縁テープが巻かれ、絶縁層Ｚｏを有している。
【００８４】
第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）について注目すると、第三セカンダリ層Ｓ１は巻線が１列巻きで、第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）は巻線が２列巻きで形成する。また、第三セカンダリ層Ｓ３を形成する第一の２次巻線Ｔ２ａは、第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）を形成する第二の２次巻線Ｔ２ｂの線径のほぼ半分である。したがって、第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）のターン数は同じとなる。
【００８５】
なお、二次巻線Ｔ２ａ、Ｔ２ｂに流れる電流は各セカンダリ層Ｓ１〜Ｓ３に分配されるため、巻線の線径を第三セカンダリ層Ｓ３と第一セカンダリ層Ｓ１（第二セカンダリ層Ｓ２）で変えても問題はない。
【００８６】
また、実施の形態１の図５のトランス５００と比較すると、第三セカンダリ層Ｓ３が１層増えている。これは、各プライマリ層Ｐ１、Ｐ２と各セカンダリ層Ｓ１〜Ｓ３はできるだけ接触する面積の多い方が伝達性に優れるので、１次巻線Ｔ１と２次巻線Ｔ２ａ、Ｔ２ｂの結合がよいことから、分割した巻線層を増やした方が好ましい。しかしながら、分割した巻線層の数を増やせば増やすほど、トランス５００ｃの形状が大きくなるため、各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１〜Ｓ３の合計は５層ほどが好ましい。
【００８７】
実施の形態５．
本実施の形態は、実施の形態１のトランスの変形例である。
本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態１と同様な構成については同符号を付して適宜説明を省略し、実施の形態１と異なるトランスの形状について説明する。
【００８８】
図１３は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。
トランス５００ｄは、帰還巻線層Ｄをボビン５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ１を有する。帰還巻線層Ｄと第二セカンダリ層Ｓ２は接触面積を大きくするほど、２次巻線Ｔ２の電力を帰還巻線Ｔ３に伝達し易くなるが、一次巻線Ｔ１と二次巻線Ｔ２の結合をよくすれば、結果、帰還巻線Ｔ３も好ましい電圧が発生するので、帰還巻線Ｔ３と鍔部５１１ａ、５１１ｂとの間に空隙ｄ１があっても構わない。
【００８９】
実施の形態６．
本実施の形態は、実施の形態５のトランスの変形例である。
本実施の形態において、実施の形態５と同様な構成については同符号を付して適宜説明を省略し、実施の形態５と異なるトランスの形状について説明する。
【００９０】
図１４は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。
トランス５００ｅは、帰還巻線Ｄ層をボビン５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ１を有する。
【００９１】
また、トランス５００ｅは、第一プライマリ層Ｐ１、第二プライマリ層Ｐ２、第一セカンダリ層Ｓ１、第二セカンダリ層Ｓ２をボビンの５１０の幅（鍔部５１１ａから鍔部５１１ｂまで）いっぱいに巻かずに、鍔部５１１ａ、５１１ｂとの間に空隙ｄ２を有する。
【００９２】
この空隙ｄ１、ｄ２は、各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１、Ｓ２、帰還巻線層Ｄと、ボビン５１０の鍔部５１１ａ、５１１ｂで絶縁距離を所定値確保するためにある。
【００９３】
各プライマリ層Ｐ１、Ｐ２、各セカンダリ層Ｓ１、Ｓ２、帰還巻線層Ｄの接触面積を増やすことで結合はよくなるが、空隙ｄ１、ｄ２があっても構わない。このとき、各層で空隙ｄ１、ｄ２を備えつつ、巻線は隙間なく密着させて巻くことで、次の列の巻線や、次の層の巻線が巻き易くなり、容易に接触面積を大きくすることができ、結合をよくすることができる。
【符号の説明】
【００９４】
１０００ 照明器具、１００ 本体、２００ スイッチング電源装置（電源装置）、２１０ 交直変換回路、２２０ 直流電源回路、２２１ 電流制限回路、２２２ 制御電源回路、２２３ スイッチング制御検出回路、２２４ スナバ回路、２３０ 起動回路、３００ ＬＥＤモジュール、３１０ 発光ダイオード（ＬＥＤ）、３２０ ＬＥＤ基板、３３０ 取付部、４００ 器具カバー、５００、５００ａ〜５００ｅ トランス、５１０ ボビン、５１１ａ、５１１ｂ 鍔部、５１２ 芯部、５２０ コア、５２１ 外郭コア、５２２ センタコア、ＤＢ 整流回路、Ｃ１ コンデンサ、Ｄ１ ダイオード、Ｃ１０ 電解コンデンサ、Ｒ１０ 検出抵抗、Ｑ１ ＭＯＳ−ＦＥＴ、ＩＣ 制御回路、Ｄ１ ダイオード、Ｃ２ 制御用コンデンサ、Ｄ２ ダイオード、Ｄ３ 回生ダイオード、Ｒ３ 抵抗、Ｃ３ コンデンサ、Ｒ１ 起動抵抗、ＡＣ 交流電源、Ｖｃｃ 制御電源、Ｔ１ １次巻線、Ｔ２、Ｔ２ａ、Ｔ２ｂ ２次巻線、Ｔ３ 帰還巻線。
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線とを有するトランスを用いる電源装置において、
前記トランスは、
センタコアと、このセンタコアに対して前記１次巻線が１列または２列巻かれる第一プライマリ層と、この第一プライマリ層に対して前記２次巻線が２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた前記１次巻線が延長されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記２次巻線が延長されて、さらに１列または２列巻かれる第二セカンダリ層と、
を有することを特徴とする電源装置。
【請求項２】
１次巻線と２次巻線とを有するトランスを用いる電源装置において、
前記トランスは、
センタコアと、このセンタコアに対して前記２次巻線が１列または２列巻かれる第三セカンダリ層と、この第三セカンダリ層に対して前記１次巻線が２列巻かれる第一プライマリ層と、この第一プライマリ層に対して、前記第三セカンダリ層に巻かれた前記２次巻線から延出されて、さらに２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、前記第一プライマリ層に巻かれた前記１次巻線から延出されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記２次巻線から延出されて、さらに１列または２列巻かれる第二セカンダリ層と、
を有することを特徴とする電源装置。
【請求項３】
前記２次巻線は、第一の２次巻線と、この第一の２次巻線の線径に対して２倍の線径の第二の２次巻線を有し、
第三セカンダリ層は、第一の２次巻線が巻かれ、
第一セカンダリ層及び第二セカンダリ層は、第二の２次巻線が巻かれることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記電源装置は、
前記トランスの１次巻線に接続されるスイッチング素子と、
このスイッチング素子のスイッチングを制御する制御部と、を有し、
前記トランスは、前記センタコアに対して最外郭に巻かれ、前記制御部に電源を供給する帰還巻線を有することを特徴とする請求項１〜請求項３のいずれかに記載の電源装置。
【請求項５】
前記トランスは、２つの鍔部を有するボビンを有し、
前記１次巻線及び前記２次巻線は、前記ボビンの前記鍔部まで巻かれることを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項６】
前記トランスは、２つの鍔部を有するボビンを有し、
前記１次巻線及び前記２次巻線は、前記ボビンの前記鍔部に対して所定空間を隔てて巻かれることを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項７】
請求項１〜請求項６のいずれかに記載の電源装置と、
この電源装置が取り付けられるとともに、前記電源装置から給電されるＬＥＤモジュールを収納する本体と、
を備えることを特徴とする照明器具。
【請求項１】
１次巻線と２次巻線とを有するトランスを用いる電源装置において、
前記トランスは、
センタコアと、このセンタコアに対して前記１次巻線が１列または２列巻かれる第一プライマリ層と、この第一プライマリ層に対して前記２次巻線が２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた前記１次巻線が延長されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記２次巻線が延長されて、さらに１列または２列巻かれる第二セカンダリ層と、
を有することを特徴とする電源装置。
【請求項２】
１次巻線と２次巻線とを有するトランスを用いる電源装置において、
前記トランスは、
センタコアと、このセンタコアに対して前記２次巻線が１列または２列巻かれる第三セカンダリ層と、この第三セカンダリ層に対して前記１次巻線が２列巻かれる第一プライマリ層と、この第一プライマリ層に対して、前記第三セカンダリ層に巻かれた前記２次巻線から延出されて、さらに２列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、前記第一プライマリ層に巻かれた前記１次巻線から延出されて、さらに２列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記２次巻線から延出されて、さらに１列または２列巻かれる第二セカンダリ層と、
を有することを特徴とする電源装置。
【請求項３】
前記２次巻線は、第一の２次巻線と、この第一の２次巻線の線径に対して２倍の線径の第二の２次巻線を有し、
第三セカンダリ層は、第一の２次巻線が巻かれ、
第一セカンダリ層及び第二セカンダリ層は、第二の２次巻線が巻かれることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記電源装置は、
前記トランスの１次巻線に接続されるスイッチング素子と、
このスイッチング素子のスイッチングを制御する制御部と、を有し、
前記トランスは、前記センタコアに対して最外郭に巻かれ、前記制御部に電源を供給する帰還巻線を有することを特徴とする請求項１〜請求項３のいずれかに記載の電源装置。
【請求項５】
前記トランスは、２つの鍔部を有するボビンを有し、
前記１次巻線及び前記２次巻線は、前記ボビンの前記鍔部まで巻かれることを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項６】
前記トランスは、２つの鍔部を有するボビンを有し、
前記１次巻線及び前記２次巻線は、前記ボビンの前記鍔部に対して所定空間を隔てて巻かれることを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項７】
請求項１〜請求項６のいずれかに記載の電源装置と、
この電源装置が取り付けられるとともに、前記電源装置から給電されるＬＥＤモジュールを収納する本体と、
を備えることを特徴とする照明器具。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２２７３３１（Ｐ２０１２−２２７３３１Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９３０６０（Ｐ２０１１−９３０６０）
【出願日】平成２３年４月１９日（２０１１．４．１９）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【出願人】（３９００１４５４６）三菱電機照明株式会社 (585)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１９日（２０１１．４．１９）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【出願人】（３９００１４５４６）三菱電機照明株式会社 (585)
【Ｆターム（参考）】
[ Back to top ]