電磁誘導炉のパワーの自動的校正方法及び回路
【課題】本発明は、電磁誘導炉のパワーの自動的校正方法を提供している。
【解決手段】この方法は、１）、電磁誘導炉の動作電流範囲から２つの電流テスト値を抽出し、この２つの電流テスト値及びゼロ電流の場合で電磁誘導炉を稼働させ、この２種類の稼働状態における電流信号の電圧値を検出し、ＣＰＵはこの２グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂとの算式に従って係数ｋ及びインターセプトｂを算出し、係数ｋ及びインターセプトｂを記憶させるステップと、２）、動作する場合に、ＣＰＵは、電流検出収集回路で検出した電流信号の電圧値ｙ(ｉ)と、係数ｋ及びインターセプトｂを用いて、ｉ ＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、電流値を算出し、さらに、電流値と電電圧値とで現在のパワーを算出する。校正プログラムはチップ内に構築され、設定パラメータで校正パラメータを自動的に収集し算出する。
【解決手段】この方法は、１）、電磁誘導炉の動作電流範囲から２つの電流テスト値を抽出し、この２つの電流テスト値及びゼロ電流の場合で電磁誘導炉を稼働させ、この２種類の稼働状態における電流信号の電圧値を検出し、ＣＰＵはこの２グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂとの算式に従って係数ｋ及びインターセプトｂを算出し、係数ｋ及びインターセプトｂを記憶させるステップと、２）、動作する場合に、ＣＰＵは、電流検出収集回路で検出した電流信号の電圧値ｙ(ｉ)と、係数ｋ及びインターセプトｂを用いて、ｉ ＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、電流値を算出し、さらに、電流値と電電圧値とで現在のパワーを算出する。校正プログラムはチップ内に構築され、設定パラメータで校正パラメータを自動的に収集し算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁誘導炉の技術に関し、具体的に、電磁誘導炉のパワーの自動的校正方法及び校正回路に関する。
【背景技術】
【０００２】
通常電磁誘導炉では、電磁誘導炉のパワーの算出に、現在の動作電圧、動作電流を検出して、パワー＝電圧×電流との算式により、現在のパワーを算出することが一般である。
そして、電流サンプリング回路は、一般に、相互感応器又はコンスタンタン線抵抗により電流小信号をサンプリングして電圧信号に変換させ、さらに増幅することにより算出する。このような方式は、その誤差が比較的に大きいため、線型式ｙ＝ｋｘ＋ｂ（ｋ≠０）に基づいて、ポテンショメータを用いて算式における係数ｋが修正されるように調整することが一般であったが、このような方式では、ポテンショメータが増加され、輸送や使用中において、ポテンショメータがいずれも抵抗値がシフトしやすくなって、電磁誘導炉のパワーの誤差が大きくなる。
また、通常電磁誘導炉の製品情報であって、一般に、機体や、包装箱に張り紙形式で製品型番、シリアルナンバー、製造日又はバーコード情報等を表示したが、このような方式は、偽造の難しさが低く、簡単な張り紙の印刷により、包装工程でブランド品の製品を偽造することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、従来の電磁誘導炉の技術に存在する上記ような欠陥を解消するために、電磁誘導炉のパワー校正、リアルタイムなパワー算出、及び制御のニーズを満足するような、電磁誘導炉のパワーの自動的校正方法及びその校正方法を実現する校正回路を提供している。
【課題を解決するための手段】
【０００４】
本発明の電磁誘導炉のパワーの自動的校正方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、１つの電流検出収集回路で前記３種類の稼働状態における電流信号をそれぞれ収集し、その電流検出収集回路の出力電圧値ｙ(ｉ １)、ｙ(ｉ
２)、ｙ(ｉ ０)を記憶し、ＣＰＵは前記３グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋ及びインターセプトｂを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含む。
【０００５】
上記した方法を実現する電磁誘導炉のパワーの自動的校正回路であって、
電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部とを有し、増幅器がこの電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続された電流検出収集回路と；
電圧サンプリング回路及び前記Ａ／Ｄ変換部を有し、この電圧サンプリング回路の出力が前記Ａ／Ｄ変換部の他方の入力端に接続された電圧検出収集回路と；
制御プログラムや、演算プログラム、電流又はパワー校正パラメータを記憶するためのメモリと；
一方の入力端が前記Ａ／Ｄ変換部の出力端に接続され、前記メモリと接続されたＣＰＵと；を備え、
ＣＰＵは、設定電流テスト値と検出した電流信号の電圧値で電流又はパワーの校正パラメータを算出し、前記メモリに記憶し、さらに、その校正パラメータを用いて、現在の電流と現在のパワーを自動的に校正する。
そのうち、前記増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されている。
【０００６】
本発明は、初めに電磁誘導炉のパワーの自動的校正手段を提案し、自動的パワー校正プログラムモジュールをチップ内に構築し、電磁誘導炉を生産する際に、設定パラメータに従って自動的に収集し、パワーや電流校正パラメータを算出し、この校正パラメータをチップに内蔵されたメモリに記録する。さらに、このメモリは、パワーダウンの記憶機能を有している。電磁誘導炉が動作する場合、ＣＰＵは、チップに内蔵されたメモリにおける校正パラメータを読み取って、電流信号を校正し、さらに、ＣＰＵの電磁誘導炉のパワーに対する調整や保護に正しい依拠をを提供するために、電圧信号とで現在のパワー値を算出する。
【発明の効果】
【０００７】
本発明によれば、従来のハードウェアのポテンショメータの校正方式を取り替えすことができ、コストを削減し、製品の信頼性を向上することができる。
そのパワーの自動的校正回路における増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されたため、チップが高度に集積され、周辺アプリケーション回路が簡単であり、生産やメンテナンスの難しさとコストを大きく低下させている。
そのメモリには、電磁誘導炉の製品情報が記憶され、キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させ、情報セキュリティ効果がよく、製品の偽造の難しさを大幅に増加させている。
【図面の簡単な説明】
【０００８】
【図１】本発明の原理のブロック図である。
【図２】その実施例の回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明について、図面を参照して詳しく説明する。
図１及び図２を参照すると、示された電磁誘導炉のパワーの自動的校正回路は、主に、電流検出収集回路と、電圧検出収集回路と、メモリと、デジタル論理制御処理部ＣＰＵとを含んでいる。
電流検出収集回路は、電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部を備え、増幅器は、この電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続されている。そのうち、電流サンプリング回路は、整流ブリッジＢＧ１とＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、抵抗Ｒ８の一方端には増幅器の入力端（即ち、図２におけるＣＨＫ−Ｓ００８チップの１３
Ｐｉｎ）が接続され、増幅器の入力端と出力端（即ち、図２における ＣＨＫ−Ｓ００８チップの１２ Ｐｉｎ）との間には、並列接続された抵抗Ｒ１２と容量Ｃ７の帰還回路が接続され、増幅器の入力端は、容量Ｃ８を介して接地され、コンスタンタン線の抵抗ＲＫ１は、容量Ｃ５と並列接続されている。
【００１０】
電圧検出収集回路は、電圧サンプリング回路と前記Ａ／Ｄ変換部とを備え、電圧サンプリング回路の出力はＡ／Ｄ変換部の他方の入力端に接続されている。そのうち、電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、上記整流ブリッジＢＧ１の２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端（即ち、図２におけるＣＨＫ−Ｓ００８チップの７
Ｐｉｎ）へ電圧信号を出力する。
デジタル論理制御処理部ＣＰＵの一方の入力端は、前記Ａ／Ｄ変換部の出力端に接続され、メモリはＣＰＵの対応するポートに接続され、メモリには、制御プログラムや、演算プログラム、電流増幅器のリニア校正プログラム等が記憶されている。メモリは、不揮発性メモリであり、パワーダウン記憶機能を有している。
上記増幅器、Ａ／Ｄ変換部、デジタル論理制御処理部ＣＰＵ、及びメモリは、１つのＳｏＣ (System on a Chip)チップ、例えば、図２におけるＣＨＫ−Ｓ００８チップ内に集積されている。
【００１１】
そのうち、ＣＨＫ−Ｓ００８チップ内の不揮発性メモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。不揮発性メモリ内の製品情報記憶領域は、例えば、製品バーコード、メーカー番号、シリアルナンバー、製造日等の電磁誘導炉の製品情報を記憶することができる。キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させ、情報セキュリティ効果を増強することができ、製品の偽造の難しさを大幅に増加させている。
上記電磁誘導炉のパワーの自動的校正回路によってパワーの自動的校正を実現する方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、上記電流検出収集回路で前記３種類の稼働状態における電流信号をそれぞれ収集し、その電流検出収集回路の出力電圧値ｙ(ｉ １)、ｙ(ｉ
２)、ｙ(ｉ ０)を記憶し、
ＣＰＵは前記ｉ１及びｙ(ｉ １) と、ｉ２及びｙ(ｉ ２)との２グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋと、電流テスト値がゼロに対応する電圧値ｙ(ｉ
０)、即ちインターセプトｂとを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と上記電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含む。
【技術分野】
【０００１】
本発明は、電磁誘導炉の技術に関し、具体的に、電磁誘導炉のパワーの自動的校正方法及び校正回路に関する。
【背景技術】
【０００２】
通常電磁誘導炉では、電磁誘導炉のパワーの算出に、現在の動作電圧、動作電流を検出して、パワー＝電圧×電流との算式により、現在のパワーを算出することが一般である。
そして、電流サンプリング回路は、一般に、相互感応器又はコンスタンタン線抵抗により電流小信号をサンプリングして電圧信号に変換させ、さらに増幅することにより算出する。このような方式は、その誤差が比較的に大きいため、線型式ｙ＝ｋｘ＋ｂ（ｋ≠０）に基づいて、ポテンショメータを用いて算式における係数ｋが修正されるように調整することが一般であったが、このような方式では、ポテンショメータが増加され、輸送や使用中において、ポテンショメータがいずれも抵抗値がシフトしやすくなって、電磁誘導炉のパワーの誤差が大きくなる。
また、通常電磁誘導炉の製品情報であって、一般に、機体や、包装箱に張り紙形式で製品型番、シリアルナンバー、製造日又はバーコード情報等を表示したが、このような方式は、偽造の難しさが低く、簡単な張り紙の印刷により、包装工程でブランド品の製品を偽造することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、従来の電磁誘導炉の技術に存在する上記ような欠陥を解消するために、電磁誘導炉のパワー校正、リアルタイムなパワー算出、及び制御のニーズを満足するような、電磁誘導炉のパワーの自動的校正方法及びその校正方法を実現する校正回路を提供している。
【課題を解決するための手段】
【０００４】
本発明の電磁誘導炉のパワーの自動的校正方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、１つの電流検出収集回路で前記３種類の稼働状態における電流信号をそれぞれ収集し、その電流検出収集回路の出力電圧値ｙ(ｉ １)、ｙ(ｉ
２)、ｙ(ｉ ０)を記憶し、ＣＰＵは前記３グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋ及びインターセプトｂを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含む。
【０００５】
上記した方法を実現する電磁誘導炉のパワーの自動的校正回路であって、
電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部とを有し、増幅器がこの電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続された電流検出収集回路と；
電圧サンプリング回路及び前記Ａ／Ｄ変換部を有し、この電圧サンプリング回路の出力が前記Ａ／Ｄ変換部の他方の入力端に接続された電圧検出収集回路と；
制御プログラムや、演算プログラム、電流又はパワー校正パラメータを記憶するためのメモリと；
一方の入力端が前記Ａ／Ｄ変換部の出力端に接続され、前記メモリと接続されたＣＰＵと；を備え、
ＣＰＵは、設定電流テスト値と検出した電流信号の電圧値で電流又はパワーの校正パラメータを算出し、前記メモリに記憶し、さらに、その校正パラメータを用いて、現在の電流と現在のパワーを自動的に校正する。
そのうち、前記増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されている。
【０００６】
本発明は、初めに電磁誘導炉のパワーの自動的校正手段を提案し、自動的パワー校正プログラムモジュールをチップ内に構築し、電磁誘導炉を生産する際に、設定パラメータに従って自動的に収集し、パワーや電流校正パラメータを算出し、この校正パラメータをチップに内蔵されたメモリに記録する。さらに、このメモリは、パワーダウンの記憶機能を有している。電磁誘導炉が動作する場合、ＣＰＵは、チップに内蔵されたメモリにおける校正パラメータを読み取って、電流信号を校正し、さらに、ＣＰＵの電磁誘導炉のパワーに対する調整や保護に正しい依拠をを提供するために、電圧信号とで現在のパワー値を算出する。
【発明の効果】
【０００７】
本発明によれば、従来のハードウェアのポテンショメータの校正方式を取り替えすことができ、コストを削減し、製品の信頼性を向上することができる。
そのパワーの自動的校正回路における増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されたため、チップが高度に集積され、周辺アプリケーション回路が簡単であり、生産やメンテナンスの難しさとコストを大きく低下させている。
そのメモリには、電磁誘導炉の製品情報が記憶され、キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させ、情報セキュリティ効果がよく、製品の偽造の難しさを大幅に増加させている。
【図面の簡単な説明】
【０００８】
【図１】本発明の原理のブロック図である。
【図２】その実施例の回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明について、図面を参照して詳しく説明する。
図１及び図２を参照すると、示された電磁誘導炉のパワーの自動的校正回路は、主に、電流検出収集回路と、電圧検出収集回路と、メモリと、デジタル論理制御処理部ＣＰＵとを含んでいる。
電流検出収集回路は、電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部を備え、増幅器は、この電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続されている。そのうち、電流サンプリング回路は、整流ブリッジＢＧ１とＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、抵抗Ｒ８の一方端には増幅器の入力端（即ち、図２におけるＣＨＫ−Ｓ００８チップの１３
Ｐｉｎ）が接続され、増幅器の入力端と出力端（即ち、図２における ＣＨＫ−Ｓ００８チップの１２ Ｐｉｎ）との間には、並列接続された抵抗Ｒ１２と容量Ｃ７の帰還回路が接続され、増幅器の入力端は、容量Ｃ８を介して接地され、コンスタンタン線の抵抗ＲＫ１は、容量Ｃ５と並列接続されている。
【００１０】
電圧検出収集回路は、電圧サンプリング回路と前記Ａ／Ｄ変換部とを備え、電圧サンプリング回路の出力はＡ／Ｄ変換部の他方の入力端に接続されている。そのうち、電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、上記整流ブリッジＢＧ１の２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端（即ち、図２におけるＣＨＫ−Ｓ００８チップの７
Ｐｉｎ）へ電圧信号を出力する。
デジタル論理制御処理部ＣＰＵの一方の入力端は、前記Ａ／Ｄ変換部の出力端に接続され、メモリはＣＰＵの対応するポートに接続され、メモリには、制御プログラムや、演算プログラム、電流増幅器のリニア校正プログラム等が記憶されている。メモリは、不揮発性メモリであり、パワーダウン記憶機能を有している。
上記増幅器、Ａ／Ｄ変換部、デジタル論理制御処理部ＣＰＵ、及びメモリは、１つのＳｏＣ (System on a Chip)チップ、例えば、図２におけるＣＨＫ−Ｓ００８チップ内に集積されている。
【００１１】
そのうち、ＣＨＫ−Ｓ００８チップ内の不揮発性メモリ内のある領域には、ＣＰＵが校正プログラムを実行する際に電磁誘導炉のパワーを校正するための電流校正パラメータが記憶されている。不揮発性メモリ内の製品情報記憶領域は、例えば、製品バーコード、メーカー番号、シリアルナンバー、製造日等の電磁誘導炉の製品情報を記憶することができる。キー操作により、デジタルチューブ又はＬＥＤに製品情報を表示させ、情報セキュリティ効果を増強することができ、製品の偽造の難しさを大幅に増加させている。
上記電磁誘導炉のパワーの自動的校正回路によってパワーの自動的校正を実現する方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、上記電流検出収集回路で前記３種類の稼働状態における電流信号をそれぞれ収集し、その電流検出収集回路の出力電圧値ｙ(ｉ １)、ｙ(ｉ
２)、ｙ(ｉ ０)を記憶し、
ＣＰＵは前記ｉ１及びｙ(ｉ １) と、ｉ２及びｙ(ｉ ２)との２グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋと、電流テスト値がゼロに対応する電圧値ｙ(ｉ
０)、即ちインターセプトｂとを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と上記電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含む。
【特許請求の範囲】
【請求項１】
電磁誘導炉のパワーの自動的校正方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、電流検出収集回路で３種類の稼働状態における電流信号の電圧値ｙ(ｉ
１)、ｙ(ｉ ２)、ｙ(ｉ ０)を検出し、ＣＰＵは前記３グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋ及びインターセプトｂを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含むことを特徴とする電磁誘導炉のパワーの自動的校正方法。
【請求項２】
前記電流検出収集回路は、電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部を含み、増幅器は、この電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続され；前記電圧検出収集回路は、電圧サンプリング回路と、前記Ａ／Ｄ変換部とを含み、この電圧サンプリング回路の出力は、前記Ａ／Ｄ変換部の他方の入力端に接続されていることを特徴とする請求項１に記載の電磁誘導炉のパワーの自動的校正方法。
【請求項３】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力し、
前記電流サンプリング回路は、整流ブリッジとＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、電流サンプリング回路の出力は増幅器の入力端に接続され、増幅器の入力端と出力端との間には、並列接続された抵抗と容量の帰還回路が接続されていることを特徴とする請求項２に記載の電磁誘導炉のパワーの自動的校正方法。
【請求項４】
請求項１又は２のいずれか１項に記載の方法を実現する電磁誘導炉のパワーの自動的校正回路において、
電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部とを有し、増幅器がこの電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続された電流検出収集回路と；
電圧サンプリング回路及び前記Ａ／Ｄ変換部を有し、この電圧サンプリング回路の出力がＡ／Ｄ変換部の他方の入力端に接続された電圧検出収集回路と；
制御プログラムや、演算プログラム、電流又はパワー校正パラメータを記憶するためのメモリと；
一方の入力端が前記Ａ／Ｄ変換部の出力端に接続され、前記メモリと接続されたＣＰＵと；を備え、
ＣＰＵは、設定電流テスト値と検出した電流信号の電圧値で電流又はパワーの校正パラメータを算出し、前記メモリに記憶し、さらに、その校正パラメータを用いて、現在の電流と現在のパワーを自動的に校正することを特徴とする電磁誘導炉のパワーの自動的校正装置。
【請求項５】
前記増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されていることを特徴とする請求項４に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項６】
前記電流サンプリング回路は、整流ブリッジとＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、電流サンプリング回路の出力は増幅器の入力端に接続され、増幅器の入力端と出力端との間には、並列接続された抵抗と容量の帰還回路が接続されていることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項７】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力することを特徴とする請求項６に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項８】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力することを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項９】
前記メモリは不揮発性メモリであることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項１０】
前記メモリ内の製品情報記憶領域には、電磁誘導炉の製品情報が記憶されていることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項１】
電磁誘導炉のパワーの自動的校正方法であって、
１）、電磁誘導炉の動作電流範囲で２つの電流テスト値 ｉ１、ｉ２を抽出し、メイン回路を当該電流テスト値
ｉ１、ｉ２及びゼロの場合で順に稼働させ、電流検出収集回路で３種類の稼働状態における電流信号の電圧値ｙ(ｉ
１)、ｙ(ｉ ２)、ｙ(ｉ ０)を検出し、ＣＰＵは前記３グループのデータを用いて、ｙ(ｉ)＝ｋ×ｉ＋ｂ（ｋ≠０）との算式に従って係数ｋ及びインターセプトｂを算出し、この係数ｋ及びインターセプトｂをメモリに記憶させるステップと、
２）、電磁誘導炉が動作する場合に、ＣＰＵは、前記電流検出収集回路から検出した現在の電流信号の電圧値ｙ(ｉ)と、前記メモリでの係数ｋ及びインターセプトｂを用いて、ｉ
＝ １/ｋ×ｙ(ｉ)−ｂ/ｋとの算式に従って、現在の電流信号ｉを算出し、さらに、この現在の電流信号と電圧検出収集回路から検出した現在の電圧信号とで現在のパワー値を算出するステップとを含むことを特徴とする電磁誘導炉のパワーの自動的校正方法。
【請求項２】
前記電流検出収集回路は、電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部を含み、増幅器は、この電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続され；前記電圧検出収集回路は、電圧サンプリング回路と、前記Ａ／Ｄ変換部とを含み、この電圧サンプリング回路の出力は、前記Ａ／Ｄ変換部の他方の入力端に接続されていることを特徴とする請求項１に記載の電磁誘導炉のパワーの自動的校正方法。
【請求項３】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力し、
前記電流サンプリング回路は、整流ブリッジとＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、電流サンプリング回路の出力は増幅器の入力端に接続され、増幅器の入力端と出力端との間には、並列接続された抵抗と容量の帰還回路が接続されていることを特徴とする請求項２に記載の電磁誘導炉のパワーの自動的校正方法。
【請求項４】
請求項１又は２のいずれか１項に記載の方法を実現する電磁誘導炉のパワーの自動的校正回路において、
電流サンプリング回路と、増幅器と、Ａ／Ｄ変換部とを有し、増幅器がこの電流サンプリング回路とＡ／Ｄ変換部の一方の入力端との間に接続された電流検出収集回路と；
電圧サンプリング回路及び前記Ａ／Ｄ変換部を有し、この電圧サンプリング回路の出力がＡ／Ｄ変換部の他方の入力端に接続された電圧検出収集回路と；
制御プログラムや、演算プログラム、電流又はパワー校正パラメータを記憶するためのメモリと；
一方の入力端が前記Ａ／Ｄ変換部の出力端に接続され、前記メモリと接続されたＣＰＵと；を備え、
ＣＰＵは、設定電流テスト値と検出した電流信号の電圧値で電流又はパワーの校正パラメータを算出し、前記メモリに記憶し、さらに、その校正パラメータを用いて、現在の電流と現在のパワーを自動的に校正することを特徴とする電磁誘導炉のパワーの自動的校正装置。
【請求項５】
前記増幅器、Ａ／Ｄ変換部、ＣＰＵ、及びメモリは、同一のチップ内に集積されていることを特徴とする請求項４に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項６】
前記電流サンプリング回路は、整流ブリッジとＩＧＢＴのドレインとの間に直列接続されたコンスタンタン線の抵抗ＲＫと、そのコンスタンタン線の抵抗ＲＫに接続された抵抗Ｒ８とを含み、電流サンプリング回路の出力は増幅器の入力端に接続され、増幅器の入力端と出力端との間には、並列接続された抵抗と容量の帰還回路が接続されていることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項７】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力することを特徴とする請求項６に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項８】
前記電圧サンプリング回路は、ダイオードＤ１、Ｄ２と、ダイオードＤ１及びＤ２の負極と接地との間に接続された分圧抵抗Ｒ１７
、Ｒ１８とを含み、ダイオードＤ１、Ｄ２の正極は、整流ブリッジの２つの交流入力線にそれぞれ接続され、抵抗Ｒ１８は容量Ｃ２２と並列接続され、抵抗Ｒ１７ 、Ｒ１８の共通端は、Ａ／Ｄ変換部の一方の入力端へ電圧信号を出力することを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項９】
前記メモリは不揮発性メモリであることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【請求項１０】
前記メモリ内の製品情報記憶領域には、電磁誘導炉の製品情報が記憶されていることを特徴とする請求項４又は５に記載の電磁誘導炉のパワーの自動的校正回路。
【図１】
【図２】
【図２】
【公表番号】特表２０１１−５２５２９０（Ｐ２０１１−５２５２９０Ａ）
【公表日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１１−５１３８５１（Ｐ２０１１−５１３８５１）
【出願日】平成２１年１２月９日（２００９．１２．９）
【国際出願番号】ＰＣＴ／ＣＮ２００９／００１３９７
【国際公開番号】ＷＯ２０１０／０６６１０２
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５１０３１０３０３）シンセン市シンフイ科科技有限公司 (3)
【Ｆターム（参考）】
【公表日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２１年１２月９日（２００９．１２．９）
【国際出願番号】ＰＣＴ／ＣＮ２００９／００１３９７
【国際公開番号】ＷＯ２０１０／０６６１０２
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５１０３１０３０３）シンセン市シンフイ科科技有限公司 (3)
【Ｆターム（参考）】
[ Back to top ]