電荷検出装置
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電荷転送装置に関し、特に電荷転送装置の出力部として用いられるソースフォロワ回路のドライブＭＯＳトランジスタの構造に関する。
【０００２】
【従来の技術】電荷転送装置を用いる例えばＣＣＤ固体撮像装置には、その出力部としてフローティング・ディフュージョン型電荷検出部を用いたものがある。このフローティング・ディフュージョン型電荷検出部には、図５に示すように、例えばＣＣＤ固体撮像装置の水平シフトレジスタ（電荷転送部）４からフローティング・ディフュージョンＦＤに供給された信号電荷を信号電圧に変換するソースフォロワ段５１が設けられている。
【０００３】ところで、年々、ＣＣＤ固体撮像装置の高感度化の要求が強くなっており、高感度化を実現するには、電荷検出部での変換効率を向上することが重要である。電荷検出部の変換効率を向上するには、ソースフォロワ段５１のドライブＭＯＳトランジスタＱ1 のゲート面積を小さくすること、すなわちドライブＭＯＳトランジスタＱ1 の縮小化が重要になってくる。
【０００４】一般に、ＭＯＳトランジスタは、図６に示すように、シリコン基板１１上にフィールド酸化膜（SiO2）１２を数１００ｎｍ成長させた後、ソース、ゲート及びドレインの各部をエッチングしてから、ポリシリコンによってゲート電極１４を形成し、ソース、ドレイン用に高濃度の不純物イオンを注入することによって形成されている。
【０００５】
【発明が解決しようとする課題】このＭＯＳトランジスタでは、そのチャネル長Ｌはポリシリコンからなるゲート電極１４の幅で決定されるが、チャネル幅Ｗはフィールド酸化膜１２の底部の幅で決定されるため、出来上がり値のバラツキがチャネル幅Ｗの方が大きくなってしまう。したがって、電荷検出部の変換効率の向上を目的としてソースフォロワ段５１のドライブＭＯＳトランジスタＱ1のゲート面積を小さくした場合、このバラツキ範囲がＭＯＳトランジスタの動作（ＩD −ＶD カーブ）に影響を与えることになるため、ソースフォロワ段５１の出力電圧のＤＣバイアスが変動し、変換効率のバラツキも大きなものとなってしまう。
【０００６】本発明は、上述した点に鑑みてなされたものであって、ゲート面積を小さくしたときの出来上がり精度を高くすることにより、ソースフォロワ段の出力電圧のＤＣバイアス変動と変換効率のバラツキ低減に寄与し得るＭＯＳトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明では、ドライブＭＯＳトランジスタ及び負荷ＭＯＳトランジスタからなるソースフォロワ回路を具備し、電荷転送部から転送されてきた信号電荷を信号電圧に変換する電荷検出装置において、基板上に所定の間隔を有して形成されたフィールド酸化膜と、基板上に設けられた１層目のポリシリコンによって形成されて前記所定の間隔よりも狭いチャネル幅に対応する空隙をし、かつフィールド酸化膜上に配線されたチャネルストッパと、前記空隙及び前記チャネルストッパ上に跨って２層目のポリシリコンによって形成されたゲート電極とを有するＭＯＳトランジスタをドライブＭＯＳトランジスタとして用い、チャネルストッパはソース領域側ではソース領域上に位置する部分が欠落して前記フィールド酸化膜上にのみ配線されてなり、ドライブＭＯＳトランジスタのソース出力電圧をチャネルストッパにバイアス電圧としてフィードバックした構成となっている。
【０００８】
【作用】電荷転送装置のフローティング・ディフュージョン型電荷検出部において、上記構成のＭＯＳトランジスタをソースフォロワ回路のドライブＭＯＳトランジスタとして用いることにより、ゲート面積を小さくした場合のチャネル幅Ｗを精度良く作成できるので、ソースフォロワ回路の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくできる。しかも、ソース領域側では、チャネルストッパのソース領域上に位置する部分を欠落させ、当該チャネルストッパをフィールド酸化膜上にのみ配線することで、チャネルストッパと基板間の容量を低減できるため、周波数特性を向上できる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。図１は、本発明によるＭＯＳトランジスタの一実施例の構造図である。図において、シリコン基板１１上には二酸化シリコン（SiO2）によってフィールド酸化膜１２が形成されている。このフィールド酸化膜１２の底部には、１層目のポリシリコン(1st poly)によってチャネルストッパ１３ａ，１３ｂが形成されている。このチャネルストッパ１３ａ，１３ｂは、図１から明らかなように、各内側エッジ間に幅Ｗの空隙をもって配置されている。チャネルストッパ１３ａ，１３ｂは、例えば接地レベルがバイアス電圧として印加されることで、その機能を十全に果たす。
【００１０】また、チャネルストッパ１３ａ，１３ｂと直交する方向には、２層目のポリシリコン(2nd poly)によってゲート電極１４が、図１から明らかなように、チャネルストッパ１３ａ，１３ｂ上及びこれらチャネルストッパ１３ａ，１３ｂ間の空隙上に跨って形成されている。このゲート電極１４の幅によってチャネル長Ｌが決定され、そのチャネル幅Ｗがチャネルストッパ１３ａ，１３ｂ間の空隙の幅Ｗに対応している。なお、フィールド酸化膜１２及びチャネルストッパ１３ａ，１３ｂとゲート電極１４との間には層間絶縁膜１５が介在している。図２は、かかる構成のＭＯＳトランジスタのパターン図である。
【００１１】このように、ＭＯＳトランジスタのチャネルストッパ１３ａ，１３ｂをポリシリコン(1st poly)によって形成したことにより、チャネル幅Ｗを加工精度の高いポリシリコンで決定できるため、ゲート面積を小さくした場合のチャネル幅Ｗの値のバラツキを小さくできることになる。すなわち、ゲート面積を小さくしたときに心配されるチャネル幅Ｗを精度良く作成することが可能となる。
【００１２】次に、本発明によるＭＯＳトランジスタが適用されるＦＤ（フローティング・ディフュージョン）型電荷検出部を出力部として具備する例えばインターライン転送方式のＣＣＤ固体撮像装置の構成の一例を図３に示す。図において、画素単位で２次元配列されて入射光に応じた信号電荷を蓄積する複数個のフォトセンサ３１と、これらフォトセンサ３１の垂直列毎に配されかつ垂直ブランキング期間の一部にて瞬時にフォトセンサ３１から読み出された信号電荷を垂直転送する垂直シフトレジスタ３２とによって撮像領域３３が構成されている。
【００１３】垂直シフトレジスタ３２に移された信号電荷は、水平ブランキング期間の一部にて１走査線に相当する部分ずつ順に水平シフトレジスタ３４へ転送される。１走査線分の信号電荷は、水平シフトレジスタ３４によってテレビジョン信号の水平走査期間に合わせて順次信号検出用フローティング・ディフュージョンＦＤへ出力ゲートＯＧを介して転送される。フローティング・ディフュージョンＦＤには、信号電荷を信号電圧に変換するためのソースフォロワ回路３５が接続されている。
【００１４】このソースフォロワ回路３５は例えば２段構成となっており、１段目のドライブＭＯＳトランジスタＱ1 及び負荷ＭＯＳトランジスタＱ2 と、２段目のドライブＭＯＳトランジスタＱ3 及び負荷ＭＯＳトランジスタＱ4 とからなり、各段の負荷ＭＯＳトランジスタＱ2 ，Ｑ4 のゲートにはバイアス電圧Ｖg が印加されている。ソースフォロワ回路３５の出力は、バッファ３６を介してビデオ信号出力として導出されることになる。このフローティング・ディフュージョンＦＤ及びソースフォロワ回路３５によってＦＤ型電荷検出部３７が構成されている。
【００１５】このＦＤ型電荷検出部３７において、ソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 として本発明によるＭＯＳトランジスタが用いられるのである。本発明によるＭＯＳトランジスタでは、図１から明らかなように、フィールド酸化膜１２がＭＯＳトランジスタ領域の外側に位置することから、チャネルストッパ(1st poly)１３ａ，１３ｂとシリコン基板１１間、チャネルストッパ１３ａ，１３ｂとゲート電極(2ndpoly)１４間の酸化膜厚は通常のＭＯＳトランジスタに比べて薄くなっており、チャネルストッパ１３ａ，１３ｂをＤＣバイアスに固定した場合は、それらの容量が大きくなって変換効率の低下を来すことになる。
【００１６】そこで、図４に示すように、ドライブＭＯＳトランジスタＱ1のソースとチャネルストッパ１３ａ，１３ｂとをアルミ（Ａl)配線３８を介して結線し、ドライブＭＯＳトランジスタＱ1 のソース出力電圧をチャネルストッパ１３ａ，１３ｂにバイアス電圧としてフィードバックしてゲート電極１４と同相で駆動する構成とする。これによれば、図４中の斜線部■の容量を低減できるため、容量に起因する変換効率の低下を防止できることになる。
【００１７】また、チャネルストッパ１３ａ，１３ｂとシリコン基板１１間の容量は、チャネルストッパ１３ａ，１３ｂがドライブＭＯＳトランジスタＱ1のソースに結線されているので、負荷としてデバイスの周波数特性にも効いてくる。このため、チャネルストッパ１３ａ，１３ｂを図４中の斜線部■のように切断し、ドライブＭＯＳトランジスタＱ1 上にあるチャネルストッパ１３ａ，１３ｂをフィールド酸化膜１２上へ配線することにより、容量を低減でき、周波数特性を向上できることになる。
【００１８】このように、本発明によるＭＯＳトランジスタをソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 として用い、しかもドライブＭＯＳトランジスタＱ1 のソース出力電圧をチャネルストッパ１３ａ，１３ｂにバイアス電圧としてフィードバックすることにより、電荷検出部３７の変換効率の向上を目的としてドライブＭＯＳトランジスタＱ1 のゲート面積を小さくした場合に、先述したように、出来上がり精度を高くすることができるため、ソースフォロワ回路３５の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくすることができる。
【００１９】さらには、バッファ３６等を含む出力回路の設計時のダイナミックレンジが狭くても、製造上のバラツキが小さいので、ソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 のチャネル幅Ｗを小さくしてのデバイスの高感度化が容易に図れることになる。
【００２０】なお、上記実施例では、ＣＣＤ固体撮像装置の出力部に用いられるＦＤ型電荷検出部（装置）に適用した場合について説明したが、これに限定されるものではなく、本発明は、ＣＣＤライン（リニア）センサやＣＣＤ遅延素子等の電荷転送装置の出力部に用いられる電荷検出装置全般に適用し得るものである。
【００２１】
【発明の効果】以上説明したように、本発明によれば、ＭＯＳトランジスタのチャネルストッパをポリシリコンによって形成したことにより、チャネル幅Ｗを加工精度の高いポリシリコンで決定できるため、ゲート面積を小さくした場合のチャネル幅Ｗの値のバラツキを小さくできる効果がある。
【００２２】また、フローティング・ディフュージョン型電荷検出部において、かかるＭＯＳトランジスタをソースフォロワ回路のドライブＭＯＳトランジスタとして用いたことにより、ゲート面積を小さくした場合のチャネル幅Ｗを精度良く作成できるため、ソースフォロワ回路の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくできる効果もある。
【図面の簡単な説明】
【図１】本発明によるＭＯＳトランジスタの一実施例を示す構造図である。
【図２】本発明によるＭＯＳトランジスタのパターン図である。
【図３】ＦＤ型電荷検出部を出力部として具備したＣＣＤ固体撮像装置の一例を示す構成図である。
【図４】本発明による他の実施例を示すパターン図である。
【図５】ＦＤ型電荷検出部の構成図である。
【図６】従来のＭＯＳトランジスタの構造図である。
【符号の説明】
１２ フィールド酸化膜
１３ａ，１３ｂ チャネルストッパ(1st poly)
１４ ゲート電極(2nd poly)
３１ フォトセンサ
３２ 垂直シフトレジスタ
３４ 水平シフトレジスタ
３５ ソースフォロワ回路
３７ ＦＤ型電荷検出部
【０００１】
【産業上の利用分野】本発明は、電荷転送装置に関し、特に電荷転送装置の出力部として用いられるソースフォロワ回路のドライブＭＯＳトランジスタの構造に関する。
【０００２】
【従来の技術】電荷転送装置を用いる例えばＣＣＤ固体撮像装置には、その出力部としてフローティング・ディフュージョン型電荷検出部を用いたものがある。このフローティング・ディフュージョン型電荷検出部には、図５に示すように、例えばＣＣＤ固体撮像装置の水平シフトレジスタ（電荷転送部）４からフローティング・ディフュージョンＦＤに供給された信号電荷を信号電圧に変換するソースフォロワ段５１が設けられている。
【０００３】ところで、年々、ＣＣＤ固体撮像装置の高感度化の要求が強くなっており、高感度化を実現するには、電荷検出部での変換効率を向上することが重要である。電荷検出部の変換効率を向上するには、ソースフォロワ段５１のドライブＭＯＳトランジスタＱ1 のゲート面積を小さくすること、すなわちドライブＭＯＳトランジスタＱ1 の縮小化が重要になってくる。
【０００４】一般に、ＭＯＳトランジスタは、図６に示すように、シリコン基板１１上にフィールド酸化膜（SiO2）１２を数１００ｎｍ成長させた後、ソース、ゲート及びドレインの各部をエッチングしてから、ポリシリコンによってゲート電極１４を形成し、ソース、ドレイン用に高濃度の不純物イオンを注入することによって形成されている。
【０００５】
【発明が解決しようとする課題】このＭＯＳトランジスタでは、そのチャネル長Ｌはポリシリコンからなるゲート電極１４の幅で決定されるが、チャネル幅Ｗはフィールド酸化膜１２の底部の幅で決定されるため、出来上がり値のバラツキがチャネル幅Ｗの方が大きくなってしまう。したがって、電荷検出部の変換効率の向上を目的としてソースフォロワ段５１のドライブＭＯＳトランジスタＱ1のゲート面積を小さくした場合、このバラツキ範囲がＭＯＳトランジスタの動作（ＩD −ＶD カーブ）に影響を与えることになるため、ソースフォロワ段５１の出力電圧のＤＣバイアスが変動し、変換効率のバラツキも大きなものとなってしまう。
【０００６】本発明は、上述した点に鑑みてなされたものであって、ゲート面積を小さくしたときの出来上がり精度を高くすることにより、ソースフォロワ段の出力電圧のＤＣバイアス変動と変換効率のバラツキ低減に寄与し得るＭＯＳトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明では、ドライブＭＯＳトランジスタ及び負荷ＭＯＳトランジスタからなるソースフォロワ回路を具備し、電荷転送部から転送されてきた信号電荷を信号電圧に変換する電荷検出装置において、基板上に所定の間隔を有して形成されたフィールド酸化膜と、基板上に設けられた１層目のポリシリコンによって形成されて前記所定の間隔よりも狭いチャネル幅に対応する空隙をし、かつフィールド酸化膜上に配線されたチャネルストッパと、前記空隙及び前記チャネルストッパ上に跨って２層目のポリシリコンによって形成されたゲート電極とを有するＭＯＳトランジスタをドライブＭＯＳトランジスタとして用い、チャネルストッパはソース領域側ではソース領域上に位置する部分が欠落して前記フィールド酸化膜上にのみ配線されてなり、ドライブＭＯＳトランジスタのソース出力電圧をチャネルストッパにバイアス電圧としてフィードバックした構成となっている。
【０００８】
【作用】電荷転送装置のフローティング・ディフュージョン型電荷検出部において、上記構成のＭＯＳトランジスタをソースフォロワ回路のドライブＭＯＳトランジスタとして用いることにより、ゲート面積を小さくした場合のチャネル幅Ｗを精度良く作成できるので、ソースフォロワ回路の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくできる。しかも、ソース領域側では、チャネルストッパのソース領域上に位置する部分を欠落させ、当該チャネルストッパをフィールド酸化膜上にのみ配線することで、チャネルストッパと基板間の容量を低減できるため、周波数特性を向上できる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。図１は、本発明によるＭＯＳトランジスタの一実施例の構造図である。図において、シリコン基板１１上には二酸化シリコン（SiO2）によってフィールド酸化膜１２が形成されている。このフィールド酸化膜１２の底部には、１層目のポリシリコン(1st poly)によってチャネルストッパ１３ａ，１３ｂが形成されている。このチャネルストッパ１３ａ，１３ｂは、図１から明らかなように、各内側エッジ間に幅Ｗの空隙をもって配置されている。チャネルストッパ１３ａ，１３ｂは、例えば接地レベルがバイアス電圧として印加されることで、その機能を十全に果たす。
【００１０】また、チャネルストッパ１３ａ，１３ｂと直交する方向には、２層目のポリシリコン(2nd poly)によってゲート電極１４が、図１から明らかなように、チャネルストッパ１３ａ，１３ｂ上及びこれらチャネルストッパ１３ａ，１３ｂ間の空隙上に跨って形成されている。このゲート電極１４の幅によってチャネル長Ｌが決定され、そのチャネル幅Ｗがチャネルストッパ１３ａ，１３ｂ間の空隙の幅Ｗに対応している。なお、フィールド酸化膜１２及びチャネルストッパ１３ａ，１３ｂとゲート電極１４との間には層間絶縁膜１５が介在している。図２は、かかる構成のＭＯＳトランジスタのパターン図である。
【００１１】このように、ＭＯＳトランジスタのチャネルストッパ１３ａ，１３ｂをポリシリコン(1st poly)によって形成したことにより、チャネル幅Ｗを加工精度の高いポリシリコンで決定できるため、ゲート面積を小さくした場合のチャネル幅Ｗの値のバラツキを小さくできることになる。すなわち、ゲート面積を小さくしたときに心配されるチャネル幅Ｗを精度良く作成することが可能となる。
【００１２】次に、本発明によるＭＯＳトランジスタが適用されるＦＤ（フローティング・ディフュージョン）型電荷検出部を出力部として具備する例えばインターライン転送方式のＣＣＤ固体撮像装置の構成の一例を図３に示す。図において、画素単位で２次元配列されて入射光に応じた信号電荷を蓄積する複数個のフォトセンサ３１と、これらフォトセンサ３１の垂直列毎に配されかつ垂直ブランキング期間の一部にて瞬時にフォトセンサ３１から読み出された信号電荷を垂直転送する垂直シフトレジスタ３２とによって撮像領域３３が構成されている。
【００１３】垂直シフトレジスタ３２に移された信号電荷は、水平ブランキング期間の一部にて１走査線に相当する部分ずつ順に水平シフトレジスタ３４へ転送される。１走査線分の信号電荷は、水平シフトレジスタ３４によってテレビジョン信号の水平走査期間に合わせて順次信号検出用フローティング・ディフュージョンＦＤへ出力ゲートＯＧを介して転送される。フローティング・ディフュージョンＦＤには、信号電荷を信号電圧に変換するためのソースフォロワ回路３５が接続されている。
【００１４】このソースフォロワ回路３５は例えば２段構成となっており、１段目のドライブＭＯＳトランジスタＱ1 及び負荷ＭＯＳトランジスタＱ2 と、２段目のドライブＭＯＳトランジスタＱ3 及び負荷ＭＯＳトランジスタＱ4 とからなり、各段の負荷ＭＯＳトランジスタＱ2 ，Ｑ4 のゲートにはバイアス電圧Ｖg が印加されている。ソースフォロワ回路３５の出力は、バッファ３６を介してビデオ信号出力として導出されることになる。このフローティング・ディフュージョンＦＤ及びソースフォロワ回路３５によってＦＤ型電荷検出部３７が構成されている。
【００１５】このＦＤ型電荷検出部３７において、ソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 として本発明によるＭＯＳトランジスタが用いられるのである。本発明によるＭＯＳトランジスタでは、図１から明らかなように、フィールド酸化膜１２がＭＯＳトランジスタ領域の外側に位置することから、チャネルストッパ(1st poly)１３ａ，１３ｂとシリコン基板１１間、チャネルストッパ１３ａ，１３ｂとゲート電極(2ndpoly)１４間の酸化膜厚は通常のＭＯＳトランジスタに比べて薄くなっており、チャネルストッパ１３ａ，１３ｂをＤＣバイアスに固定した場合は、それらの容量が大きくなって変換効率の低下を来すことになる。
【００１６】そこで、図４に示すように、ドライブＭＯＳトランジスタＱ1のソースとチャネルストッパ１３ａ，１３ｂとをアルミ（Ａl)配線３８を介して結線し、ドライブＭＯＳトランジスタＱ1 のソース出力電圧をチャネルストッパ１３ａ，１３ｂにバイアス電圧としてフィードバックしてゲート電極１４と同相で駆動する構成とする。これによれば、図４中の斜線部
【００１７】また、チャネルストッパ１３ａ，１３ｂとシリコン基板１１間の容量は、チャネルストッパ１３ａ，１３ｂがドライブＭＯＳトランジスタＱ1のソースに結線されているので、負荷としてデバイスの周波数特性にも効いてくる。このため、チャネルストッパ１３ａ，１３ｂを図４中の斜線部
【００１８】このように、本発明によるＭＯＳトランジスタをソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 として用い、しかもドライブＭＯＳトランジスタＱ1 のソース出力電圧をチャネルストッパ１３ａ，１３ｂにバイアス電圧としてフィードバックすることにより、電荷検出部３７の変換効率の向上を目的としてドライブＭＯＳトランジスタＱ1 のゲート面積を小さくした場合に、先述したように、出来上がり精度を高くすることができるため、ソースフォロワ回路３５の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくすることができる。
【００１９】さらには、バッファ３６等を含む出力回路の設計時のダイナミックレンジが狭くても、製造上のバラツキが小さいので、ソースフォロワ回路３５の初段のドライブＭＯＳトランジスタＱ1 のチャネル幅Ｗを小さくしてのデバイスの高感度化が容易に図れることになる。
【００２０】なお、上記実施例では、ＣＣＤ固体撮像装置の出力部に用いられるＦＤ型電荷検出部（装置）に適用した場合について説明したが、これに限定されるものではなく、本発明は、ＣＣＤライン（リニア）センサやＣＣＤ遅延素子等の電荷転送装置の出力部に用いられる電荷検出装置全般に適用し得るものである。
【００２１】
【発明の効果】以上説明したように、本発明によれば、ＭＯＳトランジスタのチャネルストッパをポリシリコンによって形成したことにより、チャネル幅Ｗを加工精度の高いポリシリコンで決定できるため、ゲート面積を小さくした場合のチャネル幅Ｗの値のバラツキを小さくできる効果がある。
【００２２】また、フローティング・ディフュージョン型電荷検出部において、かかるＭＯＳトランジスタをソースフォロワ回路のドライブＭＯＳトランジスタとして用いたことにより、ゲート面積を小さくした場合のチャネル幅Ｗを精度良く作成できるため、ソースフォロワ回路の出力電圧のＤＣバイアス変動及び変換効率のバラツキを小さくできる効果もある。
【図面の簡単な説明】
【図１】本発明によるＭＯＳトランジスタの一実施例を示す構造図である。
【図２】本発明によるＭＯＳトランジスタのパターン図である。
【図３】ＦＤ型電荷検出部を出力部として具備したＣＣＤ固体撮像装置の一例を示す構成図である。
【図４】本発明による他の実施例を示すパターン図である。
【図５】ＦＤ型電荷検出部の構成図である。
【図６】従来のＭＯＳトランジスタの構造図である。
【符号の説明】
１２ フィールド酸化膜
１３ａ，１３ｂ チャネルストッパ(1st poly)
１４ ゲート電極(2nd poly)
３１ フォトセンサ
３２ 垂直シフトレジスタ
３４ 水平シフトレジスタ
３５ ソースフォロワ回路
３７ ＦＤ型電荷検出部
【特許請求の範囲】
【請求項１】 ドライブＭＯＳトランジスタ及び負荷ＭＯＳトランジスタからなるソースフォロワ回路を具備し、電荷転送部から転送されてきた信号電荷を信号電圧に変換する電荷検出装置において、基板上に所定の間隔を有して形成されたフィールド酸化膜と、基板上に設けられた１層目のポリシリコンによって形成されて前記所定の間隔よりも狭いチャネル幅に対応する空隙を有し、かつ前記フィールド酸化膜上に延在して配線されたチャネルストッパと、前記空隙及び前記チャネルストッパ上に跨って２層目のポリシリコンによって形成されたゲート電極とを有するＭＯＳトランジスタを前記ドライブＭＯＳトランジスタとして用い、前記チャネルストッパはソース領域側ではソース領域上に位置する部分が欠落して前記フィールド酸化膜上にのみ配線されてなり、前記ドライブＭＯＳトランジスタのソース出力電圧を前記チャネルストッパにバイアス電圧としてフィードバックしたことを特徴とする電荷検出装置。
【請求項１】 ドライブＭＯＳトランジスタ及び負荷ＭＯＳトランジスタからなるソースフォロワ回路を具備し、電荷転送部から転送されてきた信号電荷を信号電圧に変換する電荷検出装置において、基板上に所定の間隔を有して形成されたフィールド酸化膜と、基板上に設けられた１層目のポリシリコンによって形成されて前記所定の間隔よりも狭いチャネル幅に対応する空隙を有し、かつ前記フィールド酸化膜上に延在して配線されたチャネルストッパと、前記空隙及び前記チャネルストッパ上に跨って２層目のポリシリコンによって形成されたゲート電極とを有するＭＯＳトランジスタを前記ドライブＭＯＳトランジスタとして用い、前記チャネルストッパはソース領域側ではソース領域上に位置する部分が欠落して前記フィールド酸化膜上にのみ配線されてなり、前記ドライブＭＯＳトランジスタのソース出力電圧を前記チャネルストッパにバイアス電圧としてフィードバックしたことを特徴とする電荷検出装置。
【図１】
【図２】
【図５】
【図６】
【図３】
【図４】
【図２】
【図５】
【図６】
【図３】
【図４】
【特許番号】特許第３１８９３２７号（Ｐ３１８９３２７）
【登録日】平成１３年５月１８日（２００１．５．１８）
【発行日】平成１３年７月１６日（２００１．７．１６）
【国際特許分類】
【出願番号】特願平３−２９０８４４
【出願日】平成３年１０月８日（１９９１．１０．８）
【公開番号】特開平５−１０２４５８
【公開日】平成５年４月２３日（１９９３．４．２３）
【審査請求日】平成１０年１０月７日（１９９８．１０．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 昭５５−１０２２５１（ＪＰ，Ａ）
【文献】実開 昭６０−１６３７６１（ＪＰ，Ｕ）
【登録日】平成１３年５月１８日（２００１．５．１８）
【発行日】平成１３年７月１６日（２００１．７．１６）
【国際特許分類】
【出願日】平成３年１０月８日（１９９１．１０．８）
【公開番号】特開平５−１０２４５８
【公開日】平成５年４月２３日（１９９３．４．２３）
【審査請求日】平成１０年１０月７日（１９９８．１０．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 昭５５−１０２２５１（ＪＰ，Ａ）
【文献】実開 昭６０−１６３７６１（ＪＰ，Ｕ）
[ Back to top ]