露光ヘッド制御装置及び画像形成装置
【課題】分割制御における高速印刷、すなわち、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって高画質の印刷画像を提供するとともに、より高速に印刷を行うことを目的としている。
【解決手段】第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、最大階調数を抑えて分割制御することによって、通常の分割制御のときよりも高速な印刷を実行可能としている。
【解決手段】第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、最大階調数を抑えて分割制御することによって、通常の分割制御のときよりも高速な印刷を実行可能としている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光ヘッド制御装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
従来のＬＥＤプリントヘッドを有する画像形成装置として、特許文献１に開示されたものがある。上記特許文献１に開示された従来の画像形成装置は、画像データの階調に応じてＬＥＤの点灯時間を変化させる点灯基準クロックの周期を、画像データの階調に応じて変更している。
【０００３】
また、本願の出願人は特許文献２において、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供する画像形成装置を開示している。
【特許文献１】特開２００２−２４８８０８号公報
【特許文献２】特開２００６−２４８１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献２に記載の画像形成装置において、ラインヘッドの各画素の階調値制御はパルス幅変調（ＰＷＭ）で行われ、１ラスタ期間を時分割してブロック単位で露光素子を発光させる（時分割マトリックス駆動）。図１（Ａ）に示すように、ＰＷＭのクロック、すなわち、Ｓクロック（パルス階調値制御用クロック）ＳＣＬＫはデータの転送クロックＣＬＫとは独立に設定できる。４ビット階調（１６階調：０〜１５）のラインヘッドを副走査方向に複数に分割する分割露光を行う場合には、各分割期間において４ビット階調をもつので、例えば４分割を行うことで６ビット階調（１６階調×４＝６４階調：０〜６３）を表現することが可能となる。
【０００５】
ところで、特許文献２に記載されているような分割制御による高画質印刷を行う画像形成装置において、より高速に印刷することが求められる場合がある。このとき、図１（Ｂ）に示すように、高速印刷を行うためにＳクロック信号ＳＣＬＫの周波数を上げることが考えられるが、ラインヘッド全体の光パワーの下限値がＳクロック信号ＳＣＬＫの動作周波数の限界値（上限値）に依存するため、Ｓクロック信号ＳＣＬＫの周波数を単純に上げても、ラインヘッドの動作可能範囲を超えてしまう場合があり、この場合にはラインヘッドが点灯しなくなるため、副走査方向の複数分割制御による高画質化印刷を実現することができないという問題がある。
【０００６】
本発明は、かかる実情に鑑み、分割制御における高速印刷、すなわち、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供するとともに、より高速に印刷を行うことを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明による露光ヘッド制御装置は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする。
【０００８】
かかる発明によれば、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供するとともに、通常の分割制御による印刷よりも高速に印刷を行うことが可能となる。
【０００９】
また、本発明による露光ヘッド制御装置は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、露光制御部は、第一の最大階調数によって生成された第一の領域階調データによって露光制御を行う第一の分割制御と、前記第一の最大階調数よりも小さい第二の最大階調数によって生成された第二の領域階調データによって露光制御を行う第二の分割制御と、を実行可能であることを特徴とする。
【００１０】
かかる発明によれば、第一及び第二のいずれの分割制御においても、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供することができる。同時に、第二の分割制御は、第一の分割制御による印刷よりも高速に印刷を行うことが可能となる。
【００１１】
ここで、第一の分割制御と第二の分割制御は、複数の発光素子の発光時間の基準となるパルス階調値制御用クロックのクロック周波数が同程度であることが望ましい。かかる発明によれば、第二の分割制御において、階調数を落としかつパルス階調値制御用クロックのクロック周波数を高周波数化を抑えることによって、分割制御による高品質の印刷を実行するとともに、より高速な印刷を行う場合であっても、露光ヘッドの発光素子が発光しなくなることを防止することが可能となる。
【００１２】
また、露光データ生成部は、画素階調データと領域階調データとを対応づけて格納した階調値テーブルを少なくとも二つ有し、一方の階調値テーブルを前記第一の分割制御用に使用し、他方の階調値テーブルを前記第二の分割制御用に使用することが好ましい。かかる発明によれば、参照するテーブルを切替えるだけで、第一又は第二のいずれかの分割制御を実行することができるようになる。
【００１３】
さらに、本発明による画像形成装置は、上記露光ヘッド制御装置を備えている。
【００１４】
また、本発明による露光ヘッド制御方法は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置における露光ヘッドの制御方法である。このとき、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成するステップと、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光するステップと、を備え、領域階調データの階調数が画素階調データの階調数よりも小さいことを特徴とする。
【００１５】
本発明のプログラムは、上記露光ヘッド制御方法の各ステップを、画像形成装置の備えるコンピュータに実行させることを特徴とする。本発明のプログラムは、ＣＤ−ＲＯＭ等の光学ディスク、磁気ディスク、半導体メモリなどの各種の記録媒体を通じて、又は通信ネットワークなどを介してダウンロードすることにより、コンピュータにインストール又はロードすることができる。
【００１６】
なお、本明細書等において、手段とは、単に物理的手段を意味するものではなく、その手段が有する機能をソフトウェアによって実現する場合も含む。また、１つの手段が有する機能が２つ以上の物理的手段により実現されても、２つ以上の手段の機能が１つの物理的手段により実現されてもよい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図３は、画像形成装置１００の構成の一例を示す図である。画像形成装置１００は、露光ヘッド制御装置の一例であるコントローラ１１０と、エンジン部を制御するエンジン制御部１３０と、ラインヘッド１４０とを備えて構成される。
【００１９】
コントローラ１１０は、受信部１１１と、変換部１１２と、ラインメモリ１１４と、クロック生成部１１５と、制御信号生成部１１６と、Ｓクロック（パルス階調制御用クロック：ＳＣＬＫ）生成部１１７と、Ｈｓｙｎｃ信号生成部１１８と、ＤＨｓｙｎｃ信号生成部１２０と、カウンタ１２２と、アドレス生成部１２４と、ルックアップテーブル（ＬＵＴ）切替部１２５と、第一の階調値ルックアップテーブル（ＬＵＴ）１２６ａと、第二の階調値ルックアップテーブル（ＬＵＴ）１２６ｂと、電流補正データメモリ１２７とを有して構成される。アドレス生成部１２４、ＬＵＴ切替部１２５、第一の階調値ＬＵＴ１２６ａ、及び第二の階調値ＬＵＴ１２６ｂは、露光データ生成部の一例である。
【００２０】
変換部１１２は、パーソナルコンピュータ（ＰＣ）２００が出力した、各画素を露光するための画素露光データ（シリアルデータ）を受信し、これをパラレルデータ（６ビット）に変換して、ラインメモリ１１４に供給する。本実施形態の画素露光データは、各画素の階調を示す画素階調データ、及び、各画素においてドットを寄せる位置を示すドット位置データを含んで構成される。
【００２１】
受信部１１１は、ＣＰＵ１３４から印刷モード（印刷方式）受信し、クロック生成部１１５、ＳＣＬＫ生成部１１７及びＬＵＴ切替部１２５に供給する。本実施形態では、通常印刷と高速印刷の２つの印刷モードを有しており、ユーザが図示しない入力手段等を介して印刷モードを選択・設定できるようになっている。通常印刷モードは、階調表現数を落とすことなく高画質な印刷を行う方式であり、例えば、階調数１６で４分割した６４階調の分割制御を実行する。高速印刷モードは、分割画素の階調数の上限を下げる代わりに高速印刷を行う方式であり、例えば、階調数５で４分割の分割制御をすることでＳクロック信号ＳＣＬＫの周波数の増加を抑え、ある程度高画質かつ高速な印刷を行う方式である。
【００２２】
クロック生成部１１５は、コントローラ１１０の動作の基準となるクロック信号ＣＬＫを印刷モードに応じて生成し、制御信号生成部１１６に供給する。このとき、高速印刷モードでは通常印刷モードよりもクロック信号ＣＬＫの周波数を上げるよう設定されている。制御信号生成部１１６は、クロック信号ＣＬＫに基づいて、リード・ライトイネーブル信号ＲＷＥを生成し、ラインメモリ１１４に供給する。また、ＳＣＬＫ生成部１１７は、クロック信号ＣＬＫと印刷モードを受け取り、印刷モードに応じたＳクロック信号ＳＣＬＫ及びストローブ信号ＳＴＢを生成し、ＬＥＤ駆動部１５０に供給する。なお、Ｓクロック信号ＳＣＬＫは、データの転送クロックであるクロック信号ＣＬＫとは独立に設定できる。本実施形態では、Ｓクロック信号ＳＣＬＫは、印刷モードによらずほぼ一定の周波数をとるよう設定される。
【００２３】
ラインメモリ１１４は、画素露光データを１ラインごと格納し、制御信号生成部１１６から供給されるリード・ライトイネーブル信号ＲＷＥに基づいて、当該画素露光データをアドレス生成部１２４に供給する。
【００２４】
Ｈｓｙｎｃ信号生成部１１８は、Ｖｓｙｎｃセンサ１３２が生成した印刷開始信号Ｖｓｙｎｃに基づいて、露光データの送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００及びＤＨｓｙｎｃ信号生成部１２０に供給する。ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃを受け取り、これを逓倍したＤＨｓｙｎｃ信号を生成する。本実施形態では、
ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃの周期を４逓倍して、ＤＨｓｙｎｃ信号を生成する。
【００２５】
カウンタ１２２は、ＤＨｓｙｎｃ信号に基づいてカウントした回数データを、アドレス生成部１２４に供給する。カウンタ１２２のビット数は、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃの分周比に基づいて設定される。本実施形態では、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃを４逓倍するため、カウンタ１２２は、そのビット数が２ビットに設定され、４カウントごとにリセットするよう構成される。
【００２６】
アドレス生成部１２４は、画素露光データ及び回数データに基づいて、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂにおいて、分割画素階調データが格納されたアドレスを指定するアドレス信号を生成する。具体的には、アドレス生成部１２４は、ラインメモリ１１４から供給された所定の画素露光データに対して、回数データを順次付加して複数のアドレス信号を生成する。そして、アドレス生成部１２４は、回数データがリセットされると、他の画素露光データに対して、新たに回数データを順次付加して複数のアドレスデータを生成する。すなわち、本実施形態において、アドレス生成部１２４は、１つの画素露光データに対して、４つの回数データをそれぞれ付加して、４つのアドレス信号を生成する。アドレス信号のビット構成の具体例については、図５において後述する。
【００２７】
ＬＵＴ切替部１２５は、アドレス生成部１２４から受け取ったアドレス信号の供給先となるＬＵＴを、ユーザが選択・設定した印刷モードに応じて、第一の階調値ＬＵＴ１２６ａか第二の階調値ＬＵＴ１２６ｂのいずれかに切替える。
【００２８】
第一の階調値ＬＵＴ１２６ａ及び第二の階調値ＬＵＴ１２６ｂは、画素を構成する各領域の階調を示す分割画素階調データを、アドレスと対応付けて格納する。ＬＵＴ切替部１２５の制御により、第一の階調値ＬＵＴ１２６ａと第二の階調値ＬＵＴ１２６ｂのいずれか一方が、印刷モードに応じて選択され、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂは、アドレス信号を受け取った場合に、当該アドレスに対応する分割画素階調データを、ラインヘッド１４０に出力する。本実施形態において、第一の階調値ＬＵＴ１２６ａは、通常印刷モード実行時に参照されるＬＵＴであり、第二の階調値ＬＵＴ１２６ｂは、高速印刷モード実行時に参照されるＬＵＴである。
【００２９】
本実施形態において、分割画素階調データは、各画素の１／４の領域の階調を示すデータである。すなわち、ある画素を露光するための画素露光データは、アドレス生成部１２４において、当該画素を４つの領域に分割して露光すべく、回数データが付加された４つのアドレスデータに変換される。そして、当該４つのアドレスデータは、さらに、第一の階調値ＬＵＴ１２６ａないし第二の階調値ＬＵＴ１２６ｂにおいて、分割された４つの領域をそれぞれ露光するための領域階調値データに変換される。画素露光データと分割画素階調データとの関係については、図５及び図６において後述する。
【００３０】
電流補正データメモリ１２７は、ＬＥＤアレイ１４２に供給する電流量を補正する電流補正データを格納する。本実施形態において、電流補正データメモリ１２７は、製造プロセスのばらつき等に起因する、当該ラインヘッド１４０に固有の電流補正データを格納しており、これを常にラインヘッド１４０に供給するよう構成されている。本実施形態において、階調値ＬＵＴ１２６から出力された分割画素階調データ（４ビットないし３ビット。以下、まとめて４ビットで表す。）、及び、電流補正データメモリ１２７から出力された電流補正データ（６ビット）は、１０ビットのデータ信号ＤＡＴＡとしてＬＥＤ駆動部１５０に供給される。
【００３１】
エンジン制御部１３０は、Ｖｓｙｎｃセンサ１３２及びＣＰＵ１３４を有して構成されている。Ｖｓｙｎｃセンサ１３２は、画像が形成される媒体のエッジ等を認識し、これに基づいて印刷開始信号Ｖｓｙｎｃを生成してコントローラ１１０及びＰＣ２００に供給する。ＣＰＵ１３４は、印刷モードをコントローラ１１０に供給する。
【００３２】
図４は、ラインヘッド１４０の構成の一例を示す図である。ラインヘッド１４０は、ＬＥＤアレイ１４２、カソードドライバ１４４及びＬＥＤ駆動部１５０を有して構成される。本実施形態のラインヘッド１４０は、ＬＥＤアレイ１４２の数が５６個となるように、図４に示す構成が複数配置されている。また、各ＬＥＤアレイ１４２は、第１の方向の一例である主走査方向に配列された４８個のＬＥＤを有しており、各ＬＥＤが各画素を露光する。なお、ラインヘッド１４０に設けられるＬＥＤアレイ１４２の数、及び、各ＬＥＤ
アレイ１４２内のＬＥＤの数は任意である。
【００３３】
カソードドライバ１４４は、各ＬＥＤアレイ１４２を構成するＬＥＤのカソードに接続されており、各ＬＥＤのカソードをＬＥＤアレイ１４２単位で順次接地する。また、ＬＥＤ駆動部１５０は、カソードドライバ１４４がＬＥＤアレイ１４２を接地する動作に応じて、当該ＬＥＤアレイ１４２に電流を供給して、当該ＬＥＤアレイを発光させる。すなわち、本実施形態において、ＬＥＤ駆動部１５０及びカソードドライバ１４４は、５６個のＬＥＤアレイ１４２を順次発光させて、各画素を露光する。
【００３４】
ＬＥＤ駆動部１５０は、露光制御部の一例であって、ＣＬＫカウンタ１５２と、データラッチ部１５４と、ＳＣＬＫカウンタ１５６と、パルス変調部１５８と、電流出力部１６０とを有して構成される。本実施形態のＬＥＤ駆動部１５０は、制御信号生成部１１６から供給された信号／ＳＴＢ、／ＳＣＬＫ、／Ｈｓｙｎｃ、ＣＬＫ及びＤＡＴＡに基づいて、ＬＥＤアレイ１４２の発光時間及び発光タイミングを制御する。
【００３５】
ＣＬＫカウンタ１５２は、制御信号生成部１１６から供給されたクロック信号ＣＬＫのエッジをカウントする。本実施形態において、ＣＬＫカウンタ１５２は、送信開始信号／Ｈｓｙｎｃのエッジに応じてカウントを開始し、そのカウント値がＬＥＤアレイ１４２に設けられたＬＥＤの個数である４８となったときに、ＳＣＬＫカウンタ１５６をリセットする。
【００３６】
データラッチ部１５４は、ＬＥＤアレイ１４２を構成するＬＥＤの個数である４８個のシフトレジスタ及びラッチを有して構成されている。データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて、データ信号ＤＡＴＡを順次シフトさせるとともに、各ラッチにおいて保持する。また、データラッチ部１５４は、保持されたデータ信号ＤＡＴＡのうち、分割画素階調データ（４ビット）をパルス変調部１５８に供給し、電流補正データ（６ビット）を電流出力部１６０に供給する。
【００３７】
ＳＣＬＫカウンタ１５６は、Ｓクロック信号ＳＣＬＫのエッジをカウントする。ＳＣＬＫカウンタ１５６は、送信開始信号／Ｈｓｙｎｃ及びＣＬＫカウンタ１５２から出力された信号のエッジに応じてリセットされ、信号／ＳＴＢのエッジに応じてカウントを開始する。
【００３８】
パルス変調部１５８は、４８個のコンパレータを有して構成されており、電流出力部１６０を制御して、各ＬＥＤアレイ１４２に設けられた４８個のＬＥＤの発光時間を制御する。具体的には、パルス変調部１５８は、信号／ＳＴＢのエッジに応じて、４８個のＬＥＤが発光を開始するように電流出力部１６０を制御する。また、パルス変調部１５８において、各コンパレータは、ＳＣＬＫカウンタからそのカウント値を受け取り、また、データラッチ部１５４の対応するラッチから分割画素階調データを受け取る。そして、各コンパレータは、受け取ったカウント値が分割画素階調データと一致したときに、対応するＬＥＤの発光を停止するように、電流出力部１６０を制御する。すなわち、４８個のＬＥＤは、略同時に発光を開始し、各ＬＥＤに対応する分割画素階調データの値に応じたタイミングにおいて、それぞれ発光を停止する。これにより、各ＬＥＤの発光時間が制御され、各画素において露光されるドットの階調が制御される。
【００３９】
電流出力部１６０は、パルス変調部１５８からの制御に応じて、ＬＥＤアレイ１４２の各ＬＥＤに対して所定の電流を供給する。具体的には、電流出力部１６０は、各ＬＥＤに対して略同じタイミングで所定の電流の供給を開始し、各ＬＥＤを発光すべき時間に応じて、各ＬＥＤに対する所定の電流の供給を停止する。また、電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、各ＬＥＤに供給する電流量を
補正する。
【００４０】
図５は、階調値ＬＵＴ１２６のデータ構成の一例を示す図である。同図は特に第二の階調値ＬＵＴ１２６ｂのデータ構成の一例を示す図である。図５（Ａ）に示すように、第二の階調値ＬＵＴ１２６ｂは、アドレス信号が示すアドレスと分割画素階調データとを対応付けて格納している。アドレス（８ビット）は、分割Ｈｒｅｑ信号の回数データ（２ビット）、１画素データのドット位置データ（２ビット）、及び画素階調データ（４ビット）からなる画素露光データにより構成される。また、分割画素階調データは、回数データ、ドット位置データ、及び画素階調データに基づいて生成され、第二の階調値ＬＵＴ１２６ｂに予め格納されている。本実施形態では、第二の階調値ＬＵＴ１２６ｂは、高速印刷モード時に参照され、１６階調データを４分割５階調に変換するためのＬＵＴであるから、階調数５、すなわち３ビットの分割画素階調データを有している。
【００４１】
印刷時の分割制御においては、回数データ（２ビット）、ドット位置データ（２ビット）、及び画素階調データ（４ビット）を並べて０〜２５５のリードアドレスを生成し、階調値ＬＵＴ１２６によって、各リードアドレスに対応する分割画素階調データを決定する。これによって、複雑な計算および遅延時間なしに分割画素階調データを生成できる。
【００４２】
図５（Ｂ）は、分割Ｈｒｅｑ信号と回数データ（カウンタ１２２の出力値）との関係を示す図である。本実施形態では、画素露光データに対して回数データ（１〜４回）を付加することにより、露光すべき画素を４つの領域に分割し、各領域に対してそれぞれ階調データを割り当てている。具体的には、「１回目」、「２回目」、「３回目」及び「４回目」とは、それぞれ、画素を分割した４つの領域のうち、１回目、２回目、３回目及び４回目に露光する領域を示す。
【００４３】
図５（Ｃ）は、ドット位置データとビット値との関係を示す図である。「上寄せ」とは、本実施形態による処理を行うことにより、露光するドットを、画素において、当該処理を行わない場合よりも上側に寄せることを示す。また、「中央寄せ」、「上下寄せ」及び「下寄せ」は、同様に、それぞれ中央、上下及び下側にドットを寄せることを示す。本実施形態において、ドット位置データは、画素露光データの一部を構成しており、画素露光データとしてＰＣ２００からコントローラ１１０に供給される。
【００４４】
なお、本実施形態においては第一の階調値ＬＵＴ１２６ａのデータ構成の例を図示省略しているが、第一の階調値ＬＵＴ１２６ａも、第二の階調値ＬＵＴ１２６ｂと同様に、アドレス信号が示すアドレスと分割画素階調データとを対応付けて格納している。アドレス（８ビット）は、２ビットの回数データ、２ビットのドット位置データ、及び４ビットの画素階調データからなる画素露光データにより構成される。分割画素階調データは、画素階調データ及びドット位置データに基づいて生成され、第一の階調値ＬＵＴ１２６ａに予め格納される。本実施形態では、通常印刷モードの階調数を１６としているので、第一の階調値ＬＵＴ１２６ａは、４ビットの分割画素階調データを有することになる。
【００４５】
図６は、画素を構成する領域の階調値の設定方法を示す図である。画素階調データが示す画素階調値は１６階調（４ビット）であり、この１６階調のデータを各画素において露光すべきドットの位置（すなわち、ドット位置データ）に基づいて、画素を副走査方向に分割した領域に対して割り振ることにより、各領域における領域階調値を設定する。
【００４６】
同図は、高速印刷モードにおける、１６階調データを４分割５階調に変換するときの露光イメージを示している。４分割制御では１画素データ（ドット位置データ：２ビット、画素階調データ：４ビット）から４つの分割画素階調データ（階調値：０〜４）を生成する。分割画素階調データは、分割Ｈｒｅｑ信号の回数データ（２ビット）と、１画素データの位置情報（２ビット）、及び画素階調データ（４ビット）から決定され、Ｈｒｅｑ信号の１／４周期である分割Ｈｒｅｑ信号をトリガとして出力される。
【００４７】
例えば、画素階調値が「１２」であり、「上寄せ」を行う場合には、当該画素を構成する４つの領域の領域階調値を上から順番に「４」「４」「４」「０」として、画素における上方の領域を下方の領域よりも強く露光することにより、全体として画素に露光されるドットを上側に寄せることができる。
【００４８】
そして、各領域階調値を３ビットデータとして、アドレス（すなわち、回数データ、ドット位置データ及び画素階調データ）と対応づけることにより、ＬＵＴが作成される。
【００４９】
図７は、画像形成装置の動作を示すタイミングチャートである。図３乃至図５及び図７を参照して、本実施形態における画像形成装置１００の動作について説明する。以下の例では、１ラインは、４８画素からなる５６個のブロックに分割されており（図８及び図９参照）、コントローラ１１０は、ブロック単位（すなわち、４８画素分）でデータをＬＥＤ駆動部１５０に供給し、ＬＥＤ駆動部１５０は、ＬＥＤアレイ１４２単位でＬＥＤを発光させて、ブロック単位で画素を露光している。すなわち、本実施形態の画像形成装置は、５６個のブロックを時分割で露光することにより、媒体に画像を形成する。
【００５０】
以下、まず、コントローラ１１０がＬＥＤ駆動部１５０に露光に必要な各信号及びデータを供給する動作について説明し、次いで、ＬＥＤ駆動部１５０が当該各信号及びデータに基づいて、ＬＥＤアレイ１４２を発光させる動作について説明する。
【００５１】
まず、エンジン制御部１３０において、Ｖｓｙｎｃセンサ１３２が、画像を形成する媒体の先頭を検出し、印刷開始信号Ｖｓｙｎｃの論理値を変化させる。また、Ｈｓｙｎｃ信号生成部１２０は、印刷開始信号Ｖｓｙｎｃの論理値の変化を検出すると、送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００の画像処理部２１０及びＤＨｓｙｎｃ信号生成部１２０に供給する。送信開始信号Ｈｓｙｎｃは、所定の周期でパルスが現れる信号であり、画像処理部２１０は、各パルス（エッジ）を検出すると、１ライン分の画素露光データ（ラスタデータ）の送信を開始する。
【００５２】
画像処理部２１０から送信された画素露光データは、変換部２２０及び１１２を介して、ラインメモリ１１４に蓄積される。ラインメモリ１１４に蓄積された各画素露光データは、制御信号生成部１１６から供給されたリード・ライトイネーブル信号ＲＷＥに応じて、順次、アドレス生成部１２４に供給される。
【００５３】
一方、カウンタ１２２は、送信開始信号Ｈｓｙｎｃを４逓倍したＤＨｓｙｎｃ信号に基づいて、回数データをカウントして、アドレス生成部１２４に供給する。すなわち、カウンタ１２２は、送信開始信号Ｈｓｙｎｃの１周期の間に、「００」、「０１」、「１０」及び「１１」の２ビットデータ（回数データ）を、アドレス生成部１２４に繰り返し供給している。そして、アドレス生成部１２４は、１つの画素露光データに対して４つの回数データを結合した４つのアドレス信号を生成し、順次、階調値ＬＵＴ１２６に供給する。このとき、ＣＰＵ１３４により指示された印刷モードが通常印刷モードであれば、第一の階調値ＬＵＴ１２６ａにアドレス信号が供給され、高速印刷モードであれば、第二の階調値ＬＵＴ１２６ｂにアドレス信号が供給されるように、ＬＵＴ切替部１２５が制御される。そして、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂは、アドレス信号が示すアドレスに応じて、格納された分割画素階調データをＬＥＤ駆動部１５０に供給する。これにより、ＰＣ２００から送信された画素露光データに応じて、印刷モードに応じた分割画素階調データがＬＥＤ駆動部１５０に供給される。
【００５４】
次に、ＬＥＤ駆動部１５０が、ＬＥＤアレイ１４２の各ＬＥＤを発光させる動作について説明する。
【００５５】
まず、送信開始信号／Ｈｓｙｎｃの論理値が変化すると、制御信号生成部１１６は、ＣＬＫカウンタ１５２及びデータラッチ部１５４にクロック信号ＣＬＫを供給する。そして、データラッチ部１５４は、まず、５６個のＬＥＤアレイ１４２のうち、最初に発光させるべきＬＥＤアレイ１４２（１ブロック目（図８及び図９参照））に供給するデータを、コントローラ１１０から受け取り、保持する。具体的には、データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて４８個のＬＥＤを発光させるための分割画素階調データ及び電流補正データ（データ信号ＤＡＴＡ）を順次受信し、当該データを４８個のシフトレジスタにおいて順次シフトさせるとともに、各シフトレジスタに対応するラッチに格納する。
【００５６】
データラッチ部１５４が１ブロック目の分割画素階調データ及び電流補正データをすべて格納すると、信号／ＳＴＢがＨ論理からＬ論理に変化し、１ブロック目のＬＥＤアレイ１４２が発光を開始する。具体的には、信号／ＳＴＢがＬ論理に変化すると、パルス変調部１５８は、４８個のＬＥＤにそれぞれ所定の電流を供給して発光させるよう、電流出力部１６０を制御する。電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、４８個のＬＥＤに所定の電流を供給して発光させる。
【００５７】
また、信号／ＳＴＢがＨ論理からＬ論理に変化すると、ＳＣＬＫカウンタ１５６がリセットされ、ＳＣＬＫカウンタ１５６は、制御信号生成部１１６から供給されたＳクロック信号ＳＣＬＫに基づいてカウントしたカウント値を、パルス変調部１５８に供給する。
【００５８】
パルス変調部１５８は、ＳＣＬＫカウンタ１５６のカウント値と、データラッチ部１５４から供給された、４８個のＬＥＤの分割画素階調データとをそれぞれ比較する。そして、パルス変調部１５８は、カウント値と分割画素階調データが一致した場合に、一致した当該分割画素階調データに対応するＬＥＤの発光を停止するように電流出力部１６０を制御する。本実施形態では、通常印刷モードであれば、分割画素階調データは１６階調の４ビットデータであるため、ＳＣＬＫカウンタ１５６のカウント値が「１５」になるまでに、４８個のＬＥＤに対応する分割画素階調データがカウント値と一致して、１ブロック目のすべてのＬＥＤの発光が停止する（図８参照）。また、高速印刷モードであれば、分割画素階調データは５階調の３ビットデータであるため、ＳＣＬＫカウンタ１５６のカウント値が「４」になるまでに、４８個のＬＥＤに対応する分割画素階調データがカウント値と一致して、１ブロック目のすべてのＬＥＤの発光が停止する（図９参照）。
【００５９】
また、データラッチ部１５４は、パルス変調部１５８が１ブロック目のＬＥＤを発光させている期間において、２ブロック目のＬＥＤを発光させるため、データ信号ＤＡＴＡを受信する。具体的には、データラッチ部１５４は、Ｓクロック信号ＳＣＬＫのエッジに応じてパルス変調部１５８及び電流出力部１６０が１ブロック目のＬＥＤを発光させている期間において、クロック信号ＣＬＫのエッジに応じて、２ブロック目のＬＥＤを発光させるための分割画素階調データ及び電流補正データを４８個のシフトレジスタにおいてシフトさせ、４８個のラッチに保持する。
【００６０】
そして、データラッチ部１５４は、２ブロック目の分割画素階調データ及び電流補正データの受信を完了すると、ラッチに保持されたデータをパルス変調部１５８に供給し、３ブロック目の分割画素階調データ及び電流補正データの受信を開始する。一方、パルス変調部１５８及び電流出力部１６０は、パルス変調部１５８が３ブロック目のデータを受信している期間において、２ブロック目の分割画素階調データ及び電流補正データに基づいて、２ブロック目のＬＥＤの発光を制御する。以上の動作を繰り返すことにより、５６ブロックのＬＥＤアレイ１４２を発光させて、媒体に１ライン分の画像が形成される。なお、本実施形態では、印刷モードに応じてクロック信号ＣＬＫ及びＳクロック信号ＳＣＬＫの周波数を変え（通常印刷モードではクロック信号ＣＬＫ周波数を下げ、高速印刷モードではクロック信号ＣＬＫ周波数を上げる）、Ｓクロック信号は周波数によらずほぼ一定の値を取るようになっているが、１ブロックのデータラッチ時間（クロック信号ＣＬＫ４８個分）が、１ブロックのＬＥＤ発光時間（最大で、通常印刷モードであればＳクロック信号ＳＣＬＫ１５個分、高速印刷モードであればＳクロック信号ＳＣＬＫ４個分）よりも大きくなるように制御される。
【００６１】
図８及び図９は、本実施形態の画像形成装置により、画素を４つの領域に分割して、１ラインをＨｓｙｎｃ信号の１／４周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図８は通常印刷モードにおける模式図であり、図９は高速印刷モードにおける模式図である。
【００６２】
図１０は、本実施形態の分割制御処理を行わない画像形成装置（比較例）により、１ラインをＨｓｙｎｃ信号の１周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図８乃至図１０はともに、１ライン分の画素を露光するときに、ブロック１からブロック５６にかけて順番に時分割で露光した結果を例に示している。
【００６３】
図１０に示すように、比較例により５６ブロック分の画素を露光した場合には、副走査方向における、最初に露光したブロック１におけるドットと、最後に露光したブロック５６におけるドットとの間では、Ｈｓｙｎｃ信号の約１周期分の位置ずれが生じる。一方、図８及び図９に示すように、本実施形態の画像形成装置では、画素を１／４周期ごとに分割して露光するので、約１／４周期分の位置ずれしか生じないため、媒体に高画質な画像を形成することができる。
【００６４】
また、図１０に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、例えば、画素Ａに示すように、画素におけるドットの位置が最上部に偏るという問題が生じる。一方、図８及び図９に示すように、分割制御を行う画像形成装置では、例えば画素を１／４周期ごとに分割して露光するので、各画素においてドットを均一に分布させることができるため、媒体に高画質な画像を形成することができる。
【００６５】
さらに、図１０に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、画素におけるドットの位置を制御することができないという問題が生じる。一方、図８及び図９の画素Ｂ及びＣに示すように、本実施形態の画像形成装置では、画素においてドットを所望の位置に制御することができるので、特に画像の斜線部分や曲線部分の平滑化処理が容易となる。ひいては、媒体にさらに高画質な画像を形成することができる。
【００６６】
また、図８と図９を比較すると、図８の階調数は１５であるのに対して、図９の階調数は４である。このように、高速印刷モード（図９）では階調数の上限が下がるため、印刷画像の品質は通常印刷モード（図８）よりも若干劣る。しかしながら、高速印刷モードではＬＥＤ発光期間が通常印刷モードのときよりも短くなる（本実施形態ではほぼ１／４）ため、その分、高速に印刷を行うことが可能となる。
【００６７】
図１１は、本実施形態における高速印刷モードにおける画素の成長方向を制御したイメージを示す図である。なお、本実施形態において、高速印刷モードは副走査方向４分割５階調の分割制御を行うので、分割画素の階調値は０〜４のいずれかになる。
【００６８】
次に、分割画素の階調数の上限値の算出方法を示す。１ドットの径をＳｄｏｔ（mm）、印刷画像の解像度をＤｐｉ（dpi）、画像形成装置のプロセス速度をＳｐ（mm/sec）、ラインデータリクエスト信号（Ｈｒｅｑ信号）の周期をＴｈ（sec）、１画素の副走査方向の分割数をＮｄｉｖ、分割ラインデータリクエスト信号（ＤｉｖＨｒｅｑ信号）の周期をＴｄｉｖｈ（sec）、ラインヘッドの時分割数（デューティ）をＤｕｔｙ、１デューティの出力期間をＴｓｃｌｋ（sec）、Ｓクロック（パルス階調制御用クロック）ＳＣＬＫの最大周波数をＦｓｍａｘ（Hz）と定義すると、分割画素の階調数の上限値Ｇｄｍａｘは以下の式により算出される。
【００６９】
まず、１インチ＝２５．４ｍｍとすると、１ドットの径は［式１］により算出される。
［式１］ Ｓｄｏｔ＝１／（Ｄｐｉ／２５．４）
このとき、ラインデータリクエスト信号（Ｈｒｅｑ信号）の周期は［式２］により算出される。
［式２］ Ｔｈ＝Ｓｄｏｔ／Ｓｐ
そして、分割ラインデータリクエスト信号（ＤｉｖＨｒｅｑ信号）の周期は［式３］により算出される。
［式３］ Ｔｄｉｖｈ＝Ｔｈ／Ｎｄｉｖ
すると、１デューティの出力期間は［式４］により算出される。
［式４］ Ｔｓｃｌｋ＝Ｔｄｉｖｈ／Ｄｕｔｙ
このとき、ＳクロックＳＣＬＫの最大周波数は［式５］により算出されるので、分割画素の階調数の上限値はＴｓｃｌｋとＦｓｍａｘから［式６］で求めることができる。
［式５］ Ｆｓｍａｘ＝１／（Ｔｓｃｌｋ／Ｇｓｍａｘ）
［式６］ Ｇｄｍａｘ＝Ｆｓｍａｘ×Ｔｓｃｌｋ
【００７０】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、他の様々な形で実施することができる。このため、上記実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。
【００７１】
本実施形態の画像形成装置において、各画素を分割した領域の数は任意である。各画素をＮ個（Ｎは２以上の整数）の領域に分割して露光する場合には、Ｎの数に応じて、各データのビット数や信号の周期等を適宜変更すればよい。なお、分割数Ｎを大きくするとＳクロック信号ＳＣＬＫの周波数が大きくなるので、ラインヘッドの動作可能範囲を超えないようにするために、階調数を落とす必要が生じる場合がある。また、印刷速度の観点からみれば、分割数Ｎと階調数はトレードオフの関係にある。
【００７２】
例えば、各画素を３つの領域に分割して露光する場合には、ＤＨｓｙｎｃ信号をＨｓｙｎｃ信号の１／３周期とし、カウンタ１２２のビット数を２ビットとすればよい。また、それに応じて、階調値ＬＵＴ１２６に格納するアドレス及び領域階調データを設定すればよい。
【００７３】
また、本実施形態では、通常印刷モード用のＬＵＴと高速印刷モード用のＬＵＴの２つのＬＵＴを予め持っているものについて説明したが、基準となるＬＵＴを１つだけ持っていて、印刷時にユーザ等によって指定された印刷スピードに合わせたＬＵＴを自動生成するようにしてもよい。このようにすれば、ＬＵＴを記録するためのメモリ領域が小さくすみので、製造コストを抑えることができるようになる。
【図面の簡単な説明】
【００７４】
【図１】Ｓクロック（パルス階調値制御用クロック）ＳＣＬＫのタイミングチャートの一例を示す図である。
【図２】高速印刷の概要を示す図である。
【図３】画像形成装置１００の構成の一例を示す図である。
【図４】ラインヘッド１４０の構成の一例を示す図である。
【図５】階調値ＬＵＴ１２６のデータ構成の一例を示す図である。
【図６】画素を構成する領域の階調値の設定方法を示す図である。
【図７】画像形成装置の動作を示すタイミングチャートである。
【図８】通常印刷モード時に画像形成装置により露光されたドットの状態を示す模式図である。
【図９】高速印刷モード時に画像形成装置により露光されたドットの状態を示す模式図である。
【図１０】比較例により露光されたドットの状態を示す模式図である。
【図１１】高速印刷モードにおける画素の成長方向を制御したイメージを示す図である。
【符号の説明】
【００７５】
１００ 画像形成装置、１１０ コントローラ、１１１ 受信部、１１２ 変換部、１１４ ラインメモリ、１１５ クロック生成部、１１６ 制御信号生成部、１１７ ＳＣＬＫ生成部、１１８ Ｈｓｙｎｃ信号生成部、１２０ ＤＨｓｙｎｃ信号生成部、１２２ カウンタ、１２４ アドレス生成部、１２５ ＬＵＴ切替部、１２６ 階調値ＬＵＴ、１２６ａ 第一の階調値ＬＵＴ、１２６ｂ 第二の階調値ＬＵＴ、１２７ 電流補正データメモリ、１３０ エンジン制御部、１３２ Ｖｓｙｎｃセンサ、１３４ ＣＰＵ、１４０ ラインヘッド、１４２ ＬＥＤアレイ、１４４ カソードドライバ、１５０ ＬＥＤ駆動部、１５２ ＣＬＫカウンタ、１５４ データラッチ部、１５６ ＳＣＬＫカウンタ、１５８ パルス変調部、１６０ 電流出力部、２００ ＰＣ、２１０ 画像処理部、２２０ 変換部
【技術分野】
【０００１】
本発明は、露光ヘッド制御装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
従来のＬＥＤプリントヘッドを有する画像形成装置として、特許文献１に開示されたものがある。上記特許文献１に開示された従来の画像形成装置は、画像データの階調に応じてＬＥＤの点灯時間を変化させる点灯基準クロックの周期を、画像データの階調に応じて変更している。
【０００３】
また、本願の出願人は特許文献２において、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供する画像形成装置を開示している。
【特許文献１】特開２００２−２４８８０８号公報
【特許文献２】特開２００６−２４８１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献２に記載の画像形成装置において、ラインヘッドの各画素の階調値制御はパルス幅変調（ＰＷＭ）で行われ、１ラスタ期間を時分割してブロック単位で露光素子を発光させる（時分割マトリックス駆動）。図１（Ａ）に示すように、ＰＷＭのクロック、すなわち、Ｓクロック（パルス階調値制御用クロック）ＳＣＬＫはデータの転送クロックＣＬＫとは独立に設定できる。４ビット階調（１６階調：０〜１５）のラインヘッドを副走査方向に複数に分割する分割露光を行う場合には、各分割期間において４ビット階調をもつので、例えば４分割を行うことで６ビット階調（１６階調×４＝６４階調：０〜６３）を表現することが可能となる。
【０００５】
ところで、特許文献２に記載されているような分割制御による高画質印刷を行う画像形成装置において、より高速に印刷することが求められる場合がある。このとき、図１（Ｂ）に示すように、高速印刷を行うためにＳクロック信号ＳＣＬＫの周波数を上げることが考えられるが、ラインヘッド全体の光パワーの下限値がＳクロック信号ＳＣＬＫの動作周波数の限界値（上限値）に依存するため、Ｓクロック信号ＳＣＬＫの周波数を単純に上げても、ラインヘッドの動作可能範囲を超えてしまう場合があり、この場合にはラインヘッドが点灯しなくなるため、副走査方向の複数分割制御による高画質化印刷を実現することができないという問題がある。
【０００６】
本発明は、かかる実情に鑑み、分割制御における高速印刷、すなわち、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供するとともに、より高速に印刷を行うことを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明による露光ヘッド制御装置は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする。
【０００８】
かかる発明によれば、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供するとともに、通常の分割制御による印刷よりも高速に印刷を行うことが可能となる。
【０００９】
また、本発明による露光ヘッド制御装置は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備える露光ヘッド制御装置において、露光制御部は、第一の最大階調数によって生成された第一の領域階調データによって露光制御を行う第一の分割制御と、前記第一の最大階調数よりも小さい第二の最大階調数によって生成された第二の領域階調データによって露光制御を行う第二の分割制御と、を実行可能であることを特徴とする。
【００１０】
かかる発明によれば、第一及び第二のいずれの分割制御においても、１画素を副走査方向に複数に分割し、分割した単位画素の階調値を適切に変換することによって、高画質の印刷画像を提供することができる。同時に、第二の分割制御は、第一の分割制御による印刷よりも高速に印刷を行うことが可能となる。
【００１１】
ここで、第一の分割制御と第二の分割制御は、複数の発光素子の発光時間の基準となるパルス階調値制御用クロックのクロック周波数が同程度であることが望ましい。かかる発明によれば、第二の分割制御において、階調数を落としかつパルス階調値制御用クロックのクロック周波数を高周波数化を抑えることによって、分割制御による高品質の印刷を実行するとともに、より高速な印刷を行う場合であっても、露光ヘッドの発光素子が発光しなくなることを防止することが可能となる。
【００１２】
また、露光データ生成部は、画素階調データと領域階調データとを対応づけて格納した階調値テーブルを少なくとも二つ有し、一方の階調値テーブルを前記第一の分割制御用に使用し、他方の階調値テーブルを前記第二の分割制御用に使用することが好ましい。かかる発明によれば、参照するテーブルを切替えるだけで、第一又は第二のいずれかの分割制御を実行することができるようになる。
【００１３】
さらに、本発明による画像形成装置は、上記露光ヘッド制御装置を備えている。
【００１４】
また、本発明による露光ヘッド制御方法は、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置における露光ヘッドの制御方法である。このとき、第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成するステップと、領域階調データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光するステップと、を備え、領域階調データの階調数が画素階調データの階調数よりも小さいことを特徴とする。
【００１５】
本発明のプログラムは、上記露光ヘッド制御方法の各ステップを、画像形成装置の備えるコンピュータに実行させることを特徴とする。本発明のプログラムは、ＣＤ−ＲＯＭ等の光学ディスク、磁気ディスク、半導体メモリなどの各種の記録媒体を通じて、又は通信ネットワークなどを介してダウンロードすることにより、コンピュータにインストール又はロードすることができる。
【００１６】
なお、本明細書等において、手段とは、単に物理的手段を意味するものではなく、その手段が有する機能をソフトウェアによって実現する場合も含む。また、１つの手段が有する機能が２つ以上の物理的手段により実現されても、２つ以上の手段の機能が１つの物理的手段により実現されてもよい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図３は、画像形成装置１００の構成の一例を示す図である。画像形成装置１００は、露光ヘッド制御装置の一例であるコントローラ１１０と、エンジン部を制御するエンジン制御部１３０と、ラインヘッド１４０とを備えて構成される。
【００１９】
コントローラ１１０は、受信部１１１と、変換部１１２と、ラインメモリ１１４と、クロック生成部１１５と、制御信号生成部１１６と、Ｓクロック（パルス階調制御用クロック：ＳＣＬＫ）生成部１１７と、Ｈｓｙｎｃ信号生成部１１８と、ＤＨｓｙｎｃ信号生成部１２０と、カウンタ１２２と、アドレス生成部１２４と、ルックアップテーブル（ＬＵＴ）切替部１２５と、第一の階調値ルックアップテーブル（ＬＵＴ）１２６ａと、第二の階調値ルックアップテーブル（ＬＵＴ）１２６ｂと、電流補正データメモリ１２７とを有して構成される。アドレス生成部１２４、ＬＵＴ切替部１２５、第一の階調値ＬＵＴ１２６ａ、及び第二の階調値ＬＵＴ１２６ｂは、露光データ生成部の一例である。
【００２０】
変換部１１２は、パーソナルコンピュータ（ＰＣ）２００が出力した、各画素を露光するための画素露光データ（シリアルデータ）を受信し、これをパラレルデータ（６ビット）に変換して、ラインメモリ１１４に供給する。本実施形態の画素露光データは、各画素の階調を示す画素階調データ、及び、各画素においてドットを寄せる位置を示すドット位置データを含んで構成される。
【００２１】
受信部１１１は、ＣＰＵ１３４から印刷モード（印刷方式）受信し、クロック生成部１１５、ＳＣＬＫ生成部１１７及びＬＵＴ切替部１２５に供給する。本実施形態では、通常印刷と高速印刷の２つの印刷モードを有しており、ユーザが図示しない入力手段等を介して印刷モードを選択・設定できるようになっている。通常印刷モードは、階調表現数を落とすことなく高画質な印刷を行う方式であり、例えば、階調数１６で４分割した６４階調の分割制御を実行する。高速印刷モードは、分割画素の階調数の上限を下げる代わりに高速印刷を行う方式であり、例えば、階調数５で４分割の分割制御をすることでＳクロック信号ＳＣＬＫの周波数の増加を抑え、ある程度高画質かつ高速な印刷を行う方式である。
【００２２】
クロック生成部１１５は、コントローラ１１０の動作の基準となるクロック信号ＣＬＫを印刷モードに応じて生成し、制御信号生成部１１６に供給する。このとき、高速印刷モードでは通常印刷モードよりもクロック信号ＣＬＫの周波数を上げるよう設定されている。制御信号生成部１１６は、クロック信号ＣＬＫに基づいて、リード・ライトイネーブル信号ＲＷＥを生成し、ラインメモリ１１４に供給する。また、ＳＣＬＫ生成部１１７は、クロック信号ＣＬＫと印刷モードを受け取り、印刷モードに応じたＳクロック信号ＳＣＬＫ及びストローブ信号ＳＴＢを生成し、ＬＥＤ駆動部１５０に供給する。なお、Ｓクロック信号ＳＣＬＫは、データの転送クロックであるクロック信号ＣＬＫとは独立に設定できる。本実施形態では、Ｓクロック信号ＳＣＬＫは、印刷モードによらずほぼ一定の周波数をとるよう設定される。
【００２３】
ラインメモリ１１４は、画素露光データを１ラインごと格納し、制御信号生成部１１６から供給されるリード・ライトイネーブル信号ＲＷＥに基づいて、当該画素露光データをアドレス生成部１２４に供給する。
【００２４】
Ｈｓｙｎｃ信号生成部１１８は、Ｖｓｙｎｃセンサ１３２が生成した印刷開始信号Ｖｓｙｎｃに基づいて、露光データの送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００及びＤＨｓｙｎｃ信号生成部１２０に供給する。ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃを受け取り、これを逓倍したＤＨｓｙｎｃ信号を生成する。本実施形態では、
ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃの周期を４逓倍して、ＤＨｓｙｎｃ信号を生成する。
【００２５】
カウンタ１２２は、ＤＨｓｙｎｃ信号に基づいてカウントした回数データを、アドレス生成部１２４に供給する。カウンタ１２２のビット数は、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃの分周比に基づいて設定される。本実施形態では、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃを４逓倍するため、カウンタ１２２は、そのビット数が２ビットに設定され、４カウントごとにリセットするよう構成される。
【００２６】
アドレス生成部１２４は、画素露光データ及び回数データに基づいて、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂにおいて、分割画素階調データが格納されたアドレスを指定するアドレス信号を生成する。具体的には、アドレス生成部１２４は、ラインメモリ１１４から供給された所定の画素露光データに対して、回数データを順次付加して複数のアドレス信号を生成する。そして、アドレス生成部１２４は、回数データがリセットされると、他の画素露光データに対して、新たに回数データを順次付加して複数のアドレスデータを生成する。すなわち、本実施形態において、アドレス生成部１２４は、１つの画素露光データに対して、４つの回数データをそれぞれ付加して、４つのアドレス信号を生成する。アドレス信号のビット構成の具体例については、図５において後述する。
【００２７】
ＬＵＴ切替部１２５は、アドレス生成部１２４から受け取ったアドレス信号の供給先となるＬＵＴを、ユーザが選択・設定した印刷モードに応じて、第一の階調値ＬＵＴ１２６ａか第二の階調値ＬＵＴ１２６ｂのいずれかに切替える。
【００２８】
第一の階調値ＬＵＴ１２６ａ及び第二の階調値ＬＵＴ１２６ｂは、画素を構成する各領域の階調を示す分割画素階調データを、アドレスと対応付けて格納する。ＬＵＴ切替部１２５の制御により、第一の階調値ＬＵＴ１２６ａと第二の階調値ＬＵＴ１２６ｂのいずれか一方が、印刷モードに応じて選択され、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂは、アドレス信号を受け取った場合に、当該アドレスに対応する分割画素階調データを、ラインヘッド１４０に出力する。本実施形態において、第一の階調値ＬＵＴ１２６ａは、通常印刷モード実行時に参照されるＬＵＴであり、第二の階調値ＬＵＴ１２６ｂは、高速印刷モード実行時に参照されるＬＵＴである。
【００２９】
本実施形態において、分割画素階調データは、各画素の１／４の領域の階調を示すデータである。すなわち、ある画素を露光するための画素露光データは、アドレス生成部１２４において、当該画素を４つの領域に分割して露光すべく、回数データが付加された４つのアドレスデータに変換される。そして、当該４つのアドレスデータは、さらに、第一の階調値ＬＵＴ１２６ａないし第二の階調値ＬＵＴ１２６ｂにおいて、分割された４つの領域をそれぞれ露光するための領域階調値データに変換される。画素露光データと分割画素階調データとの関係については、図５及び図６において後述する。
【００３０】
電流補正データメモリ１２７は、ＬＥＤアレイ１４２に供給する電流量を補正する電流補正データを格納する。本実施形態において、電流補正データメモリ１２７は、製造プロセスのばらつき等に起因する、当該ラインヘッド１４０に固有の電流補正データを格納しており、これを常にラインヘッド１４０に供給するよう構成されている。本実施形態において、階調値ＬＵＴ１２６から出力された分割画素階調データ（４ビットないし３ビット。以下、まとめて４ビットで表す。）、及び、電流補正データメモリ１２７から出力された電流補正データ（６ビット）は、１０ビットのデータ信号ＤＡＴＡとしてＬＥＤ駆動部１５０に供給される。
【００３１】
エンジン制御部１３０は、Ｖｓｙｎｃセンサ１３２及びＣＰＵ１３４を有して構成されている。Ｖｓｙｎｃセンサ１３２は、画像が形成される媒体のエッジ等を認識し、これに基づいて印刷開始信号Ｖｓｙｎｃを生成してコントローラ１１０及びＰＣ２００に供給する。ＣＰＵ１３４は、印刷モードをコントローラ１１０に供給する。
【００３２】
図４は、ラインヘッド１４０の構成の一例を示す図である。ラインヘッド１４０は、ＬＥＤアレイ１４２、カソードドライバ１４４及びＬＥＤ駆動部１５０を有して構成される。本実施形態のラインヘッド１４０は、ＬＥＤアレイ１４２の数が５６個となるように、図４に示す構成が複数配置されている。また、各ＬＥＤアレイ１４２は、第１の方向の一例である主走査方向に配列された４８個のＬＥＤを有しており、各ＬＥＤが各画素を露光する。なお、ラインヘッド１４０に設けられるＬＥＤアレイ１４２の数、及び、各ＬＥＤ
アレイ１４２内のＬＥＤの数は任意である。
【００３３】
カソードドライバ１４４は、各ＬＥＤアレイ１４２を構成するＬＥＤのカソードに接続されており、各ＬＥＤのカソードをＬＥＤアレイ１４２単位で順次接地する。また、ＬＥＤ駆動部１５０は、カソードドライバ１４４がＬＥＤアレイ１４２を接地する動作に応じて、当該ＬＥＤアレイ１４２に電流を供給して、当該ＬＥＤアレイを発光させる。すなわち、本実施形態において、ＬＥＤ駆動部１５０及びカソードドライバ１４４は、５６個のＬＥＤアレイ１４２を順次発光させて、各画素を露光する。
【００３４】
ＬＥＤ駆動部１５０は、露光制御部の一例であって、ＣＬＫカウンタ１５２と、データラッチ部１５４と、ＳＣＬＫカウンタ１５６と、パルス変調部１５８と、電流出力部１６０とを有して構成される。本実施形態のＬＥＤ駆動部１５０は、制御信号生成部１１６から供給された信号／ＳＴＢ、／ＳＣＬＫ、／Ｈｓｙｎｃ、ＣＬＫ及びＤＡＴＡに基づいて、ＬＥＤアレイ１４２の発光時間及び発光タイミングを制御する。
【００３５】
ＣＬＫカウンタ１５２は、制御信号生成部１１６から供給されたクロック信号ＣＬＫのエッジをカウントする。本実施形態において、ＣＬＫカウンタ１５２は、送信開始信号／Ｈｓｙｎｃのエッジに応じてカウントを開始し、そのカウント値がＬＥＤアレイ１４２に設けられたＬＥＤの個数である４８となったときに、ＳＣＬＫカウンタ１５６をリセットする。
【００３６】
データラッチ部１５４は、ＬＥＤアレイ１４２を構成するＬＥＤの個数である４８個のシフトレジスタ及びラッチを有して構成されている。データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて、データ信号ＤＡＴＡを順次シフトさせるとともに、各ラッチにおいて保持する。また、データラッチ部１５４は、保持されたデータ信号ＤＡＴＡのうち、分割画素階調データ（４ビット）をパルス変調部１５８に供給し、電流補正データ（６ビット）を電流出力部１６０に供給する。
【００３７】
ＳＣＬＫカウンタ１５６は、Ｓクロック信号ＳＣＬＫのエッジをカウントする。ＳＣＬＫカウンタ１５６は、送信開始信号／Ｈｓｙｎｃ及びＣＬＫカウンタ１５２から出力された信号のエッジに応じてリセットされ、信号／ＳＴＢのエッジに応じてカウントを開始する。
【００３８】
パルス変調部１５８は、４８個のコンパレータを有して構成されており、電流出力部１６０を制御して、各ＬＥＤアレイ１４２に設けられた４８個のＬＥＤの発光時間を制御する。具体的には、パルス変調部１５８は、信号／ＳＴＢのエッジに応じて、４８個のＬＥＤが発光を開始するように電流出力部１６０を制御する。また、パルス変調部１５８において、各コンパレータは、ＳＣＬＫカウンタからそのカウント値を受け取り、また、データラッチ部１５４の対応するラッチから分割画素階調データを受け取る。そして、各コンパレータは、受け取ったカウント値が分割画素階調データと一致したときに、対応するＬＥＤの発光を停止するように、電流出力部１６０を制御する。すなわち、４８個のＬＥＤは、略同時に発光を開始し、各ＬＥＤに対応する分割画素階調データの値に応じたタイミングにおいて、それぞれ発光を停止する。これにより、各ＬＥＤの発光時間が制御され、各画素において露光されるドットの階調が制御される。
【００３９】
電流出力部１６０は、パルス変調部１５８からの制御に応じて、ＬＥＤアレイ１４２の各ＬＥＤに対して所定の電流を供給する。具体的には、電流出力部１６０は、各ＬＥＤに対して略同じタイミングで所定の電流の供給を開始し、各ＬＥＤを発光すべき時間に応じて、各ＬＥＤに対する所定の電流の供給を停止する。また、電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、各ＬＥＤに供給する電流量を
補正する。
【００４０】
図５は、階調値ＬＵＴ１２６のデータ構成の一例を示す図である。同図は特に第二の階調値ＬＵＴ１２６ｂのデータ構成の一例を示す図である。図５（Ａ）に示すように、第二の階調値ＬＵＴ１２６ｂは、アドレス信号が示すアドレスと分割画素階調データとを対応付けて格納している。アドレス（８ビット）は、分割Ｈｒｅｑ信号の回数データ（２ビット）、１画素データのドット位置データ（２ビット）、及び画素階調データ（４ビット）からなる画素露光データにより構成される。また、分割画素階調データは、回数データ、ドット位置データ、及び画素階調データに基づいて生成され、第二の階調値ＬＵＴ１２６ｂに予め格納されている。本実施形態では、第二の階調値ＬＵＴ１２６ｂは、高速印刷モード時に参照され、１６階調データを４分割５階調に変換するためのＬＵＴであるから、階調数５、すなわち３ビットの分割画素階調データを有している。
【００４１】
印刷時の分割制御においては、回数データ（２ビット）、ドット位置データ（２ビット）、及び画素階調データ（４ビット）を並べて０〜２５５のリードアドレスを生成し、階調値ＬＵＴ１２６によって、各リードアドレスに対応する分割画素階調データを決定する。これによって、複雑な計算および遅延時間なしに分割画素階調データを生成できる。
【００４２】
図５（Ｂ）は、分割Ｈｒｅｑ信号と回数データ（カウンタ１２２の出力値）との関係を示す図である。本実施形態では、画素露光データに対して回数データ（１〜４回）を付加することにより、露光すべき画素を４つの領域に分割し、各領域に対してそれぞれ階調データを割り当てている。具体的には、「１回目」、「２回目」、「３回目」及び「４回目」とは、それぞれ、画素を分割した４つの領域のうち、１回目、２回目、３回目及び４回目に露光する領域を示す。
【００４３】
図５（Ｃ）は、ドット位置データとビット値との関係を示す図である。「上寄せ」とは、本実施形態による処理を行うことにより、露光するドットを、画素において、当該処理を行わない場合よりも上側に寄せることを示す。また、「中央寄せ」、「上下寄せ」及び「下寄せ」は、同様に、それぞれ中央、上下及び下側にドットを寄せることを示す。本実施形態において、ドット位置データは、画素露光データの一部を構成しており、画素露光データとしてＰＣ２００からコントローラ１１０に供給される。
【００４４】
なお、本実施形態においては第一の階調値ＬＵＴ１２６ａのデータ構成の例を図示省略しているが、第一の階調値ＬＵＴ１２６ａも、第二の階調値ＬＵＴ１２６ｂと同様に、アドレス信号が示すアドレスと分割画素階調データとを対応付けて格納している。アドレス（８ビット）は、２ビットの回数データ、２ビットのドット位置データ、及び４ビットの画素階調データからなる画素露光データにより構成される。分割画素階調データは、画素階調データ及びドット位置データに基づいて生成され、第一の階調値ＬＵＴ１２６ａに予め格納される。本実施形態では、通常印刷モードの階調数を１６としているので、第一の階調値ＬＵＴ１２６ａは、４ビットの分割画素階調データを有することになる。
【００４５】
図６は、画素を構成する領域の階調値の設定方法を示す図である。画素階調データが示す画素階調値は１６階調（４ビット）であり、この１６階調のデータを各画素において露光すべきドットの位置（すなわち、ドット位置データ）に基づいて、画素を副走査方向に分割した領域に対して割り振ることにより、各領域における領域階調値を設定する。
【００４６】
同図は、高速印刷モードにおける、１６階調データを４分割５階調に変換するときの露光イメージを示している。４分割制御では１画素データ（ドット位置データ：２ビット、画素階調データ：４ビット）から４つの分割画素階調データ（階調値：０〜４）を生成する。分割画素階調データは、分割Ｈｒｅｑ信号の回数データ（２ビット）と、１画素データの位置情報（２ビット）、及び画素階調データ（４ビット）から決定され、Ｈｒｅｑ信号の１／４周期である分割Ｈｒｅｑ信号をトリガとして出力される。
【００４７】
例えば、画素階調値が「１２」であり、「上寄せ」を行う場合には、当該画素を構成する４つの領域の領域階調値を上から順番に「４」「４」「４」「０」として、画素における上方の領域を下方の領域よりも強く露光することにより、全体として画素に露光されるドットを上側に寄せることができる。
【００４８】
そして、各領域階調値を３ビットデータとして、アドレス（すなわち、回数データ、ドット位置データ及び画素階調データ）と対応づけることにより、ＬＵＴが作成される。
【００４９】
図７は、画像形成装置の動作を示すタイミングチャートである。図３乃至図５及び図７を参照して、本実施形態における画像形成装置１００の動作について説明する。以下の例では、１ラインは、４８画素からなる５６個のブロックに分割されており（図８及び図９参照）、コントローラ１１０は、ブロック単位（すなわち、４８画素分）でデータをＬＥＤ駆動部１５０に供給し、ＬＥＤ駆動部１５０は、ＬＥＤアレイ１４２単位でＬＥＤを発光させて、ブロック単位で画素を露光している。すなわち、本実施形態の画像形成装置は、５６個のブロックを時分割で露光することにより、媒体に画像を形成する。
【００５０】
以下、まず、コントローラ１１０がＬＥＤ駆動部１５０に露光に必要な各信号及びデータを供給する動作について説明し、次いで、ＬＥＤ駆動部１５０が当該各信号及びデータに基づいて、ＬＥＤアレイ１４２を発光させる動作について説明する。
【００５１】
まず、エンジン制御部１３０において、Ｖｓｙｎｃセンサ１３２が、画像を形成する媒体の先頭を検出し、印刷開始信号Ｖｓｙｎｃの論理値を変化させる。また、Ｈｓｙｎｃ信号生成部１２０は、印刷開始信号Ｖｓｙｎｃの論理値の変化を検出すると、送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００の画像処理部２１０及びＤＨｓｙｎｃ信号生成部１２０に供給する。送信開始信号Ｈｓｙｎｃは、所定の周期でパルスが現れる信号であり、画像処理部２１０は、各パルス（エッジ）を検出すると、１ライン分の画素露光データ（ラスタデータ）の送信を開始する。
【００５２】
画像処理部２１０から送信された画素露光データは、変換部２２０及び１１２を介して、ラインメモリ１１４に蓄積される。ラインメモリ１１４に蓄積された各画素露光データは、制御信号生成部１１６から供給されたリード・ライトイネーブル信号ＲＷＥに応じて、順次、アドレス生成部１２４に供給される。
【００５３】
一方、カウンタ１２２は、送信開始信号Ｈｓｙｎｃを４逓倍したＤＨｓｙｎｃ信号に基づいて、回数データをカウントして、アドレス生成部１２４に供給する。すなわち、カウンタ１２２は、送信開始信号Ｈｓｙｎｃの１周期の間に、「００」、「０１」、「１０」及び「１１」の２ビットデータ（回数データ）を、アドレス生成部１２４に繰り返し供給している。そして、アドレス生成部１２４は、１つの画素露光データに対して４つの回数データを結合した４つのアドレス信号を生成し、順次、階調値ＬＵＴ１２６に供給する。このとき、ＣＰＵ１３４により指示された印刷モードが通常印刷モードであれば、第一の階調値ＬＵＴ１２６ａにアドレス信号が供給され、高速印刷モードであれば、第二の階調値ＬＵＴ１２６ｂにアドレス信号が供給されるように、ＬＵＴ切替部１２５が制御される。そして、第一の階調値ＬＵＴ１２６ａ又は第二の階調値ＬＵＴ１２６ｂは、アドレス信号が示すアドレスに応じて、格納された分割画素階調データをＬＥＤ駆動部１５０に供給する。これにより、ＰＣ２００から送信された画素露光データに応じて、印刷モードに応じた分割画素階調データがＬＥＤ駆動部１５０に供給される。
【００５４】
次に、ＬＥＤ駆動部１５０が、ＬＥＤアレイ１４２の各ＬＥＤを発光させる動作について説明する。
【００５５】
まず、送信開始信号／Ｈｓｙｎｃの論理値が変化すると、制御信号生成部１１６は、ＣＬＫカウンタ１５２及びデータラッチ部１５４にクロック信号ＣＬＫを供給する。そして、データラッチ部１５４は、まず、５６個のＬＥＤアレイ１４２のうち、最初に発光させるべきＬＥＤアレイ１４２（１ブロック目（図８及び図９参照））に供給するデータを、コントローラ１１０から受け取り、保持する。具体的には、データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて４８個のＬＥＤを発光させるための分割画素階調データ及び電流補正データ（データ信号ＤＡＴＡ）を順次受信し、当該データを４８個のシフトレジスタにおいて順次シフトさせるとともに、各シフトレジスタに対応するラッチに格納する。
【００５６】
データラッチ部１５４が１ブロック目の分割画素階調データ及び電流補正データをすべて格納すると、信号／ＳＴＢがＨ論理からＬ論理に変化し、１ブロック目のＬＥＤアレイ１４２が発光を開始する。具体的には、信号／ＳＴＢがＬ論理に変化すると、パルス変調部１５８は、４８個のＬＥＤにそれぞれ所定の電流を供給して発光させるよう、電流出力部１６０を制御する。電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、４８個のＬＥＤに所定の電流を供給して発光させる。
【００５７】
また、信号／ＳＴＢがＨ論理からＬ論理に変化すると、ＳＣＬＫカウンタ１５６がリセットされ、ＳＣＬＫカウンタ１５６は、制御信号生成部１１６から供給されたＳクロック信号ＳＣＬＫに基づいてカウントしたカウント値を、パルス変調部１５８に供給する。
【００５８】
パルス変調部１５８は、ＳＣＬＫカウンタ１５６のカウント値と、データラッチ部１５４から供給された、４８個のＬＥＤの分割画素階調データとをそれぞれ比較する。そして、パルス変調部１５８は、カウント値と分割画素階調データが一致した場合に、一致した当該分割画素階調データに対応するＬＥＤの発光を停止するように電流出力部１６０を制御する。本実施形態では、通常印刷モードであれば、分割画素階調データは１６階調の４ビットデータであるため、ＳＣＬＫカウンタ１５６のカウント値が「１５」になるまでに、４８個のＬＥＤに対応する分割画素階調データがカウント値と一致して、１ブロック目のすべてのＬＥＤの発光が停止する（図８参照）。また、高速印刷モードであれば、分割画素階調データは５階調の３ビットデータであるため、ＳＣＬＫカウンタ１５６のカウント値が「４」になるまでに、４８個のＬＥＤに対応する分割画素階調データがカウント値と一致して、１ブロック目のすべてのＬＥＤの発光が停止する（図９参照）。
【００５９】
また、データラッチ部１５４は、パルス変調部１５８が１ブロック目のＬＥＤを発光させている期間において、２ブロック目のＬＥＤを発光させるため、データ信号ＤＡＴＡを受信する。具体的には、データラッチ部１５４は、Ｓクロック信号ＳＣＬＫのエッジに応じてパルス変調部１５８及び電流出力部１６０が１ブロック目のＬＥＤを発光させている期間において、クロック信号ＣＬＫのエッジに応じて、２ブロック目のＬＥＤを発光させるための分割画素階調データ及び電流補正データを４８個のシフトレジスタにおいてシフトさせ、４８個のラッチに保持する。
【００６０】
そして、データラッチ部１５４は、２ブロック目の分割画素階調データ及び電流補正データの受信を完了すると、ラッチに保持されたデータをパルス変調部１５８に供給し、３ブロック目の分割画素階調データ及び電流補正データの受信を開始する。一方、パルス変調部１５８及び電流出力部１６０は、パルス変調部１５８が３ブロック目のデータを受信している期間において、２ブロック目の分割画素階調データ及び電流補正データに基づいて、２ブロック目のＬＥＤの発光を制御する。以上の動作を繰り返すことにより、５６ブロックのＬＥＤアレイ１４２を発光させて、媒体に１ライン分の画像が形成される。なお、本実施形態では、印刷モードに応じてクロック信号ＣＬＫ及びＳクロック信号ＳＣＬＫの周波数を変え（通常印刷モードではクロック信号ＣＬＫ周波数を下げ、高速印刷モードではクロック信号ＣＬＫ周波数を上げる）、Ｓクロック信号は周波数によらずほぼ一定の値を取るようになっているが、１ブロックのデータラッチ時間（クロック信号ＣＬＫ４８個分）が、１ブロックのＬＥＤ発光時間（最大で、通常印刷モードであればＳクロック信号ＳＣＬＫ１５個分、高速印刷モードであればＳクロック信号ＳＣＬＫ４個分）よりも大きくなるように制御される。
【００６１】
図８及び図９は、本実施形態の画像形成装置により、画素を４つの領域に分割して、１ラインをＨｓｙｎｃ信号の１／４周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図８は通常印刷モードにおける模式図であり、図９は高速印刷モードにおける模式図である。
【００６２】
図１０は、本実施形態の分割制御処理を行わない画像形成装置（比較例）により、１ラインをＨｓｙｎｃ信号の１周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図８乃至図１０はともに、１ライン分の画素を露光するときに、ブロック１からブロック５６にかけて順番に時分割で露光した結果を例に示している。
【００６３】
図１０に示すように、比較例により５６ブロック分の画素を露光した場合には、副走査方向における、最初に露光したブロック１におけるドットと、最後に露光したブロック５６におけるドットとの間では、Ｈｓｙｎｃ信号の約１周期分の位置ずれが生じる。一方、図８及び図９に示すように、本実施形態の画像形成装置では、画素を１／４周期ごとに分割して露光するので、約１／４周期分の位置ずれしか生じないため、媒体に高画質な画像を形成することができる。
【００６４】
また、図１０に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、例えば、画素Ａに示すように、画素におけるドットの位置が最上部に偏るという問題が生じる。一方、図８及び図９に示すように、分割制御を行う画像形成装置では、例えば画素を１／４周期ごとに分割して露光するので、各画素においてドットを均一に分布させることができるため、媒体に高画質な画像を形成することができる。
【００６５】
さらに、図１０に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、画素におけるドットの位置を制御することができないという問題が生じる。一方、図８及び図９の画素Ｂ及びＣに示すように、本実施形態の画像形成装置では、画素においてドットを所望の位置に制御することができるので、特に画像の斜線部分や曲線部分の平滑化処理が容易となる。ひいては、媒体にさらに高画質な画像を形成することができる。
【００６６】
また、図８と図９を比較すると、図８の階調数は１５であるのに対して、図９の階調数は４である。このように、高速印刷モード（図９）では階調数の上限が下がるため、印刷画像の品質は通常印刷モード（図８）よりも若干劣る。しかしながら、高速印刷モードではＬＥＤ発光期間が通常印刷モードのときよりも短くなる（本実施形態ではほぼ１／４）ため、その分、高速に印刷を行うことが可能となる。
【００６７】
図１１は、本実施形態における高速印刷モードにおける画素の成長方向を制御したイメージを示す図である。なお、本実施形態において、高速印刷モードは副走査方向４分割５階調の分割制御を行うので、分割画素の階調値は０〜４のいずれかになる。
【００６８】
次に、分割画素の階調数の上限値の算出方法を示す。１ドットの径をＳｄｏｔ（mm）、印刷画像の解像度をＤｐｉ（dpi）、画像形成装置のプロセス速度をＳｐ（mm/sec）、ラインデータリクエスト信号（Ｈｒｅｑ信号）の周期をＴｈ（sec）、１画素の副走査方向の分割数をＮｄｉｖ、分割ラインデータリクエスト信号（ＤｉｖＨｒｅｑ信号）の周期をＴｄｉｖｈ（sec）、ラインヘッドの時分割数（デューティ）をＤｕｔｙ、１デューティの出力期間をＴｓｃｌｋ（sec）、Ｓクロック（パルス階調制御用クロック）ＳＣＬＫの最大周波数をＦｓｍａｘ（Hz）と定義すると、分割画素の階調数の上限値Ｇｄｍａｘは以下の式により算出される。
【００６９】
まず、１インチ＝２５．４ｍｍとすると、１ドットの径は［式１］により算出される。
［式１］ Ｓｄｏｔ＝１／（Ｄｐｉ／２５．４）
このとき、ラインデータリクエスト信号（Ｈｒｅｑ信号）の周期は［式２］により算出される。
［式２］ Ｔｈ＝Ｓｄｏｔ／Ｓｐ
そして、分割ラインデータリクエスト信号（ＤｉｖＨｒｅｑ信号）の周期は［式３］により算出される。
［式３］ Ｔｄｉｖｈ＝Ｔｈ／Ｎｄｉｖ
すると、１デューティの出力期間は［式４］により算出される。
［式４］ Ｔｓｃｌｋ＝Ｔｄｉｖｈ／Ｄｕｔｙ
このとき、ＳクロックＳＣＬＫの最大周波数は［式５］により算出されるので、分割画素の階調数の上限値はＴｓｃｌｋとＦｓｍａｘから［式６］で求めることができる。
［式５］ Ｆｓｍａｘ＝１／（Ｔｓｃｌｋ／Ｇｓｍａｘ）
［式６］ Ｇｄｍａｘ＝Ｆｓｍａｘ×Ｔｓｃｌｋ
【００７０】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、他の様々な形で実施することができる。このため、上記実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。
【００７１】
本実施形態の画像形成装置において、各画素を分割した領域の数は任意である。各画素をＮ個（Ｎは２以上の整数）の領域に分割して露光する場合には、Ｎの数に応じて、各データのビット数や信号の周期等を適宜変更すればよい。なお、分割数Ｎを大きくするとＳクロック信号ＳＣＬＫの周波数が大きくなるので、ラインヘッドの動作可能範囲を超えないようにするために、階調数を落とす必要が生じる場合がある。また、印刷速度の観点からみれば、分割数Ｎと階調数はトレードオフの関係にある。
【００７２】
例えば、各画素を３つの領域に分割して露光する場合には、ＤＨｓｙｎｃ信号をＨｓｙｎｃ信号の１／３周期とし、カウンタ１２２のビット数を２ビットとすればよい。また、それに応じて、階調値ＬＵＴ１２６に格納するアドレス及び領域階調データを設定すればよい。
【００７３】
また、本実施形態では、通常印刷モード用のＬＵＴと高速印刷モード用のＬＵＴの２つのＬＵＴを予め持っているものについて説明したが、基準となるＬＵＴを１つだけ持っていて、印刷時にユーザ等によって指定された印刷スピードに合わせたＬＵＴを自動生成するようにしてもよい。このようにすれば、ＬＵＴを記録するためのメモリ領域が小さくすみので、製造コストを抑えることができるようになる。
【図面の簡単な説明】
【００７４】
【図１】Ｓクロック（パルス階調値制御用クロック）ＳＣＬＫのタイミングチャートの一例を示す図である。
【図２】高速印刷の概要を示す図である。
【図３】画像形成装置１００の構成の一例を示す図である。
【図４】ラインヘッド１４０の構成の一例を示す図である。
【図５】階調値ＬＵＴ１２６のデータ構成の一例を示す図である。
【図６】画素を構成する領域の階調値の設定方法を示す図である。
【図７】画像形成装置の動作を示すタイミングチャートである。
【図８】通常印刷モード時に画像形成装置により露光されたドットの状態を示す模式図である。
【図９】高速印刷モード時に画像形成装置により露光されたドットの状態を示す模式図である。
【図１０】比較例により露光されたドットの状態を示す模式図である。
【図１１】高速印刷モードにおける画素の成長方向を制御したイメージを示す図である。
【符号の説明】
【００７５】
１００ 画像形成装置、１１０ コントローラ、１１１ 受信部、１１２ 変換部、１１４ ラインメモリ、１１５ クロック生成部、１１６ 制御信号生成部、１１７ ＳＣＬＫ生成部、１１８ Ｈｓｙｎｃ信号生成部、１２０ ＤＨｓｙｎｃ信号生成部、１２２ カウンタ、１２４ アドレス生成部、１２５ ＬＵＴ切替部、１２６ 階調値ＬＵＴ、１２６ａ 第一の階調値ＬＵＴ、１２６ｂ 第二の階調値ＬＵＴ、１２７ 電流補正データメモリ、１３０ エンジン制御部、１３２ Ｖｓｙｎｃセンサ、１３４ ＣＰＵ、１４０ ラインヘッド、１４２ ＬＥＤアレイ、１４４ カソードドライバ、１５０ ＬＥＤ駆動部、１５２ ＣＬＫカウンタ、１５４ データラッチ部、１５６ ＳＣＬＫカウンタ、１５８ パルス変調部、１６０ 電流出力部、２００ ＰＣ、２１０ 画像処理部、２２０ 変換部
【特許請求の範囲】
【請求項１】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光する露光制御部と、
を備える露光ヘッド制御装置において、
前記領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする露光ヘッド制御装置。
【請求項２】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光する露光制御部と、
を備える露光ヘッド制御装置において、
前記露光制御部は、
第一の最大階調数によって生成された第一の領域階調データによって露光制御を行う第一の分割制御と、
前記第一の最大階調数よりも小さい第二の最大階調数によって生成された第二の領域階調データによって露光制御を行う第二の分割制御と、
を実行可能であることを特徴とする露光ヘッド制御装置。
【請求項３】
前記第一の分割制御と前記第二の分割制御は、前記複数の発光素子の発光時間の基準となるパルス階調値制御用クロックのクロック周波数が同程度であることを特徴とする請求項２記載の露光ヘッド制御装置。
【請求項４】
前記露光データ生成部は、前記画素階調データと前記領域階調データとを対応づけて格納した階調値テーブルを少なくとも二つ有し、一方の階調値テーブルを前記第一の分割制御用に使用し、他方の階調値テーブルを前記第二の分割制御用に使用することを特徴とする請求項２又は３記載の露光ヘッド制御装置。
【請求項５】
請求項１乃至４のいずれかに記載の露光ヘッド制御装置を備える画像形成装置。
【請求項６】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置における露光ヘッドの制御方法であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成するステップと、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光するステップと、
を備え、
前記領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする露光ヘッド制御方法。
【請求項７】
請求項６に記載の露光ヘッド制御方法の各ステップを、画像形成装置の備えるコンピュータに実行させるためのプログラム。
【請求項１】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光する露光制御部と、
を備える露光ヘッド制御装置において、
前記領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする露光ヘッド制御装置。
【請求項２】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成する露光データ生成部と、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光する露光制御部と、
を備える露光ヘッド制御装置において、
前記露光制御部は、
第一の最大階調数によって生成された第一の領域階調データによって露光制御を行う第一の分割制御と、
前記第一の最大階調数よりも小さい第二の最大階調数によって生成された第二の領域階調データによって露光制御を行う第二の分割制御と、
を実行可能であることを特徴とする露光ヘッド制御装置。
【請求項３】
前記第一の分割制御と前記第二の分割制御は、前記複数の発光素子の発光時間の基準となるパルス階調値制御用クロックのクロック周波数が同程度であることを特徴とする請求項２記載の露光ヘッド制御装置。
【請求項４】
前記露光データ生成部は、前記画素階調データと前記領域階調データとを対応づけて格納した階調値テーブルを少なくとも二つ有し、一方の階調値テーブルを前記第一の分割制御用に使用し、他方の階調値テーブルを前記第二の分割制御用に使用することを特徴とする請求項２又は３記載の露光ヘッド制御装置。
【請求項５】
請求項１乃至４のいずれかに記載の露光ヘッド制御装置を備える画像形成装置。
【請求項６】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置における露光ヘッドの制御方法であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域について、各画素の階調を示す画素階調データに基づいて、各領域の階調を示す領域階調データを生成するステップと、
前記領域階調データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光するステップと、
を備え、
前記領域階調データの階調数が前記画素階調データの階調数よりも小さいことを特徴とする露光ヘッド制御方法。
【請求項７】
請求項６に記載の露光ヘッド制御方法の各ステップを、画像形成装置の備えるコンピュータに実行させるためのプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−１３７２１３（Ｐ２００８−１３７２１３Ａ）
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願番号】特願２００６−３２４１３５（Ｐ２００６−３２４１３５）
【出願日】平成１８年１１月３０日（２００６．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願日】平成１８年１１月３０日（２００６．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]