非可逆回路素子
【課題】複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることのできる非可逆回路素子を得る。
【解決手段】永久磁石により直流磁界が印加されるフェライト３２に互いに絶縁状態で交差して配置された第１及び第２中心電極３５，３６を設けたハイパスタイプの第１及び第２アイソレータ１，２を備えた非可逆回路素子。第１アイソレータ１の通過周波数帯域は第２アイソレータ２の通過周波数帯域よりも高い。アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。
【解決手段】永久磁石により直流磁界が印加されるフェライト３２に互いに絶縁状態で交差して配置された第１及び第２中心電極３５，３６を設けたハイパスタイプの第１及び第２アイソレータ１，２を備えた非可逆回路素子。第１アイソレータ１の通過周波数帯域は第２アイソレータ２の通過周波数帯域よりも高い。アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として使用される２ポート型アイソレータとしては、特許文献１，２に記載のように、フェライトの表面に第１中心電極及び第２中心電極を互いに絶縁状態で交差して配置し、入力ポートに接続された第１中心電極の一端と、出力ポートに接続された第２中心電極の一端との間に抵抗が接続され、かつ、該抵抗と直列にインダクタを接続したことを基本的な構成とするものが知られている。いずれも、挿入損失やアイソレーション特性の向上を図っている。
【０００４】
ところで、近年では、１台の携帯電話で複数の周波数帯域での通信が可能となっている。これに対応するため、従来では、一つの周波数帯域ごとに一つのアイソレータを使用していたが、これでは部品点数が増加してしまう。そこで、複数の周波数帯域で使用可能な非可逆回路素子が求められている。つまり、入力ポートが一つで、出力ポートは複数の周波数帯域を少なくとも二つにまとめた２出力の形態である。
【０００５】
本発明者は、複数の周波数帯域で使用するために、前記特許文献１又は特許文献２に記載の２ポート型アイソレータを一対組み合わせて一つの非可逆回路素子を構成することを考慮した。この２ポート型アイソレータは、ハイパスタイプであって、図１４に示すように、周波数ｆ１，ｆ２で動作するように組み合わせると、周波数ｆ２の高調波帯域が周波数ｆ１と重畳してしまい、通信不良が発生する。
【０００６】
一方、特許文献３には、３ポート型アイソレータの動作周波数帯域を広げるために、第１、第２周波数で動作する第１、第２非可逆回路と、該第１、第２非可逆回路の入出力ポートに接続され、第２、第１周波数で略開放となる第１、第２位相変換回路とを備え、該第１、第２位相変換回路及び第１、第２非可逆回路を並列接続して一つの回路素子ユニットを構成した非可逆回路素子が記載されている。
【０００７】
特許文献３に記載の３ポート型アイソレータは本来的にローパスタイプであり、第２位相変換回路を備えることで第１、第２周波数が混信するおそれはない。しかし、動作周波数帯域を広げるために四つの位相変換回路を設けると、挿入損失が大きくなり、かつ、部品点数が増加して小型化を阻害してしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４１５５３４２号公報
【特許文献２】特許第４１９７０３２号公報
【特許文献３】特開平９−９３００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることのできる非可逆回路素子を提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設けた、ハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力ポートとされ、
前記入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されていること、
を特徴とする。
【００１１】
本発明に係る非可逆回路素子は、第１及び第２アイソレータの互いの入力部が電気的に接続されて一つの入力ポートとされ、一つの非可逆回路素子として機能する。しかも、入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されているため、通過周波数帯域が低い第２アイソレータの高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータとの混信が防止される。また、ローパスフィルタの挿入箇所は入力ポートと第２アイソレータの入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【発明の効果】
【００１２】
本発明によれば、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施例である非可逆回路素子を示す等価回路図である。
【図２】第１実施例である非可逆回路素子の外観を示す斜視図である。
【図３】フェライト・磁石素子を示す分解斜視図である。
【図４】中心電極付きフェライトを示す斜視図である。
【図５】第１実施例である非可逆回路素子の入力反射特性を示すグラフである。
【図６】第１実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図７】第１実施例である非可逆回路素子の挿入損失特性を示すグラフである。
【図８】第１実施例である非可逆回路素子の出力反射特性を示すグラフである。
【図９】第２実施例である非可逆回路素子を示す等価回路図である。
【図１０】第３実施例である非可逆回路素子を示す等価回路図である。
【図１１】第４実施例である非可逆回路素子を示す等価回路図である。
【図１２】第５実施例である非可逆回路素子を示す等価回路図である。
【図１３】第６実施例である非可逆回路素子を示す等価回路図である。
【図１４】従来の２ポート型アイソレータを一対組み合わせた場合の挿入損失特性を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各実施例において、同じ部品、部分に関しては共通した符号を付し、重複する説明は省略する。
【００１５】
（第１実施例、図１〜図８参照）
第１実施例である非可逆回路素子は、図１の等価回路に示すように、２ポート型の第１アイソレータ１及び第２アイソレータ２を一体的なユニットとして構成したものである。第１及び第２アイソレータ１，２は、それぞれ、集中定数型アイソレータであり、フェライト３２に、インダクタＬ１Ｈ，Ｌ１Ｌを構成する第１中心電極３５とインダクタＬ２Ｈ，Ｌ２Ｌを構成する第２中心電極３６とが互いに絶縁状態で交差して配置されている。
【００１６】
第１アイソレータ１の通過周波数帯域ｆ１は、第２アイソレータ２の通過周波数帯域ｆ２よりも高く設定されており、第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、それぞれは出力ポートＰ２Ｈ，Ｐ２Ｌを有している。さらに、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。
【００１７】
以下に、第１及び第２アイソレータ１，２の回路構成を説明する。なお、各回路部品の符号の末尾に、第１アイソレータ１にあっては“Ｈ”を、第２アイソレータ２にあっては“Ｌ”を付し、以下の説明は第１アイソレータ１について行うが、第２アイソレータ２に関しても同様の構成である。
【００１８】
第１中心電極３５の一端は整合用コンデンサＣＳ１Ｈを介して入力ポートＰ１に接続されている。第１中心電極３５の他端と第２中心電極３６の一端は整合用コンデンサＣＳ２Ｈを介して出力ポートＰ２Ｈに接続され、第２中心電極３６の他端はグランドに接続されている。
【００１９】
入力ポートＰ１と出力ポートＰ２Ｈとの間には第１中心電極３５と並列に整合用コンデンサＣ１Ｈが接続され、出力ポートＰ２Ｈとグランドとの間には第２中心電極３６と並列に整合用コンデンサＣ２Ｈが接続されている。入力ポートＰ１と出力ポートＰ２Ｈとの間には、抵抗Ｒ１ＨとＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈとからなる）とが第１中心電極３５と並列に接続されている。
【００２０】
以上の回路構成からなる２ポート型アイソレータ１においては、入力ポートＰ１に高周波電流が入力されると、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れず、挿入損失が小さく、広帯域で動作する。この動作時において、抵抗Ｒ１ＨやＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈ）にも高周波電流はほとんど流れないため、該ＬＣ直列共振回路による損失は無視でき、挿入損失が増大することはない。一方、出力ポートＰ２Ｈに高周波電流が入力されると、抵抗Ｒ１ＨとＬＣ直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。
【００２１】
さらに、本第１実施例においては、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。このローパスフィルタＬＰＦは、インダクタＬ４ＬとコンデンサＣ４ＬとからなるＬ型の共振回路から構成されている。このローパスフィルタＬＰＦを挿入したことによる本第１実施例での挿入損失特性は図７に示すとおりであり、第１アイソレータ１の通過周波数帯域ｆ１に対して、第２アイソレータ２の通過周波数帯域ｆ２は低く設定されており、かつ、ローパスフィルタＬＰＦの挿入によって第２アイソレータ２の周波数帯域ｆ１に相当する帯域が大きく減衰されている。ちなみに、本第１実施例における入力反射特性を図５に示し、アイソレーション特性を図６に示し、出力反射特性を図８に示す。
【００２２】
換言すれば、周波数帯域ｆ２から見た周波数帯域ｆ１に相当する帯域を減衰させることで略開放端とし、第１及び第２アイソレータ１，２の入力部を結合しても電気特性が大きく劣化することはない。一方、周波数帯域ｆ１から見た周波数帯域ｆ２は、第２アイソレータ２がハイパスタイプであるため、略開放端となり、合成を阻害しない。
【００２３】
以上のごとく、第１実施例においては、第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、一つの非可逆回路素子としてユニット化されている。しかも、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されているため、通過周波数帯域ｆ２が低い第２アイソレータ２の高調波帯域が減衰され、通過周波数帯域ｆ１が高い第１アイソレータ１との混信が防止される。また、ローパスフィルタＬＰＦの挿入箇所は入力ポートＰ１と第２アイソレータ２の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【００２４】
次に、前記第１及び第２アイソレータ１，２の具体的な構成について、図２〜図４を参照して説明する。図２に示すように、アイソレータ１，２は基板２０上に搭載されており、それぞれ、フェライト３２と永久磁石４１とからなるフェライト・磁石素子３０と、チップタイプの各素子で構成されている。
【００２５】
フェライト３２には、図３及び図４に示すように、互いに電気的に絶縁された状態で第１中心電極３５及び第２中心電極３６が巻回されている。永久磁石４１はフェライト３２に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤４２を介して接着されている。
【００２６】
第１中心電極３５は導体膜にて形成されている。即ち、図４に示すように、フェライト３２の表面側において右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極３５ａを介して裏面側に回り込み、裏面側において表面側と透視状態で重なるように２本に分岐した状態で形成され、その一端は下面に形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
【００２７】
第２中心電極３６は導体膜にて形成されている。まず、０．５ターン目３６ａが表面側において右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｂを介して裏面側に回り込み、１ターン目３６ｃが裏面側において略垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して表面側に回り込み、１．５ターン目３６ｅが表面側において第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｆを介して裏面側に回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表裏面及び上下面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面に形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００２８】
即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が表裏面をそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００２９】
前記各部品は回路基板２０上で図示しない配線によって図１に示した回路に結線されている。
【００３０】
（第２実施例、図９参照）
第２実施例である非可逆回路素子は、図９に示すように、基本的には前記第１実施例と同様の回路構成を有しており、図１に示した等価回路からＬＣ直列共振回路（インダクタＬ３Ｈ，Ｌ３Ｌ、コンデンサＣ３Ｈ，Ｃ３Ｌ）を省略したものである。入力ポートＰ１と第２アイソレータ２の入力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は前記第１実施例と同様である。
【００３１】
（第３実施例、図１０参照）
第３実施例である非可逆回路素子は、図１０に示すように、基本的には前記第１実施例と同様の回路構成を有しており、さらに、第１中心電極３５の一端にグランドに接続されたインピーダンス調整用コンデンサＣＡＨ，ＣＡＬ、及び、第１アイソレータ１に入力部と出力部との間に挿入損失とアイソレーションを調整するためのコンデンサＣＪＨが追加されている。入力ポートＰ１と第２アイソレータ２の入力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は第１実施例のローパスフィルタＬＰＦと同様である。
【００３２】
（第４実施例、図１１参照）
第４実施例である非可逆回路素子は、図１１に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間に挿入したローパスフィルタＬＰＦを、インダクタＬ４ＬとコンデンサＣ４Ｌ，Ｃ５Ｌとからなるπ型の共振回路で構成している。π型のローパスフィルタＬＰＦの作用効果もＬ型の前記ローパスフィルタＬＰＦと同様である。
【００３３】
（第５実施例、図１２参照）
第５実施例である非可逆回路素子は、図１２に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間にストリップラインＳＬＬを挿入している。ストリップラインＳＬＬはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００３４】
（第６実施例、図１３参照）
第６実施例である非可逆回路素子は、図１３に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間に２段のローパスフィルタＬＰＦ１，ＬＰＦ２を挿入している。ローパスフィルタＬＰＦ１，ＬＰＦ２はそれぞれインダクタＬ４Ｌ，Ｌ５ＬとコンデンサＣ４Ｌ，Ｃ５ＬからなるＬ型の共振回路を構成している。その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００３５】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３６】
特に、図２に示した基板上への各部品の搭載形態は任意である。また、各アイソレータの回路構成やフェライト・磁石素子の構成も任意である。
【産業上の利用可能性】
【００３７】
以上のように、本発明は、非可逆回路素子に有用であり、特に、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることができる点で優れている。
【符号の説明】
【００３８】
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２Ｈ，Ｐ２Ｌ…出力ポート
ＬＰＦ，ＬＰＦ１，ＬＰＦ２…ローパスフィルタ
Ｌ４Ｌ，Ｌ５Ｌ…インダクタ
Ｃ４Ｌ，Ｃ５Ｌ…コンデンサ
ＳＬＬ…ストリップライン
Ｃ１Ｈ，Ｃ１Ｌ…第１整合容量
Ｃ２Ｈ，Ｃ２Ｌ…第２整合容量
Ｒ１Ｈ，Ｒ１Ｌ…抵抗
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として使用される２ポート型アイソレータとしては、特許文献１，２に記載のように、フェライトの表面に第１中心電極及び第２中心電極を互いに絶縁状態で交差して配置し、入力ポートに接続された第１中心電極の一端と、出力ポートに接続された第２中心電極の一端との間に抵抗が接続され、かつ、該抵抗と直列にインダクタを接続したことを基本的な構成とするものが知られている。いずれも、挿入損失やアイソレーション特性の向上を図っている。
【０００４】
ところで、近年では、１台の携帯電話で複数の周波数帯域での通信が可能となっている。これに対応するため、従来では、一つの周波数帯域ごとに一つのアイソレータを使用していたが、これでは部品点数が増加してしまう。そこで、複数の周波数帯域で使用可能な非可逆回路素子が求められている。つまり、入力ポートが一つで、出力ポートは複数の周波数帯域を少なくとも二つにまとめた２出力の形態である。
【０００５】
本発明者は、複数の周波数帯域で使用するために、前記特許文献１又は特許文献２に記載の２ポート型アイソレータを一対組み合わせて一つの非可逆回路素子を構成することを考慮した。この２ポート型アイソレータは、ハイパスタイプであって、図１４に示すように、周波数ｆ１，ｆ２で動作するように組み合わせると、周波数ｆ２の高調波帯域が周波数ｆ１と重畳してしまい、通信不良が発生する。
【０００６】
一方、特許文献３には、３ポート型アイソレータの動作周波数帯域を広げるために、第１、第２周波数で動作する第１、第２非可逆回路と、該第１、第２非可逆回路の入出力ポートに接続され、第２、第１周波数で略開放となる第１、第２位相変換回路とを備え、該第１、第２位相変換回路及び第１、第２非可逆回路を並列接続して一つの回路素子ユニットを構成した非可逆回路素子が記載されている。
【０００７】
特許文献３に記載の３ポート型アイソレータは本来的にローパスタイプであり、第２位相変換回路を備えることで第１、第２周波数が混信するおそれはない。しかし、動作周波数帯域を広げるために四つの位相変換回路を設けると、挿入損失が大きくなり、かつ、部品点数が増加して小型化を阻害してしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４１５５３４２号公報
【特許文献２】特許第４１９７０３２号公報
【特許文献３】特開平９−９３００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることのできる非可逆回路素子を提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設けた、ハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力ポートとされ、
前記入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されていること、
を特徴とする。
【００１１】
本発明に係る非可逆回路素子は、第１及び第２アイソレータの互いの入力部が電気的に接続されて一つの入力ポートとされ、一つの非可逆回路素子として機能する。しかも、入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されているため、通過周波数帯域が低い第２アイソレータの高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータとの混信が防止される。また、ローパスフィルタの挿入箇所は入力ポートと第２アイソレータの入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【発明の効果】
【００１２】
本発明によれば、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施例である非可逆回路素子を示す等価回路図である。
【図２】第１実施例である非可逆回路素子の外観を示す斜視図である。
【図３】フェライト・磁石素子を示す分解斜視図である。
【図４】中心電極付きフェライトを示す斜視図である。
【図５】第１実施例である非可逆回路素子の入力反射特性を示すグラフである。
【図６】第１実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図７】第１実施例である非可逆回路素子の挿入損失特性を示すグラフである。
【図８】第１実施例である非可逆回路素子の出力反射特性を示すグラフである。
【図９】第２実施例である非可逆回路素子を示す等価回路図である。
【図１０】第３実施例である非可逆回路素子を示す等価回路図である。
【図１１】第４実施例である非可逆回路素子を示す等価回路図である。
【図１２】第５実施例である非可逆回路素子を示す等価回路図である。
【図１３】第６実施例である非可逆回路素子を示す等価回路図である。
【図１４】従来の２ポート型アイソレータを一対組み合わせた場合の挿入損失特性を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各実施例において、同じ部品、部分に関しては共通した符号を付し、重複する説明は省略する。
【００１５】
（第１実施例、図１〜図８参照）
第１実施例である非可逆回路素子は、図１の等価回路に示すように、２ポート型の第１アイソレータ１及び第２アイソレータ２を一体的なユニットとして構成したものである。第１及び第２アイソレータ１，２は、それぞれ、集中定数型アイソレータであり、フェライト３２に、インダクタＬ１Ｈ，Ｌ１Ｌを構成する第１中心電極３５とインダクタＬ２Ｈ，Ｌ２Ｌを構成する第２中心電極３６とが互いに絶縁状態で交差して配置されている。
【００１６】
第１アイソレータ１の通過周波数帯域ｆ１は、第２アイソレータ２の通過周波数帯域ｆ２よりも高く設定されており、第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、それぞれは出力ポートＰ２Ｈ，Ｐ２Ｌを有している。さらに、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。
【００１７】
以下に、第１及び第２アイソレータ１，２の回路構成を説明する。なお、各回路部品の符号の末尾に、第１アイソレータ１にあっては“Ｈ”を、第２アイソレータ２にあっては“Ｌ”を付し、以下の説明は第１アイソレータ１について行うが、第２アイソレータ２に関しても同様の構成である。
【００１８】
第１中心電極３５の一端は整合用コンデンサＣＳ１Ｈを介して入力ポートＰ１に接続されている。第１中心電極３５の他端と第２中心電極３６の一端は整合用コンデンサＣＳ２Ｈを介して出力ポートＰ２Ｈに接続され、第２中心電極３６の他端はグランドに接続されている。
【００１９】
入力ポートＰ１と出力ポートＰ２Ｈとの間には第１中心電極３５と並列に整合用コンデンサＣ１Ｈが接続され、出力ポートＰ２Ｈとグランドとの間には第２中心電極３６と並列に整合用コンデンサＣ２Ｈが接続されている。入力ポートＰ１と出力ポートＰ２Ｈとの間には、抵抗Ｒ１ＨとＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈとからなる）とが第１中心電極３５と並列に接続されている。
【００２０】
以上の回路構成からなる２ポート型アイソレータ１においては、入力ポートＰ１に高周波電流が入力されると、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れず、挿入損失が小さく、広帯域で動作する。この動作時において、抵抗Ｒ１ＨやＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈ）にも高周波電流はほとんど流れないため、該ＬＣ直列共振回路による損失は無視でき、挿入損失が増大することはない。一方、出力ポートＰ２Ｈに高周波電流が入力されると、抵抗Ｒ１ＨとＬＣ直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。
【００２１】
さらに、本第１実施例においては、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。このローパスフィルタＬＰＦは、インダクタＬ４ＬとコンデンサＣ４ＬとからなるＬ型の共振回路から構成されている。このローパスフィルタＬＰＦを挿入したことによる本第１実施例での挿入損失特性は図７に示すとおりであり、第１アイソレータ１の通過周波数帯域ｆ１に対して、第２アイソレータ２の通過周波数帯域ｆ２は低く設定されており、かつ、ローパスフィルタＬＰＦの挿入によって第２アイソレータ２の周波数帯域ｆ１に相当する帯域が大きく減衰されている。ちなみに、本第１実施例における入力反射特性を図５に示し、アイソレーション特性を図６に示し、出力反射特性を図８に示す。
【００２２】
換言すれば、周波数帯域ｆ２から見た周波数帯域ｆ１に相当する帯域を減衰させることで略開放端とし、第１及び第２アイソレータ１，２の入力部を結合しても電気特性が大きく劣化することはない。一方、周波数帯域ｆ１から見た周波数帯域ｆ２は、第２アイソレータ２がハイパスタイプであるため、略開放端となり、合成を阻害しない。
【００２３】
以上のごとく、第１実施例においては、第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力ポートＰ１とされ、一つの非可逆回路素子としてユニット化されている。しかも、入力ポートＰ１と第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されているため、通過周波数帯域ｆ２が低い第２アイソレータ２の高調波帯域が減衰され、通過周波数帯域ｆ１が高い第１アイソレータ１との混信が防止される。また、ローパスフィルタＬＰＦの挿入箇所は入力ポートＰ１と第２アイソレータ２の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【００２４】
次に、前記第１及び第２アイソレータ１，２の具体的な構成について、図２〜図４を参照して説明する。図２に示すように、アイソレータ１，２は基板２０上に搭載されており、それぞれ、フェライト３２と永久磁石４１とからなるフェライト・磁石素子３０と、チップタイプの各素子で構成されている。
【００２５】
フェライト３２には、図３及び図４に示すように、互いに電気的に絶縁された状態で第１中心電極３５及び第２中心電極３６が巻回されている。永久磁石４１はフェライト３２に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤４２を介して接着されている。
【００２６】
第１中心電極３５は導体膜にて形成されている。即ち、図４に示すように、フェライト３２の表面側において右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極３５ａを介して裏面側に回り込み、裏面側において表面側と透視状態で重なるように２本に分岐した状態で形成され、その一端は下面に形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
【００２７】
第２中心電極３６は導体膜にて形成されている。まず、０．５ターン目３６ａが表面側において右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｂを介して裏面側に回り込み、１ターン目３６ｃが裏面側において略垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して表面側に回り込み、１．５ターン目３６ｅが表面側において第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｆを介して裏面側に回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表裏面及び上下面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面に形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００２８】
即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が表裏面をそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００２９】
前記各部品は回路基板２０上で図示しない配線によって図１に示した回路に結線されている。
【００３０】
（第２実施例、図９参照）
第２実施例である非可逆回路素子は、図９に示すように、基本的には前記第１実施例と同様の回路構成を有しており、図１に示した等価回路からＬＣ直列共振回路（インダクタＬ３Ｈ，Ｌ３Ｌ、コンデンサＣ３Ｈ，Ｃ３Ｌ）を省略したものである。入力ポートＰ１と第２アイソレータ２の入力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は前記第１実施例と同様である。
【００３１】
（第３実施例、図１０参照）
第３実施例である非可逆回路素子は、図１０に示すように、基本的には前記第１実施例と同様の回路構成を有しており、さらに、第１中心電極３５の一端にグランドに接続されたインピーダンス調整用コンデンサＣＡＨ，ＣＡＬ、及び、第１アイソレータ１に入力部と出力部との間に挿入損失とアイソレーションを調整するためのコンデンサＣＪＨが追加されている。入力ポートＰ１と第２アイソレータ２の入力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は第１実施例のローパスフィルタＬＰＦと同様である。
【００３２】
（第４実施例、図１１参照）
第４実施例である非可逆回路素子は、図１１に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間に挿入したローパスフィルタＬＰＦを、インダクタＬ４ＬとコンデンサＣ４Ｌ，Ｃ５Ｌとからなるπ型の共振回路で構成している。π型のローパスフィルタＬＰＦの作用効果もＬ型の前記ローパスフィルタＬＰＦと同様である。
【００３３】
（第５実施例、図１２参照）
第５実施例である非可逆回路素子は、図１２に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間にストリップラインＳＬＬを挿入している。ストリップラインＳＬＬはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００３４】
（第６実施例、図１３参照）
第６実施例である非可逆回路素子は、図１３に示すように、基本的には前記第３実施例と同様の回路構成を有しており、入力ポートＰ１と第２アイソレータ２の入力部との間に２段のローパスフィルタＬＰＦ１，ＬＰＦ２を挿入している。ローパスフィルタＬＰＦ１，ＬＰＦ２はそれぞれインダクタＬ４Ｌ，Ｌ５ＬとコンデンサＣ４Ｌ，Ｃ５ＬからなるＬ型の共振回路を構成している。その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００３５】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３６】
特に、図２に示した基板上への各部品の搭載形態は任意である。また、各アイソレータの回路構成やフェライト・磁石素子の構成も任意である。
【産業上の利用可能性】
【００３７】
以上のように、本発明は、非可逆回路素子に有用であり、特に、複数の周波数帯域で動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることができる点で優れている。
【符号の説明】
【００３８】
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２Ｈ，Ｐ２Ｌ…出力ポート
ＬＰＦ，ＬＰＦ１，ＬＰＦ２…ローパスフィルタ
Ｌ４Ｌ，Ｌ５Ｌ…インダクタ
Ｃ４Ｌ，Ｃ５Ｌ…コンデンサ
ＳＬＬ…ストリップライン
Ｃ１Ｈ，Ｃ１Ｌ…第１整合容量
Ｃ２Ｈ，Ｃ２Ｌ…第２整合容量
Ｒ１Ｈ，Ｒ１Ｌ…抵抗
【特許請求の範囲】
【請求項１】
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設けた、ハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力ポートとされ、
前記入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されていること、
を特徴とする非可逆回路素子。
【請求項２】
第２中心電極が前記フェライトに１ターン以上巻回されていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
第１及び第２アイソレータは、それぞれ、
第１中心電極の一端が入力部に電気的に接続され、他端が出力部に電気的に接続され、
第２中心電極の一端が出力部に電気的に接続され、他端がグランドに電気的に接続され、
前記入力部と前記出力部との間に第１整合容量が電気的に接続され、
前記出力部と前記グランドとの間に第２整合容量が電気的に接続され、
前記入力部と前記出力部との間に抵抗が電気的に接続されていること、
を特徴とする請求項２に記載の非可逆回路素子。
【請求項４】
前記ローパスフィルタはインダクタとコンデンサとからなるＬ型又はπ型であること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
【請求項５】
前記ローパスフィルタが２段に接続されていること、を特徴とする請求項４に記載の非可逆回路素子。
【請求項６】
前記ローパスフィルタはストリップラインからなること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
【請求項１】
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設けた、ハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力ポートとされ、
前記入力ポートと第２アイソレータの入力部との間にローパスフィルタが挿入されていること、
を特徴とする非可逆回路素子。
【請求項２】
第２中心電極が前記フェライトに１ターン以上巻回されていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
第１及び第２アイソレータは、それぞれ、
第１中心電極の一端が入力部に電気的に接続され、他端が出力部に電気的に接続され、
第２中心電極の一端が出力部に電気的に接続され、他端がグランドに電気的に接続され、
前記入力部と前記出力部との間に第１整合容量が電気的に接続され、
前記出力部と前記グランドとの間に第２整合容量が電気的に接続され、
前記入力部と前記出力部との間に抵抗が電気的に接続されていること、
を特徴とする請求項２に記載の非可逆回路素子。
【請求項４】
前記ローパスフィルタはインダクタとコンデンサとからなるＬ型又はπ型であること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
【請求項５】
前記ローパスフィルタが２段に接続されていること、を特徴とする請求項４に記載の非可逆回路素子。
【請求項６】
前記ローパスフィルタはストリップラインからなること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−１７６６６８（Ｐ２０１１−１７６６６８Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３９８６４（Ｐ２０１０−３９８６４）
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]