駆動装置及び表示装置
【課題】 補助容量線の充放電を精度良く且つ高速度に行える駆動装置、及び、当該駆動装置を搭載した表示装置を提供する。
【解決手段】 マルチ絵素駆動を行う表示装置に用いられる駆動装置１であって、第１閾値電圧ｖｃｏｍｐｈより電圧値の大きい複数の電源電圧ａｖｃｈ、ｖｃｓｈからなる電源グループを第１電源グループとし、第２閾値電圧ｖｃｏｍｐｌより電圧値の小さい複数の電源電圧ａｖｃｌ、ｖｃｓｌからなる電源グループを第２電源グループとし、入力信号ＩＮの電圧値に基づいて、第１電源グループと第２電源グループの内の１つの電源グループを選択し、補助容量線の電圧値ｖｏｕｔと選択された電源グループの閾値電圧の比較結果に基づいて、選択された電源グループから１つの電源電圧を選択して補助容量駆動電圧とし、補助容量駆動電圧を用いて補助容量線を駆動する補助容量線駆動部２１を備える。
【解決手段】 マルチ絵素駆動を行う表示装置に用いられる駆動装置１であって、第１閾値電圧ｖｃｏｍｐｈより電圧値の大きい複数の電源電圧ａｖｃｈ、ｖｃｓｈからなる電源グループを第１電源グループとし、第２閾値電圧ｖｃｏｍｐｌより電圧値の小さい複数の電源電圧ａｖｃｌ、ｖｃｓｌからなる電源グループを第２電源グループとし、入力信号ＩＮの電圧値に基づいて、第１電源グループと第２電源グループの内の１つの電源グループを選択し、補助容量線の電圧値ｖｏｕｔと選択された電源グループの閾値電圧の比較結果に基づいて、選択された電源グループから１つの電源電圧を選択して補助容量駆動電圧とし、補助容量駆動電圧を用いて補助容量線を駆動する補助容量線駆動部２１を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はワードプロセッサやパーソナルコンピュータ、テレビジョン装置などに代表される電子機器に用いられる表示装置に関する。特に、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、高精細、薄型、軽量及び低消費電力等の優れた特長を有する液晶表示装置が、普及している。液晶表示装置の普及に伴い、様々な課題についての改善が検討されているが、その一つにγ特性（絵素の階調データと表示輝度との関係。以下同じ。）の視野角依存性がある。この課題は、液晶表示装置の正面方向観察時のγ特性と、斜方向観察時のγ特性とが異なることである。具体的には、例えば、正面方向観察時の表示輝度が適正であっても、斜方向観察時の表示輝度が正面方向観察時よりも大きくなることで白っぽく見える（白浮きする）ことであり、写真やテレビ放送等を表示する際に顕著になる。
【０００３】
この課題を改善するべく、特許文献１では「マルチ絵素駆動」と呼ばれる技術が提案されている。このマルチ絵素駆動は、１つの絵素を、表示輝度を異ならせることが可能な複数の副絵素で構成することで、斜方向観察時の表示輝度を、正面方向観察時の表示輝度に近づけるものである。具体的には、マルチ絵素駆動は、１つの絵素を構成する複数の副絵素の表示輝度を異ならせるとともに、当該複数の絵素の平均の表示輝度を、目標とする（正面観察時の）表示輝度にするものである。
【０００４】
マルチ絵素駆動について、図８を参照して説明する。図８は、液晶表示装置のγ特性を示すグラフである。尚、図８に示すグラフにおいて、横軸は絵素の階調データ（絵素に印加する電圧であり、本例では０〜２５５の２５６階調）Ｘ、縦軸は輝度比（階調データＸの輝度をＬＸとしたとき、（ＬＸ−Ｌ０）／（Ｌ２５５−Ｌ０））である。図８に示すグラフでは、マルチ絵素駆動を行わない液晶表示装置における正面方向観察時のγ特性を実線で示し、当該液晶表示装置における斜方向観察時のγ特性を破線で示している。更に、図８に示すグラフでは、上記のマルチ絵素駆動を行う液晶表示装置における斜方向観察時のγ特性を一点鎖線で示している。
【０００５】
図８に示すように、マルチ絵素駆動を行わない液晶表示装置では、斜方向観察時の表示輝度が、正面方向観察時の表示輝度よりも大きくなる（白浮きする）。特に、暗輝度付近（階調データＸが、最小値０の付近）及び明輝度（階調データＸが、最大値２５５の付近）から離れた中間調の表示輝度ほど、差が大きくなる（白浮きが顕著になる）。これに対して、マルチ絵素駆動を行う液晶表示装置では、中間調であっても、斜方向観察時の表示輝度が、正面方向観察時の表示輝度に近いものとなる。これは、マルチ絵素駆動では、１つの絵素を構成する複数の副絵素が、表示輝度のズレが小さい明輝度付近及び暗輝度付近の表示を行うとともに、目標とする表示輝度を当該副絵素の表示輝度の平均で表現するためである。
【０００６】
図９は、マルチ絵素駆動を行う表示装置を構成する絵素の一構成例を示す回路図である。図９に示すように、絵素ＰＥは、複数の副絵素ＳＰＥ１、ＳＰＥ２で構成されている。副絵素ＳＰＥ１は、液晶容量ＬＳ１と補助容量ＣＣＳ１とを備え、液晶容量ＬＳ１の一端及び補助容量ＣＣＳ１の一端に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）ｔ１のドレイン電極が接続される。また、液晶容量ＬＳ１の他端には対向電極ＣＯＭが接続され、対向電極電圧（以下、コモン電圧とする）が印加され得る。一方、補助容量ＣＣＳ１の他端には補助容量線ＣＳＬ１が接続され、補助容量駆動電圧（以下、ＣＳ電圧とする）が印加され得る。同様に、副絵素ＳＰＥ２は、液晶容量ＬＳ２と補助容量ＣＣＳ２とを備え、液晶容量ＬＳ２の一端及び補助容量ＣＣＳ２の一端に、ＴＦＴｔ２のドレイン電極が接続される。また、液晶容量ＬＳ２の他端には対向電極ＣＯＭが接続され、コモン電圧が印加され得る。一方、補助容量ＣＣＳ２の他端には補助容量線ＣＳＬ２が接続され、ＣＳ電圧が印加され得る。また、ＴＦＴｔ１、ｔ２のゲート電極には、共通（同一）の走査線ＧＬに接続され、ＴＦＴｔ１、ｔ２のソース電極には、共通（同一）の信号線ＳＬが接続されている。尚、以下の説明において、この図９を随時参照する。
【０００７】
絵素ＰＥは、行方向及び列方向に複数整列して（マトリクス状に）配置される。同一行に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の走査線ＧＬが接続され、同一の走査線電圧が印加され得る。また、同一列に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の信号線ＳＬが接続され、同一の信号線電圧が印加され得る。また、全ての絵素ＰＥの液晶容量ＬＳ１，ＬＳ２には、同一の対向電極ＣＯＭが接続され、同一のコモン電圧が印加され得る。
【０００８】
これに対して、絵素ＰＥの夫々が備える補助容量ＣＣＳ１，ＣＣＳ２には、異なる補助容量線ＣＳＬ１，ＣＳＬ２が接続され、異なるＣＳ電圧が印加され得る。ただし、同一行に配置される絵素ＰＥについて、夫々の副絵素ＳＰＥ１の補助容量ＣＣＳ１には同一の補助容量線ＣＳＬ１が接続され、夫々の副絵素ＳＰＥ２の補助容量ＣＣＳ２には同一の補助容量線ＣＳＬ２が接続される。
【０００９】
図１０は、図９に示す夫々の副絵素に印加される信号線電圧及びＣＳ電圧の波形例を示すグラフである。図中上側のグラフが、図９の副絵素ＳＰＥ１に印加される信号線電圧及びＣＳ電圧の波形例を示したものであり、図中下側のグラフが、図９の副絵素ＳＰＥ２に印加される信号線電圧及びＣＳ電圧の波形例を示したものである。また、図１０中、実線がソース電圧を示し、破線がＣＳ電圧を示している。尚、図１０に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。また、図１０に示す例は、所定の期間毎に液晶に印加する電圧の極性を反転する、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）駆動を行う場合のものである。
【００１０】
上述のように、ＴＦＴｔ１、ｔ２には、同一の信号線電圧及び同一の走査線電圧が印加される。そのため、図１０に示すように、ＴＦＴｔ１、ｔ２を介して副絵素ＳＰＥ１，ＳＰＥ２に印加される信号線電圧（図１０のソース電圧）は、同一となる。しかし、補助容量線ＣＳＬ１，ＣＳＬ２を介して補助容量ＣＣＳ１，ＣＣＳ２に印加されるＣＳ電圧は、異なり得る。そのため、図１０に示すように、副絵素ＳＰＥ１に印加される電圧Ｖａと、副絵素ＳＰＥ２に印加される電圧Ｖｂとは、異なり得る。これにより、副絵素ＳＰＥ１、ＳＰＥ２の表示輝度を、異ならせることが可能になる。このとき、マルチ絵素駆動を行わない液晶表示装置において、目標の表示輝度を得るために絵素に印加する電圧をＶｍとすると、絵素ＰＥが当該目標の表示輝度を得ようとする場合、Ｖｍ＝（Ｖａ＋Ｖｂ）／２を満たすように電圧Ｖａ，Ｖｂを夫々選択すると、好ましい。
【００１１】
尚、図１０では、副絵素ＳＰＥ１に印加されるＣＳ電圧と、副絵素ＳＰＥ２に印加されるＣＳ電圧とが、等しい振幅及び周波数であるが位相が１８０度異なるものを、例示している。この場合、信号線電圧の反転に同期して、副絵素ＳＰＥ１，ＳＰＥ２の夫々に印加するＣＳ電圧を反転させることで、所望の電圧Ｖａ，Ｖｂが副絵素ＳＰＥ１、ＳＰＥ２に印加されるようにする。
【００１２】
ところで、液晶表示装置の課題には、γ特性の視野角依存性等の他、高精細の画像を表示する液晶表示装置における表示輝度ムラがある。具体的には、高精細の画像を表示する液晶表示装置では、水平走査期間（１行の絵素ＰＥを対象として電圧を印加する期間）が短くなり、かつ補助容量ＣＣＳ１，ＣＣＳ２の数が多くなる。そのため、ＣＳ電圧の波形が、意図した波形から鈍ることが生じ得る。更に、この波形鈍りの程度は、絵素ＰＥの配置場所によって異なる。このため、副絵素ＳＰＥ１，ＳＰＥ２に印加される実効的な電圧が、絵素ＰＥの配置場所によって異なることで、表示輝度のムラが発生し得る。
【００１３】
この問題に対して、特許文献２では、ＣＳ電圧の反転を１水平走査期間よりも長くすることで、上記の表示輝度のムラを低減する方法が提案されている。この方法について、図面を参照して説明する。図１１は、表示輝度のムラを低減するＣＳ電圧の波形例を示すグラフである。また、図１２は、図１１に示すＣＳ電圧が適用される液晶表示装置の構成例を示す回路図である。また、図１３は、図１２に示す液晶表示装置の各部の配置例を示す回路図である。尚、図１１に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００１４】
図１１は、夫々のＣＳ電圧が、２水平走査期間毎に反転する（即ち、４水平走査期間を１周期とする）場合を例示している。本例の場合、位相が１水平走査期間（９０度）ずつずれたＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４の、４種類のＣＳ電圧を用意する必要がある。尚、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２と、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４とは、夫々位相が２水平走査期間（１８０度）異なる。また、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ３と、ＣＳ電圧ＣＳＶＸ２及びＣＳ電圧ＣＳＶＸ４とは、夫々位相が１水平走査期間（９０度）異なる。
【００１５】
また、図１２に示すように、上記のＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４は、補助容量基幹線ＣＳＬＸと当該補助容量基幹線ＣＳＬＸから引き出される上述の補助容量線ＣＳＬ１，ＣＳＬ２とを介して、各行に配置される絵素ＰＥを構成する副絵素ＳＰＥ１，ＳＰＥ２に夫々印加される。ある行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２に、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２が印加される場合、当該絵素ＰＥと隣接する行の絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２には、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４が印加される。尚、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ１が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ２が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ３が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ４が印加される。
【００１６】
上述のように、補助容量線ＣＳＬ１，ＣＳＬ２は、同一行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２の夫々に対して同じＣＳ電圧を印加するべく、行方向に延在する。補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２が容易に引き出されるようにすべく、補助容量線ＣＳＬ１，ＣＳＬ２と直交するように（列方向に延在するように）配置される。また、補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２の両端に夫々配置される。
【００１７】
また、図１３に示すように、液晶表示装置１００（特に、液晶表示パネル）は、ゲートドライバ１１０と、ソースドライバ１２０と、ガラス基板１３０と、を備える。ガラス基板１３０には、絵素ＰＥや、走査線ＧＬ、補助容量基幹線ＣＳＬＸ、補助容量線ＣＳＬ１，ＣＳＬ２、信号線ＳＬ、ゲートドライバ１１０を制御するためのゲートドライバ制御信号が印加されるゲートドライバ制御信号線ＣＧＬの夫々が形成される。ゲートドライバ制御信号線ＣＧＬ及び補助容量基幹線ＣＳＬＸには、例えば、不図示のコントローラが生成したゲートドライバ制御信号及びＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４が印加される。
【００１８】
ゲートドライバ１１０は、ゲートドライバ制御信号線ＣＧＬを介して入力されるゲートドライバ制御信号に基づいて、走査線電圧を生成して走査線ＧＬに印加する走査線電圧生成部１１１を備える。同様に、ソースドライバ１２０は、入力されるソースドライバ制御信号（例えば、不図示のコントローラが生成）に基づいて、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部１２１を備える。また、ゲートドライバ１１０は、列方向に沿って複数備えられ得る。図１３に示すように、１つの液晶表示装置１００にゲートドライバ１１０が複数備えられる場合、隣接するゲートドライバ１１０が接続され、前段のゲートドライバ１１０から後段のゲートドライバ１１０へと、ゲートドライバ制御信号が順次伝達される。
【００１９】
また、液晶表示装置の他の課題としては、額縁部分の狭小化がある。
【００２０】
ここで、上記特許文献２に記載の液晶表示装置１００では、補助容量基幹線ＣＳＬＸをガラス基板１３０上に形成する必要があるが、ガラス基板１３０上の配線は、配線抵抗が大きくなる。この場合、絵素ＰＥの表示輝度のムラなどを抑制する観点から、補助容量基幹線ＣＳＬＸの夫々の線幅を大きくして、インピーダンスを低下させる必要がある。すると、ガラス基板１３０上で、補助容量基幹線ＣＳＬＸが占める領域が大きくなることから、ガラス基板１３０の額縁部分（絵素ＰＥが配置された部分を除く周囲の部分。以下同じ。）の狭小化が困難になる。更に、生成及び印加するＣＳ電圧の波形の種類（上述の例では、ＣＳＶＸ１〜ＣＳＶＸ４の４種類）が多くなると、ＣＳ電圧生成のための電圧源が多数必要となるため、額縁部分の狭小化が困難になる。
【００２１】
額縁部分の狭小化の課題に対して、特許文献３では、ＣＳ電圧をゲートドライバに取り込むとともに、ゲートドライバに設けた補助容量線を駆動するためのバッファ部により当該ＣＳ電圧の波形を整形（例えば、波形の鈍りや雑音の低減など、補助容量を好適に駆動し得るための処理。以下同じ。）した上で、夫々の補助容量線を介して副絵素に印加する構成が提案されている。この構成によれば、補助容量基幹線を図１３に示したように列方向に沿って延在させる必要がなくなり、夫々分割可能になる。したがって、補助容量基幹線の配線抵抗を抑制することで線幅を小さくすることが可能になるため、額縁部分の狭小化が可能になる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００４−６２１４６号公報
【特許文献２】特開２００５−１８９８０４号公報
【特許文献３】特開２００９−１２８５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記特許文献３に記載の構成では、バッファ部の電源電圧が不安定になると、バッファ部が補助容量線に印加するＣＳ電圧が不十分となり、表示輝度のムラが生じ得る。この問題について、以下図面を参照して説明する。図１４は、バッファ部を用いてＣＳ電圧を補助容量線に印加する液晶表示装置の要部構成例を模式的に示したブロック図である。また、図１５は、図１４に示すバッファ部が入出力するＣＳ電圧及び当該バッファ部の電源電圧の夫々の状態を示したグラフである。
【００２４】
図１４に示すように、バッファ部ＢＦには、所定の電源（例えば、上述のコントローラ）から、高圧側の電源電圧である電圧ＶＣＳＨ及び低圧側の電源電圧である電圧ＶＣＳＬが、夫々供給される。尚、図中のバッファ部ＢＦと夫々の電圧ＶＣＳＨ，ＶＣＳＬとの間に示す抵抗ＲＬは、電源とバッファ部ＢＦとの間の配線抵抗である。また、バッファ部ＢＦの４つの入力端子ＩＮ１〜ＩＮ４には、夫々位相が異なる４つのＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａの夫々が入力され、バッファ部ＢＦの４つの出力端子ＯＵＴ１〜ＯＵＴ４の夫々が、バッファ部ＢＦによって波形が整形されたＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂを出力する。このＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂは、夫々補助容量線ＣＳＬ（上述の補助容量線ＣＳＬ１,ＣＳＬ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）を介して補助容量ＣＣＳ（上述の補助容量ＣＣＳ１,ＣＣＳ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）に印加される。尚、図中の補助容量線ＣＳＬの夫々の中に示す抵抗ＲＣＳＬは、補助容量線ＣＳＬの配線抵抗である。
【００２５】
図１５の上段のグラフは、夫々の入力端子ＩＮ１〜ＩＮ４に入力されるＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａの波形を示したグラフである。当該グラフにおいて、ＣＳ電圧ＣＳＶＹ１ａを太い実線で示し、他のＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶＹ４ａを細い破線で示している。図１５の下段のグラフは、上段のグラフに示すＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａがバッファ部ＢＦの入力端子ＩＮ１〜ＩＮ４に入力された場合において、出力端子ＯＵＴ１が出力するＣＳ電圧ＣＳＶＹ１ｂの状態を太い実線で示し、バッファ部ＢＦに供給される電圧ＶＣＳＨ，ＶＣＳＬの状態を破線で示したものである。尚、図１５に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００２６】
図１５に示すように、ＣＳ電圧ＣＳＶＹ１ａが立ち上がろうとすると、それに応じてＣＳ電圧ＣＳＶＹ１ｂも立ち上がろうとする。しかしながら、ＣＳＶＹ１ａに遅れてＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶ４ａが順次立ち上がろうとすることで、バッファ部ＢＦに供給される電圧ＶＣＳＨが不安定になり（降下し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち上がらないことが生じ得る。このことは、ＣＳ電圧ＣＳＶＹ１ａの立ち下がりでも同様に生じ得る。即ち、バッファ部ＢＦに供給される電圧ＶＣＳＬが不安定になり（上昇し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち下がらないことが生じ得る。このように、ＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂが意図した電圧値に達しない場合、副絵素の輝度が意図したものにならない可能性があり、表示輝度のムラなどの問題が生じ得る。
【００２７】
これは、補助容量ＣＣＳの容量負荷が大きいことや、狭額縁化のために線幅を小さくした結果として配線抵抗ＲＬが大きくなることなどにより、バッファ部ＢＦが多大な電流を消費することで生じ得る。配線抵抗ＲＬを小さくすることは容易であるが、そのためには線幅を大きくせざるを得ず、狭額縁化が困難になる。
【００２８】
以上より、液晶表示装置の課題には、γ特性の視野角依存性や表示輝度ムラ、額縁部分の狭小化があるが、これらを全て満たす駆動装置が求められている。更に、液晶表示装置において、画像の表示速度の高速化が求められており、補助容量線の充放電を高速且つ高精細に実施できることが求められている。
【００２９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、γ特性の視野角依存性や表示輝度ムラ、液晶表示装置の額縁部分の面積の増大を招くことなく、より高精度且つ高速に補助容量線の充放電を行うことができる駆動装置を提供する点にある。また、縁部面積の増大を招くことなく、より高精度且つ高速に駆動装置の補助容量基幹線や補助容量線の充放電を行うことができる表示装置を提供する。
【課題を解決するための手段】
【００３０】
上記目的を達成するための本発明に係る駆動装置は、１つの絵素を構成する複数の副絵素の夫々に設けられた補助容量に夫々接続される異なる補助容量線の一端に接続され、当該補助容量線の夫々に異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、所定の第１閾値電圧より電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧より電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、入力信号の電圧値に基づいて、前記第１電源グループと前記第２電源グループの内の１つの前記電源グループを選択し、前記補助容量線の電圧値と選択された前記電源グループの前記閾値電圧の比較結果に基づいて、選択された前記電源グループから１つの前記電源電圧を選択して前記補助容量駆動電圧とし、前記補助容量駆動電圧を用いて前記補助容量線を駆動する補助容量線駆動部を備えることを特徴とする。
【００３１】
更に好ましくは、上記特徴の駆動装置は、複数の前記入力信号別に、前記補助容量線駆動部を備え、前記補助容量線駆動部の夫々が異なる前記補助容量駆動電圧を出力する。
【００３２】
更に好ましくは、上記特徴の駆動装置は、前記第１電源グループが、第１電源電圧と前記第１電源電圧より電圧値の低い第２電源電圧で構成され、前記第２電源グループが、第３電源電圧と前記第３電源電圧より電圧値の低い第４電源電圧で構成され、前記第２閾値電圧が前記第１閾値電圧より小さい値に設定され、前記補助容量線駆動部が、前記補助容量線の電圧値と前記第１閾値電圧を比較する第１コンパレータと、前記第１コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第１閾値電圧より小さい場合は前記第１電源電圧を選択して出力し、前記補助容量線の電圧値が前記第１閾値電圧より大きい場合は前記第２電源電圧を選択して出力する第１セレクタと、前記補助容量線の電圧値と前記第２閾値電圧を比較する第２コンパレータと、前記第２コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第２閾値電圧より小さい場合は前記第３電源電圧を選択して出力し、前記補助容量線の電圧値が前記第２閾値電圧より大きい場合は前記第４電源電圧を選択して出力する第２セレクタと、前記入力信号の電圧値に基づいて、前記第１セレクタと第２セレクタの何れか一方を選択して前記補助容量線に出力する第３セレクタと、を備える。
【００３３】
更に好ましくは、上記各特徴の駆動装置は、マトリクス状に配置される前記絵素の内、前記補助容量線に沿って配列される夫々を構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を更に備える。
【００３４】
上記目的を達成するための本発明に係る表示装置は、複数の前記副絵素で構成された前記絵素の複数からなる絵素アレイと、上記何れかの特徴の駆動装置の１または複数と、を備えることを特徴とする。
【発明の効果】
【００３５】
上記特徴の駆動装置及び表示装置では、補助容量線の充電量に応じて駆動電源を選択するので、高速且つ高精度に補助容量線を充放電することが可能になる。
【００３６】
具体的には、例えば、補助容量線を充電する場合、補助容量線の電圧値が第１閾値電圧値より小さい場合は、電圧値の大きい第１電源を用いて駆動することで、高速な充電動作が可能になり、補助容量線の電圧値が第１閾値電圧値より大きい場合は、第１電源より電圧値の小さい第２電源を用いて駆動することで、高精度な充電動作が可能になる。
【００３７】
また、複数の電源を用いることから、補助容量線駆動部の電源電圧が不安定になるのを抑制でき、補助容量線に印加する電圧値をより安定させ、表示輝度にムラが生じるのを抑制できる。これにより、補助容量線駆動部の電源電圧を供給する配線を太くすることなく、補助容量線駆動部が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になり、結果として、表示装置の狭額縁化を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る駆動装置の内部接続構成の一例を示す概略ブロック図である。
【図２】本発明に係る駆動装置の回路構成の一例を示す概略ブロック図である。
【図３】本発明に係る駆動装置の補助容量線駆動部の一構成例を示す概略ブロック図である。
【図４】本発明に係る駆動装置の補助容量線駆動部を構成する電源電圧選択回路の一構成例を示す概略ブロック図である。
【図５】本発明に係る駆動装置の補助容量線駆動部の入力電圧と出力電圧の関係を示すグラフである。
【図６】本発明に係る駆動装置の補助容量線駆動部の動作を説明する表である。
【図７】本発明に係る表示装置における駆動装置及び絵素の配置構成例を示す概略ブロック図である。
【図８】液晶表示装置のγ特性を示すグラフである。
【図９】マルチ絵素駆動を行う表示装置を構成する１つの絵素の一構成例を示す回路図である。
【図１０】副絵素の夫々について、印加されるソース電圧及びＣＳ電圧の一波形例を示すグラフである。
【図１１】従来技術に係る液晶表示装置のＣＳ電圧の波形例を示すグラフである。
【図１２】従来技術に係る液晶表示装置の絵素アレイの一構成例を示す概略部分回路図である。
【図１３】従来技術に係る液晶表示装置に搭載される各構成の配置例を示す概略部分回路図である。
【図１４】従来技術に係る液晶表示装置におけるＣＳ電圧を補助容量線に印加するバッファ部の一構成例を示す概略ブロック図である。
【図１５】従来技術に係る液晶表示装置におけるＣＳ電圧及び補助容量線に印加される電圧の一波形例を示すグラフである。
【発明を実施するための形態】
【００３９】
以下、本発明に係る駆動装置及び表示装置の実施形態を図面に基づいて説明する。
【００４０】
〈駆動装置〉
本発明に係る駆動装置の実施形態について、図１〜図６を基に説明する。尚、本実施形態では、駆動装置として、補助容量線及び走査線の両方に電圧を印加するゲートドライバ１を想定して説明するが、補助容量線にのみ電圧を印加するゲートドライバ１であっても良い。
【００４１】
〈ゲートドライバの構成〉
ゲートドライバ１は、マルチ絵素駆動を行う液晶表示装置に搭載される駆動装置であり、図９に示す従来の表示装置と同様に、１つの絵素ＰＥを構成する複数の副絵素ＳＰＥ１，ＳＰＥ２の夫々に設けられた補助容量ＣＣＳ１，ＣＣＳ２に夫々接続される異なる補助容量線ＣＳＬ１，ＣＳＬ２の一端に接続され、当該補助容量線ＣＳＬ１，ＣＳＬ２の夫々に異なる補助容量駆動電圧（ＣＳ電圧）を印加することで、副絵素ＳＰＥ１，ＳＰ２の表示輝度を異ならせるように構成されている。
【００４２】
ここで、図１は、本発明の実施形態に係るゲートドライバ１の接続構成として、各端子、内部配線及び内部回路の概略構成例を示しており、図２は、本発明の実施形態に係るゲートドライバ１の内部回路の概略構成例を示している。
【００４３】
ゲートドライバ１は、図１に示すように、種々の配線が形成されるテープ部３１と、端子部３２と、集積回路部３３と、を備えている。
【００４４】
端子部３２は、図１に示すように、中央部に、端子ＯＧ１〜ＯＧ２７２がこの順で配置される。更に、端子ＯＧ１からゲートドライバ１の一方の端部に向かって、端子ＣＳＶＡ４ｂ〜ＣＳＶＡ１ｂ、端子ＧＣＫＯＩ、端子ＧＳＰＯＩ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＡ４ａ〜ＣＳＶＡ１ａがこの順で配置される。また、端子ＯＧ２７２からゲートドライバ１の他方の端部に向かって、端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂ、端子ＧＣＫＩＯ、端子ＧＳＰＩＯ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａがこの順で配置される。
【００４５】
尚、この配置例は一例に過ぎず、任意の端子の配置を適宜入れ替えても良い。ただし、後述する図７のように、ゲートドライバ１同士をカスケード接続する場合、前段及び後段のゲートドライバ１（初段のゲートドライバ１においては、前段のゲートドライバに代えてコントローラ等の信号や電圧を出力する装置）に接続する端子を、ゲートドライバ１の端部側に配置すると好ましい。
【００４６】
尚、図１では、同名の端子（端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ）同士は、内部配線で接続されている。また、端子ＧＰＫＯＩ及び端子ＧＣＫＩＯ、端子ＧＰＰＯＩ及び端子ＧＣＯＰＩＯも、内部配線で夫々接続されている。尚、この配線は、端子間の直接的な接続または間接的な接続（例えば、当該端子間を信号や電圧が伝達される間に、当該信号や電圧に対して何らかの処理が行われる場合の接続）を示したものである。
【００４７】
端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａは、補助容量線駆動部２１Ａ，２１Ｂに入力するＣＳ電圧が供給される入力端子である。端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａは、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに入力されるＣＳ電圧を後段のゲートドライバ１に転送する出力端子である。
【００４８】
尚、端子ＣＳＶＡ１ａは、端子ＣＳＶＢ１ａと接続されており、端子ＣＳＶＡ１ａから入力されたＣＳ電圧が、端子ＣＳＶＢ１ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。同様に、端子ＣＳＶＡ２ａは、端子ＣＳＶＢ２ａと接続されており、端子ＣＳＶＡ２ａから入力されたＣＳ電圧が、端子ＣＳＶＢ２ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。端子ＣＳＶＡ３ａは、端子ＣＳＶＢ３ａと接続されており、端子ＣＳＶＡ３ａから入力されたＣＳ電圧が、端子ＣＳＶＢ３ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。端子ＣＳＶＡ４ａは、端子ＣＳＶＢ４ａと接続されており、端子ＣＳＶＡ４ａから入力されたＣＳ電圧が、端子ＣＳＶＢ４ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。
【００４９】
端子ＶＧＬ及び端子ＶＧＨは、走査線駆動部１４が動作するための電源電圧が供給される電源端子である。
【００５０】
端子ＬＢＲは、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。尚、双方向シフトレジスタ１２のシフト方向によって、絵素ＰＥの走査方向が決定される。
【００５１】
端子ＶＣＣは、ゲートドライバ１全体が動作するための電源電圧が供給される電源端子である。また、端子ＧＮＤは接地端子であり、ゲートドライバ１全体に接地電圧を供給する。
【００５２】
端子ＶＣＳＨは、電源電圧ｖｃｓｈを受け付ける電源端子であり、端子ＶＣＳＬは、電源電圧ｖｃｓｌを受け付ける電源端子である。
【００５３】
端子ＧＳＰＯＩ及び端子ＧＳＰＩＯは、入出力端子であり、後述するコントロールロジック１１Ａ、１１Ｂにより、一方が入力端子として機能する場合、他方が出力端子として機能するように制御される。端子ＧＳＰＯＩ及び端子ＧＳＰＩＯの内、入力端子として機能する端子には、双方向シフトレジスタ１２の動作を開始させるための走査開始信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯの内、出力端子となる端子から当該走査開始信号を当該後段のゲートドライバに転送する（後述の図７参照）。
【００５４】
端子ＧＣＫＯＩ及び端子ＧＣＫＩＯは、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯと同様に、入出力端子であり、後述するコントロールロジック１１Ａ、１１Ｂにより、一方が入力端子として機能する場合、他方が出力端子として機能するように制御される。端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの内、入力端子となる端子は、双方向シフトレジスタ１２の駆動クロック信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの内、出力端子となる端子から当該駆動クロック信号を当該後段のゲートドライバに転送する（後述の図７参照）。
【００５５】
端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂは、夫々、ゲートドライバ１の外部から補助容量線ＣＳＬが接続されており、後述する補助容量線駆動部２１Ａ，２１Ｂからの出力電圧を接続された補助容量線ＣＳＬに印加するための出力端子である。
【００５６】
端子ＯＧｉ（ｉ＝１〜ｎ、ｎは自然数、本実施形態ではｎ＝２７２）は、ゲートドライバ１の外部から、走査線ＧＬが接続されており、後述する走査線駆動部１４によって生成される走査線電圧を接続された走査線に印加するための出力端子である。ここで、走査線ＧＬは、マトリクス状に配置される絵素ＰＥの内、補助容量線ＣＳＬ１，ＣＳＬ２に沿って配列される夫々を構成する複数の副絵素ＳＰＥ１，ＳＰＥ２に共通して接続され、補助容量線ＣＳＬ１，ＣＳＬ２と平行に形成されている。尚、本実施形態では、２７２個の端子ＯＧｉを設ける場合について説明するが、これに限るものではない。
【００５７】
集積回路部３３は、図２に示すように、コントロールロジック１１Ａ，１１Ｂと、双方向シフトレジスタ１２と、レベルシフタ１３と、走査線駆動部１４と、補助容量線駆動部２１Ａ，２１Ｂと、各種端子（図中の白塗りの丸で示す部分）と、を備える。尚、図２では説明の便宜上、実際とは異なり得る位置に夫々の端子を配置したものを、図示している。
【００５８】
コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号に応じて、端子ＧＳＰＯＩ、端子ＧＳＰＩＯ、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの夫々について、入力と出力を切り替える。具体的には、端子ＬＢＲにＨレベルの制御信号が入力された場合は、端子ＧＳＰＯＩ及び端子ＧＣＫＯＩを入力端子、端子ＧＳＰＩＯ及び端子ＧＣＫＩＯを出力端子として機能させるように切り替える。また、端子ＬＢＲにＬレベルの制御信号が入力された場合は、端子ＧＳＰＩＯ及び端子ＧＣＫＩＯを入力端子、端子ＧＳＰＯＩ及び端子ＧＣＫＯＩを出力端子として機能させるように切り替える。
【００５９】
走査線駆動部１４は、端子ＶＧＬから供給される電圧と端子ＶＧＨから供給される電圧に基づいて走査線電圧を生成し、後述する端子ＯＧ１〜ＯＧ２７２の夫々に出力することにより、走査線ＧＬの夫々に走査線電圧を印加する。尚、端子ＶＧＬに供給される電圧の電圧値をｖｇｌ、端子ＶＧＨに供給される電圧の電圧値をｖｇｈとすると、走査線電圧は、例えば電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する電圧となる。
【００６０】
補助容量線駆動部２１Ａ，２１Ｂは、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとして、端子ＶＧＬからの電源電圧を電源電圧ａｖｇｌとして受け付け、端子ＶＣＳＨから電源電圧ｖｃｓｈを、端子ＶＣＳＬから電源電圧ｖｃｓｌの供給を受けると共に、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａからＣＳ電圧を受け付けて、補助容量ＣＣＳを駆動するための電圧を生成し、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂに出力する。尚、本実施形態では、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとし、端子ＶＧＬからの電源電圧を電源電圧ａｖｇｌとしたが、他の電源電圧を用いても良い。
【００６１】
ここで、図３は、補助容量線駆動部２１（上述の補助容量線駆動部２１Ａ，２１Ｂに相当し、これらを特に区別しない場合にこのように称する。以下同じ）の概略構成例を示している。
【００６２】
補助容量線駆動部２１Ａは、図２に示すように、入力端子ＩＮｊ（ｊ＝１〜４）が端子ＣＳＶＡｊａ及び端子ＣＳＶＢｊａに、出力端子ＯＵＴｊがＣＳＶＡｊｂに接続されており、図３に示すように、出力端子ＯＵＴからのフィードバック電圧と入力端子ＩＮｊの電圧に応じて電源電圧を選択する４つの電源電圧選択回路２１０を備えて構成されている。同様に、補助容量線駆動部２１Ｂは、図２に示すように、入力端子ＩＮｊが端子ＣＳＶＡｊａ及び端子ＣＳＶＢｊａに、出力端子がＣＳＶＢｊｂに接続されており、図３に示すように、出力端子ＯＵＴからのフィードバック電圧と入力端子ＩＮｊの電圧に応じて電源電圧を選択する４つの電源電圧選択回路２１０を備えて構成されている。尚、本実施形態では、補助容量線駆動部２１が４つの電源電圧選択回路２１０を備える場合について説明するが、電源電圧選択回路２１０は、端子ＣＳＶＡｊａの数に応じて設ける。
【００６３】
補助容量線駆動部２１は、所定の第１閾値電圧ｖｃｏｍｐｈより電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧ｖｃｏｍｐｌより電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、入力信号の電圧値に基づいて、第１電源グループと第２電源グループの内の１つの電源グループを選択し、補助容量線の電圧値と選択された電源グループの閾値電圧の比較結果に基づいて、選択された電源グループから１つの電源電圧を選択して補助容量駆動電圧とし、補助容量駆動電圧を用いて補助容量線を駆動するように構成されている。
【００６４】
尚、本実施形態では、電源電圧ａｖｃｈと電源電圧ｖｃｓｈが、第１閾値電圧ｖｃｏｍｐｈより高圧側の電源電圧であり、第１電源グループを構成している。また、電源電圧ａｖｃｌと電源電圧ｖｃｓｌが、第２閾値電圧ｖｃｏｍｐｌより低圧側の電源電圧であり、第２グループを形成している。更に、電源電圧ａｖｃｈ＞電源電圧ｖｃｓｈ＞第１閾値電圧ｖｃｏｍｐｈ＞第２閾値電圧ｖｃｏｍｐｌ＞電源電圧ｖｃｓｌ＞電源電圧ａｖｃｌとなるように設定されている。
【００６５】
ここで、図４は、電源電圧選択回路２１０の概略構成例を示す回路図である。図４に示すように、電源電圧選択回路２１０は、２つのコンパレータ２１１，２１２と、３つのセレクタ回路２１３，２１４，２１５を備えて構成されている。
【００６６】
コンパレータ２１１は、出力端子からフィードバックされる電圧ｖｏｕｔと第１閾値電圧ｖｃｏｍｐｈの大小を比較する。詳細には、コンパレータ２１１は、非反転入力端子に出力ノードの電圧ｖｏｕｔが、反転入力端子に第１閾値電圧ｖｃｏｍｐｈが夫々入力され、ｖｏｕｔ＞ｖｃｏｍｐｈの時はＨレベルの信号を、ｖｏｕｔ≦ｖｃｏｍｐｈの時はＬレベルの信号をセレクタ回路２１３に出力する。
【００６７】
コンパレータ２１２は、電圧ｖｏｕｔと第２閾値電圧ｖｃｏｍｐｌの大小を比較する。詳細には、コンパレータ２１２は、反転入力端子に出力ノードの電圧ｖｏｕｔが、非反転入力端子に第２閾値電圧ｖｃｏｍｐｌが夫々入力され、ｖｏｕｔ≧ｖｃｏｍｐｌの時はＬレベルの信号を、ｖｏｕｔ＜ｖｃｏｍｐｌの時はＨレベルの信号をセレクタ回路２１４に出力する。
【００６８】
セレクタ回路２１３は、電源電圧ａｖｃｈ及び電源電圧ｖｃｓｈが入力されており、コンパレータ２１１からの信号レベルがＨレベルである場合には電源電圧ｖｃｓｈを選択出力し、コンパレータ２１１からの信号レベルがＬレベルである場合には電源電圧ａｖｃｈを選択出力する。
【００６９】
セレクタ回路２１４は、電源電圧ａｖｃｌ及び電源電圧ｖｃｓｌが入力されており、コンパレータ２１２からの信号レベルがＨレベルである場合には電源電圧ｖｃｓｌを選択出力し、コンパレータ２１１からの信号レベルがＬレベルである場合には電源電圧ａｖｃｌを選択出力する。
【００７０】
セレクタ回路２１５は、入力端子ＩＮから入力される入力信号の電圧（ＣＳ電圧）に基づいて、セレクタ回路２１３の出力電圧またはセレクタ回路２１４の出力電圧を、出力電圧ｖｏｕｔとして出力する。具体的には、ＣＳ電圧の立ち上がり開始から立ち下がり開始前までの期間では、セレクタ回路２１３からの出力電圧を選択出力し、ＣＳ電圧の立ち下がり開始時から立ち上がり開始前までの期間では、セレクタ回路２１４からの出力電圧を選択出力する。セレクタ回路２１５が選択出力する電源電圧が、補助容量基幹線ＣＳＬ及び補助容量線ＣＣＳを駆動する補助容量駆動電圧となる。
【００７１】
引き続き、電源電圧選択回路２１０の動作について、図５及び図６を基に簡単に説明する。ここで、図５（ａ）は、入力端子ＩＮ１〜ＩＮ３に入力される入力電圧、即ち、端子ＣＳＶＡ１ａ〜３ａに入力されるＣＳ電圧の電圧値を示している。また、図５（ｂ）は、図５（ａ）の入力端子ＩＮ１の入力電圧に対応する出力電圧ｖｏｕｔ、即ち、端子ＣＳＶＡ１ａから入力されるＣＳ電圧に対応する出力電圧ｖｏｕｔを、夫々示している。尚、出力電圧ｖｏｕｔは、端子ＣＳＶＡ１ｂから出力されるＣＳ電圧である。また、図６は、電源電圧選択回路２１０の入力端子ＩＮ、出力電圧ｖｏｕｔ、及び、選択電源電圧の関係を示している。図６において、○が記入されている電源電圧が、選択され補助容量駆動電圧として用いられている電源電圧である。
【００７２】
尚、図３に示すように、補助容量基幹線ＣＳＬや補助容量線ＣＣＳは、抵抗ＲＣＳＬと補助容量ＣＣＳから構成されており、これらの抵抗ＲＣＳＬと補助容量ＣＣＳから成る時定数を伴って次第に充放電がされる。
【００７３】
入力端子ＩＮ１から入力されるＣＳ電圧の立ち上がり時、時間ｔ１〜ｔ３の期間では、セレクタ回路２１５は、セレクタ回路２１３の出力電圧を出力電圧ｖｏｕｔとして出力する。出力電圧ｖｏｕｔが第１閾値電圧ｖｏｍｐｈ以下の期間（時間ｔ１〜ｔ２）では、電源電圧ｖｃｓｈと電源電圧ａｖｃｈの内、電圧値が高く、より高速充電が可能な電源電圧ａｖｃｈが選択される。出力電圧ｖｏｕｔが第１閾値電圧ｖｏｍｐｈより大きくなると（時間ｔ２〜ｔ３）、電源電圧ｖｃｓｈと電源電圧ａｖｃｈの内、より高精度な充電が可能な電源電圧ｖｃｓｈが選択される。
【００７４】
入力端子ＩＮ１から入力されるＣＳ電圧の立ち下がり時、時間ｔ３〜ｔ５の期間では、セレクタ回路２１５は、セレクタ回路２１４の出力電圧を出力電圧ｖｏｕｔとして出力する。出力電圧ｖｏｕｔが第２閾値電圧ｖｏｍｐｌ以上の期間（時間ｔ３〜ｔ４）では、電源電圧ｖｃｓｌと電源電圧ａｖｃｌの内、電圧値が低く、より高速放電が可能な電源電圧ａｖｃｌが選択される。出力電圧ｖｏｕｔが第２閾値電圧ｖｏｍｐｌより小さくなると（時間ｔ４〜ｔ５）、電源電圧ｖｃｓｌと電源電圧ａｖｃｌの内、より高精度な放電が可能な電源電圧ｖｃｓｌが選択される。
【００７５】
尚、従来の駆動装置では、図１５に示すように、１つの電源電圧ｖｃｓｈにより充電を行う構成であった為、端子ＣＳＶＹ１ｂに接続される補助容量線が所望の電圧値に達する前に、端子ＣＳＶＹ２ｂに接続される補助容量線の充電が開始されるため、端子ＣＳＶＹ２ｂに接続される補助容量線の充電開始時に、電源電圧ｖｃｓｈの電圧降下が一時的に生じ、端子ＣＳＶＹ１ｂの電圧が不安定なものとなっていた。
【００７６】
これに対し、本発明に係るゲートドライバ１は、２つの電源電圧ａｖｃｈ及び電源電圧ｖｃｓｈにより補助容量線の充電を行う構成であり、図５に示す場合では、端子ＣＳＶＡ２ｂに接続される補助容量線の充電を開始する前に、端子ＣＳＶＡ１ｂの電圧がｖｃｏｍｐｈに達し、電源電圧ｖｃｓｈにより充電を行うことになる。即ち、端子ＣＳＶＡ２ｂに接続される補助容量線の充電開始時において、端子ＣＳＶＡ１ｂに接続される補助容量線については電源電圧ｖｃｓｈにより充電を行い、端子ＣＳＶＡ２ｂに接続される補助容量線については電源電圧ａｖｃｈにより充電を行うこととなるため、電源電圧ｖｃｓｈの電圧降下は生じず、端子ＣＳＶＡ１ｂの電圧が不安定になることがない。
【００７７】
尚、端子ＣＳＶＡ２ｂの電圧がｖｃｏｍｐｈに達し、電源電圧ｖｃｓｈにより充電を行うときには、端子ＣＳＶＡ１ｂと端子ＣＳＶＡ２ｂの両方が電源電圧ｖｃｓｈから電圧供給されることになるが、端子ＣＳＶＡ１ｂに接続された補助容量線については充電が終了していることから、充電を行う補助容量線は１つとなり、電源供給不足になる可能性は低く、電圧が不安定になるのを効果的に防止できる。
【００７８】
〈ゲートドライバの動作〉
以下、ゲートドライバ１による走査線電圧の生成動作の概要について、図１及び図２を基に説明する。
【００７９】
尚、ここでは、端子ＬＢＲに入力される制御信号がＨレベルであり、端子ＧＳＰＯＩが入力端子、端子ＧＳＰＩＯが出力端子として機能する場合を想定して説明する。
【００８０】
垂直同期信号を基に生成された走査開始信号が端子ＧＳＰＯＩから入力されると、双方向シフトレジスタ１２が、端子ＧＣＫＯＩから入力される水平同期信号を基に生成された駆動クロック信号に同期して（例えば、１水平走査期間毎に）シフト動作を開始する。
【００８１】
最初のシフト動作において、双方向シフトレジスタ１２は、第１パルス信号を生成し、レベルシフタ１３に出力する。レベルシフタ１３は、第１パルス信号を電圧ｖｇｌから電圧ｖｇｈの振幅を有する走査線電圧に変換し、走査線駆動部１４に出力する。走査線駆動部１４は、当該走査線電圧を端子ＯＧ１に出力する。
【００８２】
次のシフト動作において、双方向シフトレジスタ１２は、第１パルス信号とは別の第２パルス信号を生成し、レベルシフタ１３に出力する。レベルシフタ１３は、第２パルス信号を電圧ｖｇｌから電圧ｖｇｈの振幅を有する走査線電圧に変換し、走査線駆動部１４に出力する。走査線駆動部１４は、当該走査線電圧を端子ＯＧ１に出力する。
【００８３】
同様にして、双方向シフトレジスタ１２は、シフト動作毎に、第３パルス信号〜第２７２パルス信号を生成し、順次レベルシフタ１３に出力する。レベルシフタ１３は、第３パルス信号〜第２７２パルス信号を、夫々、電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する走査線電圧に順次変換し、走査線駆動部１４が、端子ＯＧ３〜端子ＯＧ２７２に出力する。
【００８４】
端子ＯＧ２７２に走査線電圧が出力され、シフト動作が終了すると、ゲートドライバ１は、後段のゲートドライバ１に対して、端子ＧＳＰＩＯから走査開始信号を出力するとともに、端子ＧＣＫＩＯから駆動クロック信号を出力する。これにより、当該後段のゲートドライバでは、ゲートドライバ１と同様の動作が行われ、接続される走査線に対して走査線電圧を順次印加する。
【００８５】
〈表示装置〉
本発明に係る表示装置の実施形態について、図７を基に説明する。尚、本実施形態の表示装置は、液晶表示装置（特に、液晶パネル）である場合を想定している。
【００８６】
ここで、図７は、液晶表示装置１０の概略構成例を示す部分ブロック図である。図７に示すように、液晶表示装置１０（特に、液晶表示パネル）は、複数の副絵素ＳＰＥ１，ＳＰＥ２で構成された絵素ＰＥの複数からなる絵素アレイと、複数のゲートドライバ１Ｆ，１Ｓと、ソースドライバ４０と、コントローラ５０と、ガラス基板６０と、を備えて構成されている。尚、本実施形態では、説明のため、液晶表示装置４０が２つのゲートドライバ１を備える場合を想定しているが、３以上のゲートドライバ１を備えるように構成しても良い。
【００８７】
尚、ゲートドライバ１Ｆとゲートドライバ１Ｓはカスケード接続されており、ガラス基板６０に形成される配線により、ゲートドライバ１Ｆの端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａがゲートドライバ１Ｓの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに、ゲートドライバ１Ｆの端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂがゲートドライバ１Ｓの端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂに夫々接続されている。また、ガラス基板６０に形成される配線により、ゲートドライバ１Ｆの端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬが、夫々、ゲートドライバ１Ｓの同名の端子に接続される。更に、ガラス基板６０に形成される配線によって、ゲートドライバ１Ｆの端子ＧＣＫＩＯ及び端子ＧＳＰＩＯが、ゲートドライバ１Ｓの端子ＧＣＫＯＩ及び端子ＧＳＰＯＩに夫々接続される。これにより、コントローラ５０がゲートドライバ１Ｆに入力した信号や電圧が、ゲートドライバ１Ｆの後段のゲートドライバ１Ｓに伝達可能になる。
【００８８】
ガラス基板６０は、絵素アレイ、走査線ＧＬ、信号線ＳＬ、補助容量基幹線ＣＳＬＡ、補助容量線ＣＳＬ１，ＣＳＬ２、コントローラ５０と初段のゲートドライバ１とを接続する制御線ＣＬが形成されている。尚、図７において、制御線ＣＬの一部については、図示の便宜のために複数をまとめて１本の太線で図示している。
【００８９】
ソースドライバ４０は、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部４１を備える。信号線電圧生成部４１は、後述するコントローラ５０から入力されるソースドライバ制御信号に基づいて信号線電圧を生成し、信号線ＳＬに印加する。これにより、夫々の絵素ＰＥが駆動されて表示動作が行われる。
【００９０】
コントローラ５０は、制御線ＣＬを介して、ＣＳ電圧をゲートドライバ１Ｆの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに入力し、各種電源電圧または接地電圧をゲートドライバ１Ｆの端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬに入力する。尚、本実施形態では、双方向シフトレジスタ１２のシフト方向が端子ＯＧ１〜端子ＯＧ２７２の方向に固定されており、端子ＶＣＣに供給される電源電圧が、端子ＬＢＲに入力されている。
【００９１】
コントローラ５０は、上述したように、双方向シフトレジスタ１２のシフト方向が端子ＯＧ１〜端子ＯＧ２７２の方向に固定されることから、制御線ＣＬを介して、端子ＧＳＰＯＩに走査開始信号を、端子ＧＣＫＯＩに駆動クロック信号を夫々入力する。また、コントローラ５０は、ゲートドライバ１Ｆの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ夫々に、ＣＳ電圧を入力する。
【００９２】
ゲートドライバ１Ｆ，１Ｓは、上述したように、端子ＧＳＰＯＩから入力される電圧に基づいて走査線電圧を生成し、出力端子ＯＧ１〜ＯＧ２７２から走査線電圧を出力して、出力端子ＯＧ１〜ＯＧ２７２の夫々に接続された走査線ＧＬの夫々に走査線電圧を印加する。更に、ゲートドライバ１Ｆ，１Ｓは、上述したように、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａから入力されるＣＳ電圧に基づいて、電源電圧ａｖｃｈ、電源電圧ｖｃｓｈ、電源電圧ｖｃｓｌ及び電源電圧ａｖｃｌから補助容量線を充放電するための電源電圧を選択し、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂから出力する。端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂから出力された電圧は、端子の夫々に接続されている補助容量基幹線ＣＳＬＡに印加され、当該補助容量基幹線に接続されている補助容量線ＣＳＬ１，ＣＳＬ２に印加され、補助容量線が駆動（充放電）される。
【００９３】
尚、ゲートドライバ１を複数設ける構成にすることにより、補助容量線駆動部２１の数に応じて、補助容量基幹線ＣＳＬＡを分割できる。このため、図１３に示す表示装置のように１つの補助容量基幹線ＣＳＬＸを備える場合に比べ、補助容量基幹線ＣＳＬＡの長さを短くして配線抵抗を低減でき、線幅を細くして狭額縁化を図ることが可能になる。また、補助容量駆動部２１を液晶表示装置１０全体で分散して設け、補助容量基幹線ＣＳＬＡを分割せずに線幅を細く構成した場合に、表示輝度ムラの抑制を図ることが可能になる。
【００９４】
〈別実施形態〉
〈１〉上記実施形態では、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとして用い、端子ＶＧＬからの電源電圧を電源電圧ａｖｃｌとして用いたが、これに限るものではない。電源電圧ａｖｃｈ及び電源電圧ａｖｃｌは、ゲートドライバ１内部で生成される他の内部電源電圧であっても良いし、コントローラ５０から供給される他の外部電源電圧であっても良い。
【００９５】
〈２〉上記実施形態において、補助容量線駆動部２１の第１閾値電圧ｖｃｏｍｐｈ及び第２閾値電圧ｖｃｏｍｐｌは、内部生成される電圧を用いたが、コントローラ５０から供給されるように構成しても良い。
【００９６】
〈３〉上記実施形態では、第１電源グループ及び第２電源グループが夫々２つの電源電圧で構成される場合について説明したが、更に複数種類の電源電圧を備えていても良い。尚、３種類以上の電源電圧を備える場合は、閾値電圧を電源電圧の数に応じて複数設定する
【００９７】
。
〈４〉上記実施形態では、ゲートドライバが２つの補助容量線駆動部２１を備える場合について説明したが、補助容量線駆動部２１の数は任意である。
【産業上の利用可能性】
【００９８】
本発明は、液晶表示装置などの表示装置に備えられる補助容量を駆動する駆動装置に適用可能である。例えば、表示装置の走査線を駆動するゲートドライバに適用すると、好適である。
【符号の説明】
【００９９】
１ ゲートドライバ
１１Ａ コントロールロジック
１１Ｂ コントロールロジック
１２ 双方向シフトレジスタ
１３ レベルシフタ
１４ 走査線駆動部
２１ 補助容量線駆動部
２１Ａ 補助容量線駆動部
２１Ｂ 補助容量線駆動部
３１ テープ部
３２ 端子部
３３ 集積回路部
２１０ 電源電圧選択回路
２１１ コンパレータ
２１２ コンパレータ
２１３ セレクタ
ＣＣＳ，ＣＣＳ１，ＣＣＳ２ 補助容量
ＣＳＬ，ＣＳＬ１，ＣＬＳ２ 補助容量線
ＰＥ 絵素
ＳＰＥ１，ＳＰＥ２ 副絵素
【技術分野】
【０００１】
本発明はワードプロセッサやパーソナルコンピュータ、テレビジョン装置などに代表される電子機器に用いられる表示装置に関する。特に、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、高精細、薄型、軽量及び低消費電力等の優れた特長を有する液晶表示装置が、普及している。液晶表示装置の普及に伴い、様々な課題についての改善が検討されているが、その一つにγ特性（絵素の階調データと表示輝度との関係。以下同じ。）の視野角依存性がある。この課題は、液晶表示装置の正面方向観察時のγ特性と、斜方向観察時のγ特性とが異なることである。具体的には、例えば、正面方向観察時の表示輝度が適正であっても、斜方向観察時の表示輝度が正面方向観察時よりも大きくなることで白っぽく見える（白浮きする）ことであり、写真やテレビ放送等を表示する際に顕著になる。
【０００３】
この課題を改善するべく、特許文献１では「マルチ絵素駆動」と呼ばれる技術が提案されている。このマルチ絵素駆動は、１つの絵素を、表示輝度を異ならせることが可能な複数の副絵素で構成することで、斜方向観察時の表示輝度を、正面方向観察時の表示輝度に近づけるものである。具体的には、マルチ絵素駆動は、１つの絵素を構成する複数の副絵素の表示輝度を異ならせるとともに、当該複数の絵素の平均の表示輝度を、目標とする（正面観察時の）表示輝度にするものである。
【０００４】
マルチ絵素駆動について、図８を参照して説明する。図８は、液晶表示装置のγ特性を示すグラフである。尚、図８に示すグラフにおいて、横軸は絵素の階調データ（絵素に印加する電圧であり、本例では０〜２５５の２５６階調）Ｘ、縦軸は輝度比（階調データＸの輝度をＬＸとしたとき、（ＬＸ−Ｌ０）／（Ｌ２５５−Ｌ０））である。図８に示すグラフでは、マルチ絵素駆動を行わない液晶表示装置における正面方向観察時のγ特性を実線で示し、当該液晶表示装置における斜方向観察時のγ特性を破線で示している。更に、図８に示すグラフでは、上記のマルチ絵素駆動を行う液晶表示装置における斜方向観察時のγ特性を一点鎖線で示している。
【０００５】
図８に示すように、マルチ絵素駆動を行わない液晶表示装置では、斜方向観察時の表示輝度が、正面方向観察時の表示輝度よりも大きくなる（白浮きする）。特に、暗輝度付近（階調データＸが、最小値０の付近）及び明輝度（階調データＸが、最大値２５５の付近）から離れた中間調の表示輝度ほど、差が大きくなる（白浮きが顕著になる）。これに対して、マルチ絵素駆動を行う液晶表示装置では、中間調であっても、斜方向観察時の表示輝度が、正面方向観察時の表示輝度に近いものとなる。これは、マルチ絵素駆動では、１つの絵素を構成する複数の副絵素が、表示輝度のズレが小さい明輝度付近及び暗輝度付近の表示を行うとともに、目標とする表示輝度を当該副絵素の表示輝度の平均で表現するためである。
【０００６】
図９は、マルチ絵素駆動を行う表示装置を構成する絵素の一構成例を示す回路図である。図９に示すように、絵素ＰＥは、複数の副絵素ＳＰＥ１、ＳＰＥ２で構成されている。副絵素ＳＰＥ１は、液晶容量ＬＳ１と補助容量ＣＣＳ１とを備え、液晶容量ＬＳ１の一端及び補助容量ＣＣＳ１の一端に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）ｔ１のドレイン電極が接続される。また、液晶容量ＬＳ１の他端には対向電極ＣＯＭが接続され、対向電極電圧（以下、コモン電圧とする）が印加され得る。一方、補助容量ＣＣＳ１の他端には補助容量線ＣＳＬ１が接続され、補助容量駆動電圧（以下、ＣＳ電圧とする）が印加され得る。同様に、副絵素ＳＰＥ２は、液晶容量ＬＳ２と補助容量ＣＣＳ２とを備え、液晶容量ＬＳ２の一端及び補助容量ＣＣＳ２の一端に、ＴＦＴｔ２のドレイン電極が接続される。また、液晶容量ＬＳ２の他端には対向電極ＣＯＭが接続され、コモン電圧が印加され得る。一方、補助容量ＣＣＳ２の他端には補助容量線ＣＳＬ２が接続され、ＣＳ電圧が印加され得る。また、ＴＦＴｔ１、ｔ２のゲート電極には、共通（同一）の走査線ＧＬに接続され、ＴＦＴｔ１、ｔ２のソース電極には、共通（同一）の信号線ＳＬが接続されている。尚、以下の説明において、この図９を随時参照する。
【０００７】
絵素ＰＥは、行方向及び列方向に複数整列して（マトリクス状に）配置される。同一行に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の走査線ＧＬが接続され、同一の走査線電圧が印加され得る。また、同一列に配置される絵素ＰＥのＴＦＴｔ１、ｔ２には、同一の信号線ＳＬが接続され、同一の信号線電圧が印加され得る。また、全ての絵素ＰＥの液晶容量ＬＳ１，ＬＳ２には、同一の対向電極ＣＯＭが接続され、同一のコモン電圧が印加され得る。
【０００８】
これに対して、絵素ＰＥの夫々が備える補助容量ＣＣＳ１，ＣＣＳ２には、異なる補助容量線ＣＳＬ１，ＣＳＬ２が接続され、異なるＣＳ電圧が印加され得る。ただし、同一行に配置される絵素ＰＥについて、夫々の副絵素ＳＰＥ１の補助容量ＣＣＳ１には同一の補助容量線ＣＳＬ１が接続され、夫々の副絵素ＳＰＥ２の補助容量ＣＣＳ２には同一の補助容量線ＣＳＬ２が接続される。
【０００９】
図１０は、図９に示す夫々の副絵素に印加される信号線電圧及びＣＳ電圧の波形例を示すグラフである。図中上側のグラフが、図９の副絵素ＳＰＥ１に印加される信号線電圧及びＣＳ電圧の波形例を示したものであり、図中下側のグラフが、図９の副絵素ＳＰＥ２に印加される信号線電圧及びＣＳ電圧の波形例を示したものである。また、図１０中、実線がソース電圧を示し、破線がＣＳ電圧を示している。尚、図１０に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。また、図１０に示す例は、所定の期間毎に液晶に印加する電圧の極性を反転する、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）駆動を行う場合のものである。
【００１０】
上述のように、ＴＦＴｔ１、ｔ２には、同一の信号線電圧及び同一の走査線電圧が印加される。そのため、図１０に示すように、ＴＦＴｔ１、ｔ２を介して副絵素ＳＰＥ１，ＳＰＥ２に印加される信号線電圧（図１０のソース電圧）は、同一となる。しかし、補助容量線ＣＳＬ１，ＣＳＬ２を介して補助容量ＣＣＳ１，ＣＣＳ２に印加されるＣＳ電圧は、異なり得る。そのため、図１０に示すように、副絵素ＳＰＥ１に印加される電圧Ｖａと、副絵素ＳＰＥ２に印加される電圧Ｖｂとは、異なり得る。これにより、副絵素ＳＰＥ１、ＳＰＥ２の表示輝度を、異ならせることが可能になる。このとき、マルチ絵素駆動を行わない液晶表示装置において、目標の表示輝度を得るために絵素に印加する電圧をＶｍとすると、絵素ＰＥが当該目標の表示輝度を得ようとする場合、Ｖｍ＝（Ｖａ＋Ｖｂ）／２を満たすように電圧Ｖａ，Ｖｂを夫々選択すると、好ましい。
【００１１】
尚、図１０では、副絵素ＳＰＥ１に印加されるＣＳ電圧と、副絵素ＳＰＥ２に印加されるＣＳ電圧とが、等しい振幅及び周波数であるが位相が１８０度異なるものを、例示している。この場合、信号線電圧の反転に同期して、副絵素ＳＰＥ１，ＳＰＥ２の夫々に印加するＣＳ電圧を反転させることで、所望の電圧Ｖａ，Ｖｂが副絵素ＳＰＥ１、ＳＰＥ２に印加されるようにする。
【００１２】
ところで、液晶表示装置の課題には、γ特性の視野角依存性等の他、高精細の画像を表示する液晶表示装置における表示輝度ムラがある。具体的には、高精細の画像を表示する液晶表示装置では、水平走査期間（１行の絵素ＰＥを対象として電圧を印加する期間）が短くなり、かつ補助容量ＣＣＳ１，ＣＣＳ２の数が多くなる。そのため、ＣＳ電圧の波形が、意図した波形から鈍ることが生じ得る。更に、この波形鈍りの程度は、絵素ＰＥの配置場所によって異なる。このため、副絵素ＳＰＥ１，ＳＰＥ２に印加される実効的な電圧が、絵素ＰＥの配置場所によって異なることで、表示輝度のムラが発生し得る。
【００１３】
この問題に対して、特許文献２では、ＣＳ電圧の反転を１水平走査期間よりも長くすることで、上記の表示輝度のムラを低減する方法が提案されている。この方法について、図面を参照して説明する。図１１は、表示輝度のムラを低減するＣＳ電圧の波形例を示すグラフである。また、図１２は、図１１に示すＣＳ電圧が適用される液晶表示装置の構成例を示す回路図である。また、図１３は、図１２に示す液晶表示装置の各部の配置例を示す回路図である。尚、図１１に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００１４】
図１１は、夫々のＣＳ電圧が、２水平走査期間毎に反転する（即ち、４水平走査期間を１周期とする）場合を例示している。本例の場合、位相が１水平走査期間（９０度）ずつずれたＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４の、４種類のＣＳ電圧を用意する必要がある。尚、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２と、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４とは、夫々位相が２水平走査期間（１８０度）異なる。また、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ３と、ＣＳ電圧ＣＳＶＸ２及びＣＳ電圧ＣＳＶＸ４とは、夫々位相が１水平走査期間（９０度）異なる。
【００１５】
また、図１２に示すように、上記のＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４は、補助容量基幹線ＣＳＬＸと当該補助容量基幹線ＣＳＬＸから引き出される上述の補助容量線ＣＳＬ１，ＣＳＬ２とを介して、各行に配置される絵素ＰＥを構成する副絵素ＳＰＥ１，ＳＰＥ２に夫々印加される。ある行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２に、ＣＳ電圧ＣＳＶＸ１及びＣＳ電圧ＣＳＶＸ２が印加される場合、当該絵素ＰＥと隣接する行の絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２には、ＣＳ電圧ＣＳＶＸ３及びＣＳ電圧ＣＳＶＸ４が印加される。尚、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ１が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ２が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ３が印加され、補助容量基幹線ＣＳＬＸの一つにはＣＳ電圧ＣＳＶＸ４が印加される。
【００１６】
上述のように、補助容量線ＣＳＬ１，ＣＳＬ２は、同一行に配置される絵素ＰＥが備える副絵素ＳＰＥ１，ＳＰＥ２の夫々に対して同じＣＳ電圧を印加するべく、行方向に延在する。補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２が容易に引き出されるようにすべく、補助容量線ＣＳＬ１，ＣＳＬ２と直交するように（列方向に延在するように）配置される。また、補助容量基幹線ＣＳＬＸは、補助容量線ＣＳＬ１，ＣＳＬ２の両端に夫々配置される。
【００１７】
また、図１３に示すように、液晶表示装置１００（特に、液晶表示パネル）は、ゲートドライバ１１０と、ソースドライバ１２０と、ガラス基板１３０と、を備える。ガラス基板１３０には、絵素ＰＥや、走査線ＧＬ、補助容量基幹線ＣＳＬＸ、補助容量線ＣＳＬ１，ＣＳＬ２、信号線ＳＬ、ゲートドライバ１１０を制御するためのゲートドライバ制御信号が印加されるゲートドライバ制御信号線ＣＧＬの夫々が形成される。ゲートドライバ制御信号線ＣＧＬ及び補助容量基幹線ＣＳＬＸには、例えば、不図示のコントローラが生成したゲートドライバ制御信号及びＣＳ電圧ＣＳＶＸ１〜ＣＳＶＸ４が印加される。
【００１８】
ゲートドライバ１１０は、ゲートドライバ制御信号線ＣＧＬを介して入力されるゲートドライバ制御信号に基づいて、走査線電圧を生成して走査線ＧＬに印加する走査線電圧生成部１１１を備える。同様に、ソースドライバ１２０は、入力されるソースドライバ制御信号（例えば、不図示のコントローラが生成）に基づいて、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部１２１を備える。また、ゲートドライバ１１０は、列方向に沿って複数備えられ得る。図１３に示すように、１つの液晶表示装置１００にゲートドライバ１１０が複数備えられる場合、隣接するゲートドライバ１１０が接続され、前段のゲートドライバ１１０から後段のゲートドライバ１１０へと、ゲートドライバ制御信号が順次伝達される。
【００１９】
また、液晶表示装置の他の課題としては、額縁部分の狭小化がある。
【００２０】
ここで、上記特許文献２に記載の液晶表示装置１００では、補助容量基幹線ＣＳＬＸをガラス基板１３０上に形成する必要があるが、ガラス基板１３０上の配線は、配線抵抗が大きくなる。この場合、絵素ＰＥの表示輝度のムラなどを抑制する観点から、補助容量基幹線ＣＳＬＸの夫々の線幅を大きくして、インピーダンスを低下させる必要がある。すると、ガラス基板１３０上で、補助容量基幹線ＣＳＬＸが占める領域が大きくなることから、ガラス基板１３０の額縁部分（絵素ＰＥが配置された部分を除く周囲の部分。以下同じ。）の狭小化が困難になる。更に、生成及び印加するＣＳ電圧の波形の種類（上述の例では、ＣＳＶＸ１〜ＣＳＶＸ４の４種類）が多くなると、ＣＳ電圧生成のための電圧源が多数必要となるため、額縁部分の狭小化が困難になる。
【００２１】
額縁部分の狭小化の課題に対して、特許文献３では、ＣＳ電圧をゲートドライバに取り込むとともに、ゲートドライバに設けた補助容量線を駆動するためのバッファ部により当該ＣＳ電圧の波形を整形（例えば、波形の鈍りや雑音の低減など、補助容量を好適に駆動し得るための処理。以下同じ。）した上で、夫々の補助容量線を介して副絵素に印加する構成が提案されている。この構成によれば、補助容量基幹線を図１３に示したように列方向に沿って延在させる必要がなくなり、夫々分割可能になる。したがって、補助容量基幹線の配線抵抗を抑制することで線幅を小さくすることが可能になるため、額縁部分の狭小化が可能になる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００４−６２１４６号公報
【特許文献２】特開２００５−１８９８０４号公報
【特許文献３】特開２００９−１２８５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記特許文献３に記載の構成では、バッファ部の電源電圧が不安定になると、バッファ部が補助容量線に印加するＣＳ電圧が不十分となり、表示輝度のムラが生じ得る。この問題について、以下図面を参照して説明する。図１４は、バッファ部を用いてＣＳ電圧を補助容量線に印加する液晶表示装置の要部構成例を模式的に示したブロック図である。また、図１５は、図１４に示すバッファ部が入出力するＣＳ電圧及び当該バッファ部の電源電圧の夫々の状態を示したグラフである。
【００２４】
図１４に示すように、バッファ部ＢＦには、所定の電源（例えば、上述のコントローラ）から、高圧側の電源電圧である電圧ＶＣＳＨ及び低圧側の電源電圧である電圧ＶＣＳＬが、夫々供給される。尚、図中のバッファ部ＢＦと夫々の電圧ＶＣＳＨ，ＶＣＳＬとの間に示す抵抗ＲＬは、電源とバッファ部ＢＦとの間の配線抵抗である。また、バッファ部ＢＦの４つの入力端子ＩＮ１〜ＩＮ４には、夫々位相が異なる４つのＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａの夫々が入力され、バッファ部ＢＦの４つの出力端子ＯＵＴ１〜ＯＵＴ４の夫々が、バッファ部ＢＦによって波形が整形されたＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂを出力する。このＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂは、夫々補助容量線ＣＳＬ（上述の補助容量線ＣＳＬ１,ＣＳＬ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）を介して補助容量ＣＣＳ（上述の補助容量ＣＣＳ１,ＣＣＳ２に相当し、これらを特に区別しない場合にこのように称する。以下同じ。）に印加される。尚、図中の補助容量線ＣＳＬの夫々の中に示す抵抗ＲＣＳＬは、補助容量線ＣＳＬの配線抵抗である。
【００２５】
図１５の上段のグラフは、夫々の入力端子ＩＮ１〜ＩＮ４に入力されるＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａの波形を示したグラフである。当該グラフにおいて、ＣＳ電圧ＣＳＶＹ１ａを太い実線で示し、他のＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶＹ４ａを細い破線で示している。図１５の下段のグラフは、上段のグラフに示すＣＳ電圧ＣＳＶＹ１ａ〜ＣＳＶＹ４ａがバッファ部ＢＦの入力端子ＩＮ１〜ＩＮ４に入力された場合において、出力端子ＯＵＴ１が出力するＣＳ電圧ＣＳＶＹ１ｂの状態を太い実線で示し、バッファ部ＢＦに供給される電圧ＶＣＳＨ，ＶＣＳＬの状態を破線で示したものである。尚、図１５に示すグラフの縦軸は電圧値を示し、横軸は時間を示している。
【００２６】
図１５に示すように、ＣＳ電圧ＣＳＶＹ１ａが立ち上がろうとすると、それに応じてＣＳ電圧ＣＳＶＹ１ｂも立ち上がろうとする。しかしながら、ＣＳＶＹ１ａに遅れてＣＳ電圧ＣＳＶＹ２ａ〜ＣＳＶ４ａが順次立ち上がろうとすることで、バッファ部ＢＦに供給される電圧ＶＣＳＨが不安定になり（降下し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち上がらないことが生じ得る。このことは、ＣＳ電圧ＣＳＶＹ１ａの立ち下がりでも同様に生じ得る。即ち、バッファ部ＢＦに供給される電圧ＶＣＳＬが不安定になり（上昇し）、ＣＳ電圧ＣＳＶＹ１ｂが意図した電圧値（例えば、ＶＣＳＨ）まで立ち下がらないことが生じ得る。このように、ＣＳ電圧ＣＳＶＹ１ｂ〜ＣＳＶＹ４ｂが意図した電圧値に達しない場合、副絵素の輝度が意図したものにならない可能性があり、表示輝度のムラなどの問題が生じ得る。
【００２７】
これは、補助容量ＣＣＳの容量負荷が大きいことや、狭額縁化のために線幅を小さくした結果として配線抵抗ＲＬが大きくなることなどにより、バッファ部ＢＦが多大な電流を消費することで生じ得る。配線抵抗ＲＬを小さくすることは容易であるが、そのためには線幅を大きくせざるを得ず、狭額縁化が困難になる。
【００２８】
以上より、液晶表示装置の課題には、γ特性の視野角依存性や表示輝度ムラ、額縁部分の狭小化があるが、これらを全て満たす駆動装置が求められている。更に、液晶表示装置において、画像の表示速度の高速化が求められており、補助容量線の充放電を高速且つ高精細に実施できることが求められている。
【００２９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、γ特性の視野角依存性や表示輝度ムラ、液晶表示装置の額縁部分の面積の増大を招くことなく、より高精度且つ高速に補助容量線の充放電を行うことができる駆動装置を提供する点にある。また、縁部面積の増大を招くことなく、より高精度且つ高速に駆動装置の補助容量基幹線や補助容量線の充放電を行うことができる表示装置を提供する。
【課題を解決するための手段】
【００３０】
上記目的を達成するための本発明に係る駆動装置は、１つの絵素を構成する複数の副絵素の夫々に設けられた補助容量に夫々接続される異なる補助容量線の一端に接続され、当該補助容量線の夫々に異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、所定の第１閾値電圧より電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧より電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、入力信号の電圧値に基づいて、前記第１電源グループと前記第２電源グループの内の１つの前記電源グループを選択し、前記補助容量線の電圧値と選択された前記電源グループの前記閾値電圧の比較結果に基づいて、選択された前記電源グループから１つの前記電源電圧を選択して前記補助容量駆動電圧とし、前記補助容量駆動電圧を用いて前記補助容量線を駆動する補助容量線駆動部を備えることを特徴とする。
【００３１】
更に好ましくは、上記特徴の駆動装置は、複数の前記入力信号別に、前記補助容量線駆動部を備え、前記補助容量線駆動部の夫々が異なる前記補助容量駆動電圧を出力する。
【００３２】
更に好ましくは、上記特徴の駆動装置は、前記第１電源グループが、第１電源電圧と前記第１電源電圧より電圧値の低い第２電源電圧で構成され、前記第２電源グループが、第３電源電圧と前記第３電源電圧より電圧値の低い第４電源電圧で構成され、前記第２閾値電圧が前記第１閾値電圧より小さい値に設定され、前記補助容量線駆動部が、前記補助容量線の電圧値と前記第１閾値電圧を比較する第１コンパレータと、前記第１コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第１閾値電圧より小さい場合は前記第１電源電圧を選択して出力し、前記補助容量線の電圧値が前記第１閾値電圧より大きい場合は前記第２電源電圧を選択して出力する第１セレクタと、前記補助容量線の電圧値と前記第２閾値電圧を比較する第２コンパレータと、前記第２コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第２閾値電圧より小さい場合は前記第３電源電圧を選択して出力し、前記補助容量線の電圧値が前記第２閾値電圧より大きい場合は前記第４電源電圧を選択して出力する第２セレクタと、前記入力信号の電圧値に基づいて、前記第１セレクタと第２セレクタの何れか一方を選択して前記補助容量線に出力する第３セレクタと、を備える。
【００３３】
更に好ましくは、上記各特徴の駆動装置は、マトリクス状に配置される前記絵素の内、前記補助容量線に沿って配列される夫々を構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を更に備える。
【００３４】
上記目的を達成するための本発明に係る表示装置は、複数の前記副絵素で構成された前記絵素の複数からなる絵素アレイと、上記何れかの特徴の駆動装置の１または複数と、を備えることを特徴とする。
【発明の効果】
【００３５】
上記特徴の駆動装置及び表示装置では、補助容量線の充電量に応じて駆動電源を選択するので、高速且つ高精度に補助容量線を充放電することが可能になる。
【００３６】
具体的には、例えば、補助容量線を充電する場合、補助容量線の電圧値が第１閾値電圧値より小さい場合は、電圧値の大きい第１電源を用いて駆動することで、高速な充電動作が可能になり、補助容量線の電圧値が第１閾値電圧値より大きい場合は、第１電源より電圧値の小さい第２電源を用いて駆動することで、高精度な充電動作が可能になる。
【００３７】
また、複数の電源を用いることから、補助容量線駆動部の電源電圧が不安定になるのを抑制でき、補助容量線に印加する電圧値をより安定させ、表示輝度にムラが生じるのを抑制できる。これにより、補助容量線駆動部の電源電圧を供給する配線を太くすることなく、補助容量線駆動部が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になり、結果として、表示装置の狭額縁化を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る駆動装置の内部接続構成の一例を示す概略ブロック図である。
【図２】本発明に係る駆動装置の回路構成の一例を示す概略ブロック図である。
【図３】本発明に係る駆動装置の補助容量線駆動部の一構成例を示す概略ブロック図である。
【図４】本発明に係る駆動装置の補助容量線駆動部を構成する電源電圧選択回路の一構成例を示す概略ブロック図である。
【図５】本発明に係る駆動装置の補助容量線駆動部の入力電圧と出力電圧の関係を示すグラフである。
【図６】本発明に係る駆動装置の補助容量線駆動部の動作を説明する表である。
【図７】本発明に係る表示装置における駆動装置及び絵素の配置構成例を示す概略ブロック図である。
【図８】液晶表示装置のγ特性を示すグラフである。
【図９】マルチ絵素駆動を行う表示装置を構成する１つの絵素の一構成例を示す回路図である。
【図１０】副絵素の夫々について、印加されるソース電圧及びＣＳ電圧の一波形例を示すグラフである。
【図１１】従来技術に係る液晶表示装置のＣＳ電圧の波形例を示すグラフである。
【図１２】従来技術に係る液晶表示装置の絵素アレイの一構成例を示す概略部分回路図である。
【図１３】従来技術に係る液晶表示装置に搭載される各構成の配置例を示す概略部分回路図である。
【図１４】従来技術に係る液晶表示装置におけるＣＳ電圧を補助容量線に印加するバッファ部の一構成例を示す概略ブロック図である。
【図１５】従来技術に係る液晶表示装置におけるＣＳ電圧及び補助容量線に印加される電圧の一波形例を示すグラフである。
【発明を実施するための形態】
【００３９】
以下、本発明に係る駆動装置及び表示装置の実施形態を図面に基づいて説明する。
【００４０】
〈駆動装置〉
本発明に係る駆動装置の実施形態について、図１〜図６を基に説明する。尚、本実施形態では、駆動装置として、補助容量線及び走査線の両方に電圧を印加するゲートドライバ１を想定して説明するが、補助容量線にのみ電圧を印加するゲートドライバ１であっても良い。
【００４１】
〈ゲートドライバの構成〉
ゲートドライバ１は、マルチ絵素駆動を行う液晶表示装置に搭載される駆動装置であり、図９に示す従来の表示装置と同様に、１つの絵素ＰＥを構成する複数の副絵素ＳＰＥ１，ＳＰＥ２の夫々に設けられた補助容量ＣＣＳ１，ＣＣＳ２に夫々接続される異なる補助容量線ＣＳＬ１，ＣＳＬ２の一端に接続され、当該補助容量線ＣＳＬ１，ＣＳＬ２の夫々に異なる補助容量駆動電圧（ＣＳ電圧）を印加することで、副絵素ＳＰＥ１，ＳＰ２の表示輝度を異ならせるように構成されている。
【００４２】
ここで、図１は、本発明の実施形態に係るゲートドライバ１の接続構成として、各端子、内部配線及び内部回路の概略構成例を示しており、図２は、本発明の実施形態に係るゲートドライバ１の内部回路の概略構成例を示している。
【００４３】
ゲートドライバ１は、図１に示すように、種々の配線が形成されるテープ部３１と、端子部３２と、集積回路部３３と、を備えている。
【００４４】
端子部３２は、図１に示すように、中央部に、端子ＯＧ１〜ＯＧ２７２がこの順で配置される。更に、端子ＯＧ１からゲートドライバ１の一方の端部に向かって、端子ＣＳＶＡ４ｂ〜ＣＳＶＡ１ｂ、端子ＧＣＫＯＩ、端子ＧＳＰＯＩ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＡ４ａ〜ＣＳＶＡ１ａがこの順で配置される。また、端子ＯＧ２７２からゲートドライバ１の他方の端部に向かって、端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂ、端子ＧＣＫＩＯ、端子ＧＳＰＩＯ、端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ、端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａがこの順で配置される。
【００４５】
尚、この配置例は一例に過ぎず、任意の端子の配置を適宜入れ替えても良い。ただし、後述する図７のように、ゲートドライバ１同士をカスケード接続する場合、前段及び後段のゲートドライバ１（初段のゲートドライバ１においては、前段のゲートドライバに代えてコントローラ等の信号や電圧を出力する装置）に接続する端子を、ゲートドライバ１の端部側に配置すると好ましい。
【００４６】
尚、図１では、同名の端子（端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬ）同士は、内部配線で接続されている。また、端子ＧＰＫＯＩ及び端子ＧＣＫＩＯ、端子ＧＰＰＯＩ及び端子ＧＣＯＰＩＯも、内部配線で夫々接続されている。尚、この配線は、端子間の直接的な接続または間接的な接続（例えば、当該端子間を信号や電圧が伝達される間に、当該信号や電圧に対して何らかの処理が行われる場合の接続）を示したものである。
【００４７】
端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａは、補助容量線駆動部２１Ａ，２１Ｂに入力するＣＳ電圧が供給される入力端子である。端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａは、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに入力されるＣＳ電圧を後段のゲートドライバ１に転送する出力端子である。
【００４８】
尚、端子ＣＳＶＡ１ａは、端子ＣＳＶＢ１ａと接続されており、端子ＣＳＶＡ１ａから入力されたＣＳ電圧が、端子ＣＳＶＢ１ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。同様に、端子ＣＳＶＡ２ａは、端子ＣＳＶＢ２ａと接続されており、端子ＣＳＶＡ２ａから入力されたＣＳ電圧が、端子ＣＳＶＢ２ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。端子ＣＳＶＡ３ａは、端子ＣＳＶＢ３ａと接続されており、端子ＣＳＶＡ３ａから入力されたＣＳ電圧が、端子ＣＳＶＢ３ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。端子ＣＳＶＡ４ａは、端子ＣＳＶＢ４ａと接続されており、端子ＣＳＶＡ４ａから入力されたＣＳ電圧が、端子ＣＳＶＢ４ａ及び補助容量線駆動部２１Ａ，２１Ｂに入力される。
【００４９】
端子ＶＧＬ及び端子ＶＧＨは、走査線駆動部１４が動作するための電源電圧が供給される電源端子である。
【００５０】
端子ＬＢＲは、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。尚、双方向シフトレジスタ１２のシフト方向によって、絵素ＰＥの走査方向が決定される。
【００５１】
端子ＶＣＣは、ゲートドライバ１全体が動作するための電源電圧が供給される電源端子である。また、端子ＧＮＤは接地端子であり、ゲートドライバ１全体に接地電圧を供給する。
【００５２】
端子ＶＣＳＨは、電源電圧ｖｃｓｈを受け付ける電源端子であり、端子ＶＣＳＬは、電源電圧ｖｃｓｌを受け付ける電源端子である。
【００５３】
端子ＧＳＰＯＩ及び端子ＧＳＰＩＯは、入出力端子であり、後述するコントロールロジック１１Ａ、１１Ｂにより、一方が入力端子として機能する場合、他方が出力端子として機能するように制御される。端子ＧＳＰＯＩ及び端子ＧＳＰＩＯの内、入力端子として機能する端子には、双方向シフトレジスタ１２の動作を開始させるための走査開始信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯの内、出力端子となる端子から当該走査開始信号を当該後段のゲートドライバに転送する（後述の図７参照）。
【００５４】
端子ＧＣＫＯＩ及び端子ＧＣＫＩＯは、端子ＧＳＰＯＩ及び端子ＧＳＰＩＯと同様に、入出力端子であり、後述するコントロールロジック１１Ａ、１１Ｂにより、一方が入力端子として機能する場合、他方が出力端子として機能するように制御される。端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの内、入力端子となる端子は、双方向シフトレジスタ１２の駆動クロック信号が入力される。また、複数のゲートドライバをカスケード接続して用いる場合、後段のゲートドライバが存在すれば、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの内、出力端子となる端子から当該駆動クロック信号を当該後段のゲートドライバに転送する（後述の図７参照）。
【００５５】
端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂは、夫々、ゲートドライバ１の外部から補助容量線ＣＳＬが接続されており、後述する補助容量線駆動部２１Ａ，２１Ｂからの出力電圧を接続された補助容量線ＣＳＬに印加するための出力端子である。
【００５６】
端子ＯＧｉ（ｉ＝１〜ｎ、ｎは自然数、本実施形態ではｎ＝２７２）は、ゲートドライバ１の外部から、走査線ＧＬが接続されており、後述する走査線駆動部１４によって生成される走査線電圧を接続された走査線に印加するための出力端子である。ここで、走査線ＧＬは、マトリクス状に配置される絵素ＰＥの内、補助容量線ＣＳＬ１，ＣＳＬ２に沿って配列される夫々を構成する複数の副絵素ＳＰＥ１，ＳＰＥ２に共通して接続され、補助容量線ＣＳＬ１，ＣＳＬ２と平行に形成されている。尚、本実施形態では、２７２個の端子ＯＧｉを設ける場合について説明するが、これに限るものではない。
【００５７】
集積回路部３３は、図２に示すように、コントロールロジック１１Ａ，１１Ｂと、双方向シフトレジスタ１２と、レベルシフタ１３と、走査線駆動部１４と、補助容量線駆動部２１Ａ，２１Ｂと、各種端子（図中の白塗りの丸で示す部分）と、を備える。尚、図２では説明の便宜上、実際とは異なり得る位置に夫々の端子を配置したものを、図示している。
【００５８】
コントロールロジック１１Ａ，１１Ｂは、端子ＬＢＲに入力される制御信号に応じて、端子ＧＳＰＯＩ、端子ＧＳＰＩＯ、端子ＧＣＫＯＩ及び端子ＧＣＫＩＯの夫々について、入力と出力を切り替える。具体的には、端子ＬＢＲにＨレベルの制御信号が入力された場合は、端子ＧＳＰＯＩ及び端子ＧＣＫＯＩを入力端子、端子ＧＳＰＩＯ及び端子ＧＣＫＩＯを出力端子として機能させるように切り替える。また、端子ＬＢＲにＬレベルの制御信号が入力された場合は、端子ＧＳＰＩＯ及び端子ＧＣＫＩＯを入力端子、端子ＧＳＰＯＩ及び端子ＧＣＫＯＩを出力端子として機能させるように切り替える。
【００５９】
走査線駆動部１４は、端子ＶＧＬから供給される電圧と端子ＶＧＨから供給される電圧に基づいて走査線電圧を生成し、後述する端子ＯＧ１〜ＯＧ２７２の夫々に出力することにより、走査線ＧＬの夫々に走査線電圧を印加する。尚、端子ＶＧＬに供給される電圧の電圧値をｖｇｌ、端子ＶＧＨに供給される電圧の電圧値をｖｇｈとすると、走査線電圧は、例えば電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する電圧となる。
【００６０】
補助容量線駆動部２１Ａ，２１Ｂは、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとして、端子ＶＧＬからの電源電圧を電源電圧ａｖｇｌとして受け付け、端子ＶＣＳＨから電源電圧ｖｃｓｈを、端子ＶＣＳＬから電源電圧ｖｃｓｌの供給を受けると共に、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａからＣＳ電圧を受け付けて、補助容量ＣＣＳを駆動するための電圧を生成し、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂに出力する。尚、本実施形態では、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとし、端子ＶＧＬからの電源電圧を電源電圧ａｖｇｌとしたが、他の電源電圧を用いても良い。
【００６１】
ここで、図３は、補助容量線駆動部２１（上述の補助容量線駆動部２１Ａ，２１Ｂに相当し、これらを特に区別しない場合にこのように称する。以下同じ）の概略構成例を示している。
【００６２】
補助容量線駆動部２１Ａは、図２に示すように、入力端子ＩＮｊ（ｊ＝１〜４）が端子ＣＳＶＡｊａ及び端子ＣＳＶＢｊａに、出力端子ＯＵＴｊがＣＳＶＡｊｂに接続されており、図３に示すように、出力端子ＯＵＴからのフィードバック電圧と入力端子ＩＮｊの電圧に応じて電源電圧を選択する４つの電源電圧選択回路２１０を備えて構成されている。同様に、補助容量線駆動部２１Ｂは、図２に示すように、入力端子ＩＮｊが端子ＣＳＶＡｊａ及び端子ＣＳＶＢｊａに、出力端子がＣＳＶＢｊｂに接続されており、図３に示すように、出力端子ＯＵＴからのフィードバック電圧と入力端子ＩＮｊの電圧に応じて電源電圧を選択する４つの電源電圧選択回路２１０を備えて構成されている。尚、本実施形態では、補助容量線駆動部２１が４つの電源電圧選択回路２１０を備える場合について説明するが、電源電圧選択回路２１０は、端子ＣＳＶＡｊａの数に応じて設ける。
【００６３】
補助容量線駆動部２１は、所定の第１閾値電圧ｖｃｏｍｐｈより電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧ｖｃｏｍｐｌより電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、入力信号の電圧値に基づいて、第１電源グループと第２電源グループの内の１つの電源グループを選択し、補助容量線の電圧値と選択された電源グループの閾値電圧の比較結果に基づいて、選択された電源グループから１つの電源電圧を選択して補助容量駆動電圧とし、補助容量駆動電圧を用いて補助容量線を駆動するように構成されている。
【００６４】
尚、本実施形態では、電源電圧ａｖｃｈと電源電圧ｖｃｓｈが、第１閾値電圧ｖｃｏｍｐｈより高圧側の電源電圧であり、第１電源グループを構成している。また、電源電圧ａｖｃｌと電源電圧ｖｃｓｌが、第２閾値電圧ｖｃｏｍｐｌより低圧側の電源電圧であり、第２グループを形成している。更に、電源電圧ａｖｃｈ＞電源電圧ｖｃｓｈ＞第１閾値電圧ｖｃｏｍｐｈ＞第２閾値電圧ｖｃｏｍｐｌ＞電源電圧ｖｃｓｌ＞電源電圧ａｖｃｌとなるように設定されている。
【００６５】
ここで、図４は、電源電圧選択回路２１０の概略構成例を示す回路図である。図４に示すように、電源電圧選択回路２１０は、２つのコンパレータ２１１，２１２と、３つのセレクタ回路２１３，２１４，２１５を備えて構成されている。
【００６６】
コンパレータ２１１は、出力端子からフィードバックされる電圧ｖｏｕｔと第１閾値電圧ｖｃｏｍｐｈの大小を比較する。詳細には、コンパレータ２１１は、非反転入力端子に出力ノードの電圧ｖｏｕｔが、反転入力端子に第１閾値電圧ｖｃｏｍｐｈが夫々入力され、ｖｏｕｔ＞ｖｃｏｍｐｈの時はＨレベルの信号を、ｖｏｕｔ≦ｖｃｏｍｐｈの時はＬレベルの信号をセレクタ回路２１３に出力する。
【００６７】
コンパレータ２１２は、電圧ｖｏｕｔと第２閾値電圧ｖｃｏｍｐｌの大小を比較する。詳細には、コンパレータ２１２は、反転入力端子に出力ノードの電圧ｖｏｕｔが、非反転入力端子に第２閾値電圧ｖｃｏｍｐｌが夫々入力され、ｖｏｕｔ≧ｖｃｏｍｐｌの時はＬレベルの信号を、ｖｏｕｔ＜ｖｃｏｍｐｌの時はＨレベルの信号をセレクタ回路２１４に出力する。
【００６８】
セレクタ回路２１３は、電源電圧ａｖｃｈ及び電源電圧ｖｃｓｈが入力されており、コンパレータ２１１からの信号レベルがＨレベルである場合には電源電圧ｖｃｓｈを選択出力し、コンパレータ２１１からの信号レベルがＬレベルである場合には電源電圧ａｖｃｈを選択出力する。
【００６９】
セレクタ回路２１４は、電源電圧ａｖｃｌ及び電源電圧ｖｃｓｌが入力されており、コンパレータ２１２からの信号レベルがＨレベルである場合には電源電圧ｖｃｓｌを選択出力し、コンパレータ２１１からの信号レベルがＬレベルである場合には電源電圧ａｖｃｌを選択出力する。
【００７０】
セレクタ回路２１５は、入力端子ＩＮから入力される入力信号の電圧（ＣＳ電圧）に基づいて、セレクタ回路２１３の出力電圧またはセレクタ回路２１４の出力電圧を、出力電圧ｖｏｕｔとして出力する。具体的には、ＣＳ電圧の立ち上がり開始から立ち下がり開始前までの期間では、セレクタ回路２１３からの出力電圧を選択出力し、ＣＳ電圧の立ち下がり開始時から立ち上がり開始前までの期間では、セレクタ回路２１４からの出力電圧を選択出力する。セレクタ回路２１５が選択出力する電源電圧が、補助容量基幹線ＣＳＬ及び補助容量線ＣＣＳを駆動する補助容量駆動電圧となる。
【００７１】
引き続き、電源電圧選択回路２１０の動作について、図５及び図６を基に簡単に説明する。ここで、図５（ａ）は、入力端子ＩＮ１〜ＩＮ３に入力される入力電圧、即ち、端子ＣＳＶＡ１ａ〜３ａに入力されるＣＳ電圧の電圧値を示している。また、図５（ｂ）は、図５（ａ）の入力端子ＩＮ１の入力電圧に対応する出力電圧ｖｏｕｔ、即ち、端子ＣＳＶＡ１ａから入力されるＣＳ電圧に対応する出力電圧ｖｏｕｔを、夫々示している。尚、出力電圧ｖｏｕｔは、端子ＣＳＶＡ１ｂから出力されるＣＳ電圧である。また、図６は、電源電圧選択回路２１０の入力端子ＩＮ、出力電圧ｖｏｕｔ、及び、選択電源電圧の関係を示している。図６において、○が記入されている電源電圧が、選択され補助容量駆動電圧として用いられている電源電圧である。
【００７２】
尚、図３に示すように、補助容量基幹線ＣＳＬや補助容量線ＣＣＳは、抵抗ＲＣＳＬと補助容量ＣＣＳから構成されており、これらの抵抗ＲＣＳＬと補助容量ＣＣＳから成る時定数を伴って次第に充放電がされる。
【００７３】
入力端子ＩＮ１から入力されるＣＳ電圧の立ち上がり時、時間ｔ１〜ｔ３の期間では、セレクタ回路２１５は、セレクタ回路２１３の出力電圧を出力電圧ｖｏｕｔとして出力する。出力電圧ｖｏｕｔが第１閾値電圧ｖｏｍｐｈ以下の期間（時間ｔ１〜ｔ２）では、電源電圧ｖｃｓｈと電源電圧ａｖｃｈの内、電圧値が高く、より高速充電が可能な電源電圧ａｖｃｈが選択される。出力電圧ｖｏｕｔが第１閾値電圧ｖｏｍｐｈより大きくなると（時間ｔ２〜ｔ３）、電源電圧ｖｃｓｈと電源電圧ａｖｃｈの内、より高精度な充電が可能な電源電圧ｖｃｓｈが選択される。
【００７４】
入力端子ＩＮ１から入力されるＣＳ電圧の立ち下がり時、時間ｔ３〜ｔ５の期間では、セレクタ回路２１５は、セレクタ回路２１４の出力電圧を出力電圧ｖｏｕｔとして出力する。出力電圧ｖｏｕｔが第２閾値電圧ｖｏｍｐｌ以上の期間（時間ｔ３〜ｔ４）では、電源電圧ｖｃｓｌと電源電圧ａｖｃｌの内、電圧値が低く、より高速放電が可能な電源電圧ａｖｃｌが選択される。出力電圧ｖｏｕｔが第２閾値電圧ｖｏｍｐｌより小さくなると（時間ｔ４〜ｔ５）、電源電圧ｖｃｓｌと電源電圧ａｖｃｌの内、より高精度な放電が可能な電源電圧ｖｃｓｌが選択される。
【００７５】
尚、従来の駆動装置では、図１５に示すように、１つの電源電圧ｖｃｓｈにより充電を行う構成であった為、端子ＣＳＶＹ１ｂに接続される補助容量線が所望の電圧値に達する前に、端子ＣＳＶＹ２ｂに接続される補助容量線の充電が開始されるため、端子ＣＳＶＹ２ｂに接続される補助容量線の充電開始時に、電源電圧ｖｃｓｈの電圧降下が一時的に生じ、端子ＣＳＶＹ１ｂの電圧が不安定なものとなっていた。
【００７６】
これに対し、本発明に係るゲートドライバ１は、２つの電源電圧ａｖｃｈ及び電源電圧ｖｃｓｈにより補助容量線の充電を行う構成であり、図５に示す場合では、端子ＣＳＶＡ２ｂに接続される補助容量線の充電を開始する前に、端子ＣＳＶＡ１ｂの電圧がｖｃｏｍｐｈに達し、電源電圧ｖｃｓｈにより充電を行うことになる。即ち、端子ＣＳＶＡ２ｂに接続される補助容量線の充電開始時において、端子ＣＳＶＡ１ｂに接続される補助容量線については電源電圧ｖｃｓｈにより充電を行い、端子ＣＳＶＡ２ｂに接続される補助容量線については電源電圧ａｖｃｈにより充電を行うこととなるため、電源電圧ｖｃｓｈの電圧降下は生じず、端子ＣＳＶＡ１ｂの電圧が不安定になることがない。
【００７７】
尚、端子ＣＳＶＡ２ｂの電圧がｖｃｏｍｐｈに達し、電源電圧ｖｃｓｈにより充電を行うときには、端子ＣＳＶＡ１ｂと端子ＣＳＶＡ２ｂの両方が電源電圧ｖｃｓｈから電圧供給されることになるが、端子ＣＳＶＡ１ｂに接続された補助容量線については充電が終了していることから、充電を行う補助容量線は１つとなり、電源供給不足になる可能性は低く、電圧が不安定になるのを効果的に防止できる。
【００７８】
〈ゲートドライバの動作〉
以下、ゲートドライバ１による走査線電圧の生成動作の概要について、図１及び図２を基に説明する。
【００７９】
尚、ここでは、端子ＬＢＲに入力される制御信号がＨレベルであり、端子ＧＳＰＯＩが入力端子、端子ＧＳＰＩＯが出力端子として機能する場合を想定して説明する。
【００８０】
垂直同期信号を基に生成された走査開始信号が端子ＧＳＰＯＩから入力されると、双方向シフトレジスタ１２が、端子ＧＣＫＯＩから入力される水平同期信号を基に生成された駆動クロック信号に同期して（例えば、１水平走査期間毎に）シフト動作を開始する。
【００８１】
最初のシフト動作において、双方向シフトレジスタ１２は、第１パルス信号を生成し、レベルシフタ１３に出力する。レベルシフタ１３は、第１パルス信号を電圧ｖｇｌから電圧ｖｇｈの振幅を有する走査線電圧に変換し、走査線駆動部１４に出力する。走査線駆動部１４は、当該走査線電圧を端子ＯＧ１に出力する。
【００８２】
次のシフト動作において、双方向シフトレジスタ１２は、第１パルス信号とは別の第２パルス信号を生成し、レベルシフタ１３に出力する。レベルシフタ１３は、第２パルス信号を電圧ｖｇｌから電圧ｖｇｈの振幅を有する走査線電圧に変換し、走査線駆動部１４に出力する。走査線駆動部１４は、当該走査線電圧を端子ＯＧ１に出力する。
【００８３】
同様にして、双方向シフトレジスタ１２は、シフト動作毎に、第３パルス信号〜第２７２パルス信号を生成し、順次レベルシフタ１３に出力する。レベルシフタ１３は、第３パルス信号〜第２７２パルス信号を、夫々、電圧値ｖｇｌから電圧値ｖｇｈの振幅を有する走査線電圧に順次変換し、走査線駆動部１４が、端子ＯＧ３〜端子ＯＧ２７２に出力する。
【００８４】
端子ＯＧ２７２に走査線電圧が出力され、シフト動作が終了すると、ゲートドライバ１は、後段のゲートドライバ１に対して、端子ＧＳＰＩＯから走査開始信号を出力するとともに、端子ＧＣＫＩＯから駆動クロック信号を出力する。これにより、当該後段のゲートドライバでは、ゲートドライバ１と同様の動作が行われ、接続される走査線に対して走査線電圧を順次印加する。
【００８５】
〈表示装置〉
本発明に係る表示装置の実施形態について、図７を基に説明する。尚、本実施形態の表示装置は、液晶表示装置（特に、液晶パネル）である場合を想定している。
【００８６】
ここで、図７は、液晶表示装置１０の概略構成例を示す部分ブロック図である。図７に示すように、液晶表示装置１０（特に、液晶表示パネル）は、複数の副絵素ＳＰＥ１，ＳＰＥ２で構成された絵素ＰＥの複数からなる絵素アレイと、複数のゲートドライバ１Ｆ，１Ｓと、ソースドライバ４０と、コントローラ５０と、ガラス基板６０と、を備えて構成されている。尚、本実施形態では、説明のため、液晶表示装置４０が２つのゲートドライバ１を備える場合を想定しているが、３以上のゲートドライバ１を備えるように構成しても良い。
【００８７】
尚、ゲートドライバ１Ｆとゲートドライバ１Ｓはカスケード接続されており、ガラス基板６０に形成される配線により、ゲートドライバ１Ｆの端子ＣＳＶＢ１ａ〜ＣＳＶＢ４ａがゲートドライバ１Ｓの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに、ゲートドライバ１Ｆの端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂがゲートドライバ１Ｓの端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂに夫々接続されている。また、ガラス基板６０に形成される配線により、ゲートドライバ１Ｆの端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＬＢＲ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬが、夫々、ゲートドライバ１Ｓの同名の端子に接続される。更に、ガラス基板６０に形成される配線によって、ゲートドライバ１Ｆの端子ＧＣＫＩＯ及び端子ＧＳＰＩＯが、ゲートドライバ１Ｓの端子ＧＣＫＯＩ及び端子ＧＳＰＯＩに夫々接続される。これにより、コントローラ５０がゲートドライバ１Ｆに入力した信号や電圧が、ゲートドライバ１Ｆの後段のゲートドライバ１Ｓに伝達可能になる。
【００８８】
ガラス基板６０は、絵素アレイ、走査線ＧＬ、信号線ＳＬ、補助容量基幹線ＣＳＬＡ、補助容量線ＣＳＬ１，ＣＳＬ２、コントローラ５０と初段のゲートドライバ１とを接続する制御線ＣＬが形成されている。尚、図７において、制御線ＣＬの一部については、図示の便宜のために複数をまとめて１本の太線で図示している。
【００８９】
ソースドライバ４０は、信号線電圧を生成して信号線ＳＬに印加する信号線電圧生成部４１を備える。信号線電圧生成部４１は、後述するコントローラ５０から入力されるソースドライバ制御信号に基づいて信号線電圧を生成し、信号線ＳＬに印加する。これにより、夫々の絵素ＰＥが駆動されて表示動作が行われる。
【００９０】
コントローラ５０は、制御線ＣＬを介して、ＣＳ電圧をゲートドライバ１Ｆの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａに入力し、各種電源電圧または接地電圧をゲートドライバ１Ｆの端子ＶＣＳＬ、端子ＶＣＳＨ、端子ＶＣＣ、端子ＧＮＤ、端子ＶＧＨ、端子ＶＧＬに入力する。尚、本実施形態では、双方向シフトレジスタ１２のシフト方向が端子ＯＧ１〜端子ＯＧ２７２の方向に固定されており、端子ＶＣＣに供給される電源電圧が、端子ＬＢＲに入力されている。
【００９１】
コントローラ５０は、上述したように、双方向シフトレジスタ１２のシフト方向が端子ＯＧ１〜端子ＯＧ２７２の方向に固定されることから、制御線ＣＬを介して、端子ＧＳＰＯＩに走査開始信号を、端子ＧＣＫＯＩに駆動クロック信号を夫々入力する。また、コントローラ５０は、ゲートドライバ１Ｆの端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａ夫々に、ＣＳ電圧を入力する。
【００９２】
ゲートドライバ１Ｆ，１Ｓは、上述したように、端子ＧＳＰＯＩから入力される電圧に基づいて走査線電圧を生成し、出力端子ＯＧ１〜ＯＧ２７２から走査線電圧を出力して、出力端子ＯＧ１〜ＯＧ２７２の夫々に接続された走査線ＧＬの夫々に走査線電圧を印加する。更に、ゲートドライバ１Ｆ，１Ｓは、上述したように、端子ＣＳＶＡ１ａ〜ＣＳＶＡ４ａから入力されるＣＳ電圧に基づいて、電源電圧ａｖｃｈ、電源電圧ｖｃｓｈ、電源電圧ｖｃｓｌ及び電源電圧ａｖｃｌから補助容量線を充放電するための電源電圧を選択し、端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂから出力する。端子ＣＳＶＡ１ｂ〜ＣＳＶＡ４ｂ及び端子ＣＳＶＢ１ｂ〜ＣＳＶＢ４ｂから出力された電圧は、端子の夫々に接続されている補助容量基幹線ＣＳＬＡに印加され、当該補助容量基幹線に接続されている補助容量線ＣＳＬ１，ＣＳＬ２に印加され、補助容量線が駆動（充放電）される。
【００９３】
尚、ゲートドライバ１を複数設ける構成にすることにより、補助容量線駆動部２１の数に応じて、補助容量基幹線ＣＳＬＡを分割できる。このため、図１３に示す表示装置のように１つの補助容量基幹線ＣＳＬＸを備える場合に比べ、補助容量基幹線ＣＳＬＡの長さを短くして配線抵抗を低減でき、線幅を細くして狭額縁化を図ることが可能になる。また、補助容量駆動部２１を液晶表示装置１０全体で分散して設け、補助容量基幹線ＣＳＬＡを分割せずに線幅を細く構成した場合に、表示輝度ムラの抑制を図ることが可能になる。
【００９４】
〈別実施形態〉
〈１〉上記実施形態では、端子ＶＧＨからの電源電圧を電源電圧ａｖｃｈとして用い、端子ＶＧＬからの電源電圧を電源電圧ａｖｃｌとして用いたが、これに限るものではない。電源電圧ａｖｃｈ及び電源電圧ａｖｃｌは、ゲートドライバ１内部で生成される他の内部電源電圧であっても良いし、コントローラ５０から供給される他の外部電源電圧であっても良い。
【００９５】
〈２〉上記実施形態において、補助容量線駆動部２１の第１閾値電圧ｖｃｏｍｐｈ及び第２閾値電圧ｖｃｏｍｐｌは、内部生成される電圧を用いたが、コントローラ５０から供給されるように構成しても良い。
【００９６】
〈３〉上記実施形態では、第１電源グループ及び第２電源グループが夫々２つの電源電圧で構成される場合について説明したが、更に複数種類の電源電圧を備えていても良い。尚、３種類以上の電源電圧を備える場合は、閾値電圧を電源電圧の数に応じて複数設定する
【００９７】
。
〈４〉上記実施形態では、ゲートドライバが２つの補助容量線駆動部２１を備える場合について説明したが、補助容量線駆動部２１の数は任意である。
【産業上の利用可能性】
【００９８】
本発明は、液晶表示装置などの表示装置に備えられる補助容量を駆動する駆動装置に適用可能である。例えば、表示装置の走査線を駆動するゲートドライバに適用すると、好適である。
【符号の説明】
【００９９】
１ ゲートドライバ
１１Ａ コントロールロジック
１１Ｂ コントロールロジック
１２ 双方向シフトレジスタ
１３ レベルシフタ
１４ 走査線駆動部
２１ 補助容量線駆動部
２１Ａ 補助容量線駆動部
２１Ｂ 補助容量線駆動部
３１ テープ部
３２ 端子部
３３ 集積回路部
２１０ 電源電圧選択回路
２１１ コンパレータ
２１２ コンパレータ
２１３ セレクタ
ＣＣＳ，ＣＣＳ１，ＣＣＳ２ 補助容量
ＣＳＬ，ＣＳＬ１，ＣＬＳ２ 補助容量線
ＰＥ 絵素
ＳＰＥ１，ＳＰＥ２ 副絵素
【特許請求の範囲】
【請求項１】
１つの絵素を構成する複数の副絵素の夫々に設けられた補助容量に夫々接続される異なる補助容量線の一端に接続され、当該補助容量線の夫々に異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
所定の第１閾値電圧より電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧より電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、
入力信号の電圧値に基づいて、前記第１電源グループと前記第２電源グループの内の１つの前記電源グループを選択し、前記補助容量線の電圧値と選択された前記電源グループの前記閾値電圧の比較結果に基づいて、選択された前記電源グループから１つの前記電源電圧を選択して前記補助容量駆動電圧とし、前記補助容量駆動電圧を用いて前記補助容量線を駆動する補助容量線駆動部を備えることを特徴とする駆動装置。
【請求項２】
複数の前記入力信号別に、前記補助容量線駆動部を備え、前記補助容量線駆動部の夫々が異なる前記補助容量駆動電圧を出力することを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記第１電源グループが、第１電源電圧と前記第１電源電圧より電圧値の低い第２電源電圧で構成され、
前記第２電源グループが、第３電源電圧と前記第３電源電圧より電圧値の低い第４電源電圧で構成され、前記第２閾値電圧が前記第１閾値電圧より小さい値に設定され、
前記補助容量線駆動部が、
前記補助容量線の電圧値と前記第１閾値電圧を比較する第１コンパレータと、
前記第１コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第１閾値電圧より小さい場合は前記第１電源電圧を選択して出力し、前記補助容量線の電圧値が前記第１閾値電圧より大きい場合は前記第２電源電圧を選択して出力する第１セレクタと、
前記補助容量線の電圧値と前記第２閾値電圧を比較する第２コンパレータと、
前記第２コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第２閾値電圧より小さい場合は前記第３電源電圧を選択して出力し、前記補助容量線の電圧値が前記第２閾値電圧より大きい場合は前記第４電源電圧を選択して出力する第２セレクタと、
前記入力信号の電圧値に基づいて、前記第１セレクタと第２セレクタの何れか一方を選択して前記補助容量線に出力する第３セレクタと、を備えることを特徴とする請求項１または２に記載の駆動装置。
【請求項４】
マトリクス状に配置される前記絵素の内、前記補助容量線に沿って配列される夫々を構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、
更に備えることを特徴とする請求項１〜３の何れか１項に記載の駆動装置。
【請求項５】
複数の前記副絵素で構成された前記絵素の複数からなる絵素アレイと、
請求項１〜４の何れか１項に記載の駆動装置の１または複数と、を備えることを特徴とする表示装置。
【請求項１】
１つの絵素を構成する複数の副絵素の夫々に設けられた補助容量に夫々接続される異なる補助容量線の一端に接続され、当該補助容量線の夫々に異なる補助容量駆動電圧を印加することで、前記副絵素の表示輝度を異ならせ得る駆動装置であって、
所定の第１閾値電圧より電圧値の大きい複数の電源電圧からなる電源グループを第１電源グループとし、所定の第２閾値電圧より電圧値の小さい複数の電源電圧からなる電源グループを第２電源グループとし、
入力信号の電圧値に基づいて、前記第１電源グループと前記第２電源グループの内の１つの前記電源グループを選択し、前記補助容量線の電圧値と選択された前記電源グループの前記閾値電圧の比較結果に基づいて、選択された前記電源グループから１つの前記電源電圧を選択して前記補助容量駆動電圧とし、前記補助容量駆動電圧を用いて前記補助容量線を駆動する補助容量線駆動部を備えることを特徴とする駆動装置。
【請求項２】
複数の前記入力信号別に、前記補助容量線駆動部を備え、前記補助容量線駆動部の夫々が異なる前記補助容量駆動電圧を出力することを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記第１電源グループが、第１電源電圧と前記第１電源電圧より電圧値の低い第２電源電圧で構成され、
前記第２電源グループが、第３電源電圧と前記第３電源電圧より電圧値の低い第４電源電圧で構成され、前記第２閾値電圧が前記第１閾値電圧より小さい値に設定され、
前記補助容量線駆動部が、
前記補助容量線の電圧値と前記第１閾値電圧を比較する第１コンパレータと、
前記第１コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第１閾値電圧より小さい場合は前記第１電源電圧を選択して出力し、前記補助容量線の電圧値が前記第１閾値電圧より大きい場合は前記第２電源電圧を選択して出力する第１セレクタと、
前記補助容量線の電圧値と前記第２閾値電圧を比較する第２コンパレータと、
前記第２コンパレータの比較結果に基づいて、前記補助容量線の電圧値が前記第２閾値電圧より小さい場合は前記第３電源電圧を選択して出力し、前記補助容量線の電圧値が前記第２閾値電圧より大きい場合は前記第４電源電圧を選択して出力する第２セレクタと、
前記入力信号の電圧値に基づいて、前記第１セレクタと第２セレクタの何れか一方を選択して前記補助容量線に出力する第３セレクタと、を備えることを特徴とする請求項１または２に記載の駆動装置。
【請求項４】
マトリクス状に配置される前記絵素の内、前記補助容量線に沿って配列される夫々を構成する複数の前記副絵素に共通して接続され、当該補助容量線と平行に形成される走査線に、走査線電圧を印加する走査線駆動部を、
更に備えることを特徴とする請求項１〜３の何れか１項に記載の駆動装置。
【請求項５】
複数の前記副絵素で構成された前記絵素の複数からなる絵素アレイと、
請求項１〜４の何れか１項に記載の駆動装置の１または複数と、を備えることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−２９６４６（Ｐ２０１３−２９６４６Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６５２６５（Ｐ２０１１−１６５２６５）
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]