駆動装置及び駆動装置を用いた電子機器
【課題】基板に実装された駆動装置から出力されるデマルチ制御信号の波形の鈍りを、基板に形成された配線上で、従来よりも軽減する。
【解決手段】第１の信号を出力する第１の端子と、第２の信号を出力する第２の端子と、第３の信号を出力する第３の端子と、を含み、前記第１の信号はアナログ信号であり、前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする駆動装置を提供する。
【解決手段】第１の信号を出力する第１の端子と、第２の信号を出力する第２の端子と、第３の信号を出力する第３の端子と、を含み、前記第１の信号はアナログ信号であり、前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする駆動装置を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば、液晶表示パネルなどに対して画像データを駆動する駆動装置と該駆動装置を用いた電子機器に関する。
【背景技術】
【０００２】
従来、液晶組成物と薄膜トランジスター（以降ＴＦＴと呼ぶ）とを組み合わせた液晶表示パネルを用いた装置において、該液晶表示パネルに画像データを出力するために駆動装置（以降ソースドライバーと呼ぶ）が用いられている。ソースドライバーが出力する画像データはアナログデータである。該アナログデータは、複数の階調を表すデジタルデータが駆動装置に入力されて該駆動装置内のデジタル−アナログ変換器（以降ＤＡ変換器と呼ぶ）により変換されたものである。
【０００３】
液晶表示パネルは、一対の基板の間に液晶組成物を挟む構造を有する。該一対の基板の中の一方の基板には複数のソース信号線と複数のゲート信号線とが交差するように形成され、交差部にはＴＦＴ及び該ＴＦＴに接続された画素容量が形成される。該ソース信号線により画像データが伝搬され、該画像データを取り込むためのタイミングを規定する信号としてゲート信号線に走査制御信号が出力される。該画素容量には、走査制御信号よりタイミング制御されたＴＦＴを介して画像データに応じた電荷が供給される。尚、一対の基板の中における他の一方の基板には共通電極が形成される。
【０００４】
上述した説明はソース信号線がソースドライバーに接続されることとして記載したが、液晶表示パネルの表示画素数の増加に伴い、複数の画像データを時分割出力し、ひとつの信号線に出力するタイプのソースドライバーが用いられるようになった。上述の説明と区別するために、該ひとつの信号線を表示信号線と呼ぶことにする。表示信号線はデマルチプレクサー（分配回路）と呼ばれる素子に接続され、表示信号線により時分割出力された複数の画像データはソースドライバーから出力される分配指示信号により時分割分配されて複数のソース信号線に出力される。デマルチプレクサーは、ソースドライバーよりも、より表示領域に近い部分に配置される。図５−（ｄ）に示したのは、このような従来技術におけるデマルチプレクサーを用いた液晶表示パネルの一部の概略ブロック図の一部である。
【０００５】
図５−（ｄ）について説明する。図５−（ｄ）には、ソースドライバー５２０、デマルチプレクサー５３１、デマルチプレクサー５３２及びデマルチプレクサー５３３を便宜上示している。デマルチプレクサーの数は、表示パネルの１ライン分の画素数やソースドライバー５２０の仕様などにより規定される。尚、図５−（ｄ）において、ソースドライバー５２０に接続されている表示信号線が、表示信号線５４１、表示信号線５４２、及び、表示信号線５４３しか図示していないが、これも便宜上のことである。
【０００６】
表示信号線５４１、５４２及び５４３を介して複数の画像データが、ソースドライバー５２０により時分割駆動され、デマルチプレクサー５３１、５３２及び５３３に出力される。分配制御信号線５００には８本のデマルチ制御信号線が含まれる。時分割駆動された複数の画像データは、分配制御信号線５００に含まれる８本のデマルチ制御信号線に出力される信号により規定されるタイミングで、８本のソース信号線５１０のそれぞれに分配されて出力される。
【０００７】
分配制御信号線５００に含まれる複数のデマルチ制御信号線の各々に出力される信号は、複数の画像データが時分割駆動されたタイミングに合わせて排他的にオンとなる。たとえば、ソース信号線５１１には、デマルチ制御信号線５０１がオンであるときの表示信号線５４１における値が出力される。このようなデマルチプレクサーを用いる技術は、たとえば特許文献１に記載されている。尚、上記したように、説明中に「オン」という言葉を使用するが、オンとは信号値が、その信号の機能を果たす上で有効となる値であることを示す言葉として使用する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−５８８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一般的に、ソースドライバーは接続される表示信号線の本数が多く、表示信号線が接続される端子が設けられる側の辺の長さが他の辺に比べて長い形状を有する。このため、表示信号線が接続されるデマルチプレクサーはソースドライバーの表示信号線が接続される辺に沿った領域に配置される場合が多いと考えられる。デマルチプレクサーは、一本の表示信号線に時分割駆動された複数の画像データを、複数のソース信号線に分配する素子であるから、該複数のソース信号線を接続する端子数を考慮すると、ソースドライバーにおける表示信号線が接続される隣り合った端子間の長さよりも、ひとつのデマルチプレクサーにおける表示領域に面する側の辺の長さの方が長くなる可能性が高い。従って、図５−（ｄ）で示した分配制御信号線５００の各々の配線長はソースドライバー５２０の長辺の長さよりも長く、分配制御信号線５００の配線上の距離がソースドライバー５２０の端子からより長くなるにつれ、分配制御信号線５００上の信号の波形により大きな鈍りが発生する可能性が高くなる。この鈍りは、デマルチプレクサーが分配制御信号線５００に接続される位置により、複数の画像データを分配するためのタイミングが異なることを意味し、表示される画像の品質に影響を与えることになる。
【００１０】
波形の鈍りの例として、異なる接続位置のデマルチプレクサーにおけるデマルチ制御信号線５０１上の信号の波形を図５−（ａ）、（ｂ）及び（ｃ）に示す。図５−（ａ）はデマルチ制御信号線５０１とデマルチプレクサー５３１との接続部分における波形であり、図５−（ｂ）はデマルチ制御信号線５０１とデマルチプレクサー５３２との接続部分における波形であり、図５−（ｃ）はデマルチ制御信号線５０１とデマルチプレクサー５３３との接続部分における波形である。図５−（ｄ）からわかるように、分配制御信号線５００の配線上におけるソースドライバー５２０からの距離は、デマルチプレクサー５３３までが最も短く、デマルチプレクサー５３１までが最も長い。図５−（ｃ）の波形は鈍りが最も小さく、図５−（ａ）の波形の鈍りが最も大きい。
【００１１】
波形が鈍ることにより、分配制御信号線５００によりオンとして動作する時間間隔が素子毎に異なる可能性がある。これにより表示信号線のデータが複数のソース信号に適切に分配されず、液晶表示パネルにおける表示が適切な表示とはならない場合が発生する可能性がある。
【００１２】
図８に表示信号線５４１の値、デマルチ制御信号線５０１の値、及び、ソース信号線５１１の値を示す。ｔで示した矢印は時間の経過を示す。デマルチ制御信号線５０１の値がオンのときの表示信号線５４１の値が、ソース信号線５１１の値として出力される。デマルチプレクサー５３１において、デマルチ制御信号線５０１の値がＭａｘの値の略２分の１以上の値となるとデマルチプレクサー５３１におけるゲートはオンとして動作するとする。この場合、表示信号線５４１の値は、図８−（ｐ）で示すようにソース信号線５１１に伝搬し始め、図８−（ｑ）で示すように伝搬が終える。尚、ソース信号線５１１には伝搬が終えた時点での値が所定の期間維持される。
【００１３】
しかしながら、デマルチ制御信号線５０１における波形がオンからオフに移行するときに鈍りが発生したことで、デマルチプレクサー５３１におけるゲートがオフとなるタイミングに遅れが生じ、表示信号線５４１の値が図８−（ｍ）から図８−（ｎ）に以降するときの値が伝搬されてしまい、ソース信号線５１１の値が図８−（ｍ）の値と異なる値になっている。これにより、画素容量に画像データに従った電荷の供給がなされず、表示パネルにおいて画像データ通りの表示がなされないことになる。
【課題を解決するための手段】
【００１４】
本発明は、上述した課題の少なくともひとつを解決するためになされたものであり、以下の適用例又は実施形態として実現することが可能である。
【００１５】
［適用例１］
本適用例にかかる駆動装置は、第１の信号を出力する第１の端子と、第２の信号を出力する第２の端子と、第３の信号を出力する第３の端子と、を含み、前記第１の信号はアナログ信号であり、前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする。
【００１６】
この構成によれば、第１の期間における第１の信号の値を抽出するために用いられる信号として第２の信号と第３の信号とを有することで、ふたつの信号を用いて第１の期間における第１の信号の値の抽出を行うことができることから、第１の信号の分配を行うための駆動装置における端子あたりの信号駆動の負荷の低減を図ることができ、第２の信号及び第３の信号の波形の鈍りを軽減することができる。
【００１７】
［適用例２］
上記適用例にかかる駆動装置において、更に、第４の信号を出力する第４の端子と、第５の信号を出力する第５の端子と、を含み、前記第４の信号及び前記第５の信号の各々は、第２のタイミング信号を元に生成され、第２の期間における前記第１の信号の値を抽出するために用いられる信号であり、前記第１の期間と前記第２の期間とは、重ならない期間であることが好ましい。
【００１８】
この構成によれば、第１の期間と重ならない第２の期間における第１の信号の値を抽出するために用いられる信号として第４の信号と第５の信号とを有することで、ふたつの信号を用いて第２の期間における第１の信号の値の抽出を行うことができることから、第１の信号の分配を行うための駆動装置における端子あたりの信号駆動の負荷の低減を図ることができ、第４の信号及び第５の信号の波形の鈍りを軽減することができる。これにより、異なる期間における第１の信号の値の抽出が可能となる。
【００１９】
［適用例３］
上記適用例にかかる駆動装置において、前記第１のタイミング信号の変化が前記第２の端子に伝達するまでの時間及び前記第１のタイミング信号の変化が前記第３の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることが好ましい。
【００２０】
この構成によれば、第１のタイミング信号を元とする２つの信号における駆動装置からの信号の出力タイミングを異なるものとすることができる。これにより、第２の信号における負荷と第３の信号における負荷とが異なる場合においても、少なくともいずれか一方の信号における第１のタイミング信号の変化の伝達時間を変更することで、第１の期間における第１の信号の値の抽出タイミングの調整を行うことができる。たとえば、第２の端子からデマルチプレクサーの接続される位置までの距離と、第３の端子からデマルチプレクサーが接続される位置までの距離が同じにできるとは限らない。このような場合には第２の信号と第３の信号とでは負荷が異なる可能性があるが、このような場合に、信号の変化がデマルチプレクサーからみて適切なものとなるように調整をすることができる。
【００２１】
［適用例４］
上記適用例にかかる駆動装置において、前記第２のタイミング信号の変化が前記第４の端子に伝達するまでの時間及び前記第２のタイミング信号の変化が前記第５の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることが好ましい。
【００２２】
この構成によれば、第２のタイミング信号を元とする２つの信号における駆動装置からの信号の出力タイミングを異なるものとすることができる。これにより、第４の信号における負荷と第５の信号における負荷とが異なる場合においても、少なくともいずれか一方の信号における第２のタイミング信号の変化の伝達時間を変更することで、第２の期間における第１の信号の値の抽出タイミングの調整を行うことができる。
【００２３】
［適用例５］
本適用例にかかる電子機器は、前記電子機器は、前記駆動装置を実装した基板を有し、前記基板における前記第２の端子が接続される配線は前記第３の端子に接続され、前記基板における前記第４の端子が接続される配線は前記第５の端子に接続されることを特徴とする。
【００２４】
この構成によれば、電子機器の駆動装置を実装した基板において、第２の端子が接続される配線に第３の端子が接続されること、第４の端子が接続される配線に第５の端子が接続されることで、それぞれの配線において信号が２つの端子から駆動されることになり、配線上の信号の鈍りの低減を図ることができる。
【００２５】
更に、上記適用例にかかる駆動装置において下記の適用例がある。
【００２６】
上記適用例にかかる駆動装置において、前記第１の端子は、前記第２の端子及び前記第４の端子と、前記第３の端子及び第５の端子との間に配置されることが好ましい。
【００２７】
この構成によれば、駆動装置において、第１の端子が第２の端子及び第４の端子と第３の端子及び第５の端子との間に配置されることにより、駆動装置を実装した基板における第１の信号の配線、第２の信号の配線、第３の信号の配線、第４の信号の配線及び第５の信号の配線の交差を低減するなど、配線の位置を適切なものとすることが容易となる。たとえば、第１の端子が複数ある場合、それぞれの第１の端子に対応してひとつのデマルチプレクサーが存在するが、いずれのデマルチプレクサーにおいても接続される配線の末端に位置するようなことがなく、複数のデマルチプレクサーを略直線上に位置するように配置することが可能となる。このような複数のデマルチプレクサーの配置は好ましい配置のひとつである。
【００２８】
上記適用例にかかる駆動装置において、更に、第６の信号を出力する第６の端子を含み、前記第６の信号は、外部に接続されるゲートドライバーを制御する信号であり、前記第２の端子及び前記第４の端子は、前記第１の端子と前記第６の端子との間に配置されることが好ましい。または、前記第３の端子及び前記第５の端子は、前記第１の端子と前記第６の端子との間に配置されることが好ましい。
【００２９】
この構成によれば、駆動装置において、第２の端子及び第４の端子が第１の端子と第６の端子との間に配置されることで、駆動装置が実装される基板において、第６の信号の配線、第１の信号の配線、第２の信号の配線、及び第４の信号の配線の交差を低減するなど、配線の配置を適切に行うことが容易となる。一般的に、液晶表示パネルの表示領域が長方形の形状である場合、表示領域の第１辺（たとえばＸ軸に平行な辺）側にソースドライバーが配置されると、第１辺に直交する第２辺（たとえばＹ軸に平行な辺）側にゲートドライバーが配置される。このような場合、デマルチプレクサーは第１辺側に配置される。すなわち、第１の信号、第２の信号及び第４の信号は第１辺側で用いられる信号であり、第６の信号は第２辺側のゲートドライバーに対して出力される信号となる。このため、第２の端子及び第４の端子が第１の端子と第６の端子との間に配置することにより、第６の端子が第一辺で使用される信号を出力する端子の間に挟まれることがないことから、第１の信号の配線、第２の信号の配線、第４の信号の配線及び第６の信号の配線との交差の発生の低減を図ることができる。第３の端子及び第５の端子が第１の端子と第６の端子との間に配置される場合も同様であり、基板上の配線配置を適切なものとすることが容易となる。
【００３０】
本適用例にかかる駆動装置を用いた電子機器であって、駆動装置が電子機器に含まれる基板上に配置され、第１の信号の値を分配する第１の分配回路及び第２の分配回路が基板上に配置され、第２の信号及び第４の信号は、第１の分配回路において使用され、第３の信号及び第５の信号は、第２の分配回路において使用されることが好ましい。
【００３１】
この構成によれば、第２の信号及び第４の信号を第１の分配回路において使用し、第３の信号及び第５の信号を第２の分配回路に使用することで、上述した従来技術に比較して、端子あたりに接続される分配回路の数を減らすことができ、第２の信号、第３の信号、第４の信号及び第５の信号の配線上の波形の鈍りを緩和することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図２】本発明を適用した表示パネルの概略イメージ図。
【図３】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図４】本発明を適用した駆動装置を使用した表示パネルのブロック図の一部。
【図５】従来の駆動装置を使用した表示パネルのブロック図の一部と波形イメージ図。
【図６】本発明にかかる駆動装置を用いた場合の概略タイミングチャート図。
【図７】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図８】従来の駆動装置を用いた場合の概略タイミングチャート図。
【図９】本発明にかかる遅延回路部の概略ブロック図。
【発明を実施するための形態】
【００３３】
以降、図を用いて本発明について説明する。
【００３４】
（第１実施形態）
図２に、本発明を適用した表示パネル１の概略イメージ図を示す。図２には、表示領域１０、ソースドライバー２０、ゲートドライバー４０、デマルチプレクサー３１、３２及び３３を含む８個のデマルチプレクサー、ＴＦＴ５０、及び、画素電極６０、及び、対向電極６１を示している。また、図２には、表示信号線８１、８２及び８３を含む８本の表示信号線、分配制御信号線７１、ゲート信号線９１、及び、ソース信号線９２を含む複数のソース信号線９４を示している。図２において、ＴＦＴ５０、画素電極６０、及び、対向電極６１は、それぞれひとつしか図示していないが、表示領域１０にはマトリクス状に複数のＴＦＴが存在し、それぞれのＴＦＴには１本のゲート信号線、１本のソース信号線、及び、ひとつの画素電極が接続されている。画素電極６０と対向電極６１との間には液晶組成物が挟まれており、対向電極６１には共通電極線９３が接続されている。尚、分配制御信号線７１は、両端がソースドライバー２０に接続されている。
【００３５】
図１は、図２におけるソースドライバー２０及びデマルチプレクサー３１、３２及び３３における信号線の接続状態を表した図である。図１におけるソースドライバー１２０が図２におけるソースドライバー２０に該当し、図１におけるデマルチプレクサー１３１、１３２及び１３３が、それぞれ図２におけるデマルチプレクサー３１、３２及び３３に該当する。同様に図１における表示信号線１８１、１８２及び１８３は図２における表示信号線８１、８２及び８３に該当し、図１における分配制御信号線１７１は図２における分配制御信号線７１に該当する。
【００３６】
デマルチプレクサー１３１、１３２及び１３３は、いずれも分配制御信号線１７１に接続されている。分配制御信号線１７１は、ソースドライバー１２０の第２端子１２１及び第３端子１２３に接続されている。第２端子１２１からの分配制御信号線１７１の配線長はデマルチプレクサー１３２との接続部分までの方がデマルチプレクサー１３１との接続部分までの方よりも長く、第３端子１２３からの分配制御信号線１７１の配線長は、デマルチプレクサー１３２との接続部分までの方がデマルチプレクサー１３３との接続部分までの方よりも長い。
【００３７】
図２で示したように、本実施形態はソースドライバー１２０に対して８個のデマルチプレクサーを接続する形態としているが、以降の説明は、これら８個のデマルチプレクサーを代表して、略直列に並んだ８個のデマルチプレクサーの中の両端に位置するデマルチプレクサー１３１及び１３３と、中間部分に位置するデマルチプレクサー１３２とについて行うことにする。
【００３８】
分配制御信号線１７１は、デマルチ制御信号線１０１〜１０８の８本の信号線より構成されており、それぞれの信号線は一方端が第２端子１２１の中のひとつの端子に接続され、他の一方端が第３端子１２３の中のひとつの端子に接続されている。たとえば、デマルチ制御信号線１０８は一方端が第２端子１２１の中の端子１２４に接続され、他の一方端が第３端子１２３の中の端子１２５に接続されている。
【００３９】
デマルチ制御信号線１０１〜１０８は、いずれも２つの端子から駆動されることから、ひとつの端子から駆動される場合に比べて信号の鈍りが少なくなる。図３にデマルチプレクサー１３１、デマルチプレクサー１３２、及び、デマルチプレクサー１３３と、デマルチ制御信号線１０１との、各々の接続部分における信号の波形の状態を示す。デマルチプレクサー１３１におけるデマルチ制御信号線１０１の信号の波形の鈍り（図３−（ａ））は、従来技術における信号の波形の鈍り（図５−（ａ））よりも改善され、デマルチプレクサー１３１とデマルチ制御信号線１０１との接続部分における信号の波形と、デマルチプレクサー１３３とデマルチ制御信号線１０１との接続部分における信号の波形との形状の差は少なくなっている。また、８個ならんだデマルチプレクサーの中でほぼ中央に位置するデマルチプレクサー１３２におけるデマルチ制御信号線１０１との接続部分における信号の波形の鈍り（図３−（ｂ））も従来技術における波形の鈍り（図５−（ｂ））に比較して改善されている。尚、デマルチ制御信号線１０２〜１０８の信号の波形もデマルチ制御信号線１０１と同様の波形となる。
【００４０】
図６に、表示信号線１８１の値、デマルチ制御信号線１０１〜１０８の値、及び、ソース信号線１１１〜１１８の値の概略タイムチャートを示した。ｔで示した矢印は時間の経過を示す。また、信号名の右側におけるふたつの点線の間が信号の取り得る値であり、上側の点線が最大値（表示信号線１８１のチャートのＭａｘで示した部分、他の信号も同様）であり、下側の点線が最小値（表示信号線１８１のチャートのＭｉｎで示した部分、他の信号も同様）である。図６に示した信号は、いずれもデマルチプレクサー１３１の入出力信号である。表示信号線１８１、及び、デマルチ制御信号線１０１〜１０８で示した信号がデマルチプレクサー１３１への入力信号であり、ソース信号線１１１〜１１８で示した信号がデマルチプレクサー１３１からの出力信号である。
【００４１】
表示信号線１８１の信号は、複数のアナログデータが時分割出力されたものであり、図６−（ａ）〜（ｈ）の各々はソースドライバー１２０内でデジタルデータがＤＡ変換されたアナログデータの値である。デマルチ制御信号線１０１〜１０８の各々の信号は表示信号線１８１に時分割駆動されたアナログデータに同期をとって、排他的にオンとなるように、ソースドライバー１２０で生成される信号である。デマルチプレクサー１３１は、デマルチ制御信号線１０１〜１０８のそれぞれの信号がオンのときにソース信号線１１１〜１１８の所定のソース信号線に表示信号線１８１の値を伝搬させる。デマルチ制御信号線１０１〜１０８の各々に対する所定のソース信号がどれであるかは図１に図示した通りである。図から分かる通り、デマルチ制御信号線１０１がソース信号線１１１の出力に対する制御を行い、デマルチ制御信号線１０２がソース信号線１１２の出力に対する制御を行い、デマルチ制御信号線１０３がソース信号線１１３の出力に対する制御を行い、デマルチ制御信号線１０４がソース信号線１１４の出力に対する制御を行う。また、デマルチ制御信号線１０５がソース信号線１１５の出力に対する制御を行い、デマルチ制御信号線１０６がソース信号線１１６の出力に対する制御を行い、デマルチ制御信号線１０７がソース信号線１１７の出力に対する制御を行い、デマルチ制御信号線１０８がソース信号線１１８の出力に対する制御を行う。たとえば、デマルチ制御信号線１０１がオンになると図６−（ｋ）で示すように図６−（ａ）の値がソース信号線１１１に伝搬し始め、図６−（ａ）に対応する値となって、この値が保持される。デマルチ制御信号線１０２〜１０８の場合についても同様であり、表示信号線１８１の値がソース信号線１１２〜１１８に伝搬する様子は図６に示した通りである。
【００４２】
図３−（ａ）〜（ｃ）で示したように、デマルチ制御信号線１０１〜１０８の信号の波形の鈍りは、本発明を適用することにより少なくすることができる。これにより、表示信号線に時分割出力された信号のそれぞれが出力されている時間の長さに対する、デマルチ制御信号線の信号をオンとする時間の長さの割合を従来よりも大きくすることができる。これにより、従来と同じ表示画素数の表示パネルにおいては、表示信号線からソース信号線に対して値を伝搬させる電位差を大きくすることができる。また、デマルチ制御信号線の信号がオンとなる時間の長さを変えない場合は、表示信号線にアナログデータを時分割駆動する際のひとつのアナログデータ当たりの時間の長さを短くすることが可能ということにつながり、表示領域の画素数の増加につなげることができる。
【００４３】
（第２実施形態）
本実施形態は、第１実施形態で示したソースドライバーにゲートドライバーを制御する信号の出力端子を設けたものである。図４に、ゲートドライバーを制御する信号の出力端子である第４端子２２４を有するソースドライバー２２０を含む液晶表示パネルのブロック図の一部を示す。第４端子２２４にはゲートドライバー制御信号線２４１が接続されている。ゲートドライバー制御信号線２４１により、ソースドライバー２２０と図４において図示しないゲートドライバーとが接続される。
【００４４】
液晶表示パネルにおいて、表示領域に対するゲートドライバー及びソースドライバーの位置関係は概ね図２に示したようになる。図２における位置関係では、図１におけるソースドライバー１２０において、第２端子１２１の側にゲートドライバーが存在することになる。このため、図４において、デマルチ制御信号線２４２が接続される第２端子２２１が、第４端子２２４と表示信号線２４３が接続される第１端子２２２との間に配置されることにより、ゲートドライバー制御信号線２４１の配線と、デマルチ制御信号線２４２の配線及び表示信号線２４３の配線との交差部分を軽減することができる。尚、図示はしていないが、ゲートドライバーが図１のソースドライバー１２０において第３端子１２３の側に存在する場合も考えられる。この場合は、第３端子２２３が第１端子２２２と第４の端子との間に配置されるようにするのが好ましい。
【００４５】
（第３実施形態）
本実施形態は、第１実施形態若しくは第２実施形態で説明したソースドライバーと、デマルチプレクサーとの間の、分配制御信号線の接続の仕方を変えたものである。第１実施形態で説明したソースドライバー１２０とデマルチプレクサーとを用いた場合の接続の状態のイメージを図７に示す。
【００４６】
第２端子１２１に接続された分配制御信号線を第１分配制御信号線とし、第３端子１２３に接続された分配制御信号線を第２分配制御信号線とするときに、ソースドライバー１２０に接続される複数のデマルチプレクサーに接続される分配信号として、第２端子１２１よりの半数のデマルチプレクサーには第１分配制御信号線を接続し、残りの半数のデマルチプレクサーには第２分配制御信号線を接続する。分配制御信号線に接続されるデマルチプレクサーを従来の半分にすることにより、分配制御信号線各々の信号の波形の鈍りを、従来のものに比べて軽減することができる。
【００４７】
（第４実施形態）
本実施形態は、上述した実施形態における分配制御信号線に出力される分配制御信号（デマルチ制御信号線に出力されるデマルチ制御信号）の生成部分（図示せず）に出力タイミング調整のための遅延回路部を設けた場合のものである。本実施形態においては、遅延回路部についての説明を行う。遅延回路部の概略ブロック図を図９に示す。６０１は、ソースドライバー内で生成された分配制御信号の元となるタイミング信号（以降、タイミング信号６０１と記載する）である。６００は、遅延回路（以降、遅延回路６００と記載する）であり、図示した遅延回路部は、７個の遅延回路６００を有している。タイミング信号６０１は、所定の段数（０〜７）の遅延回路６００を経由してセレクター６２０に入力され、遅延選択レジスター６１０に格納された選択値６１１に基づいて選択され、分配制御信号６２１として出力される。
【００４８】
遅延回路６００による遅延時間をＴｄと記載することにすると、図９から分かるように、タイミング信号６０２はタイミング信号６０１がＴｄ遅延した信号である。同様に、タイミング信号６０３はタイミング信号６０１が２＊Ｔｄ遅延した信号であり、タイミング信号６０８はタイミング信号６０１が７＊Ｔｄ遅延した信号である。本実施形態においては、選択される信号をタイミング信号６０１〜６０８の８本に設定したことから、遅延選択レジスター６１０は３ビットの情報を有すれば足りることになる。
【００４９】
遅延選択レジスター６１０の値の設定は、ソースドライバー内に存在する制御部（図示はしていない）などにより設定できるようにすることでよい。また、ソースドライバーに所定の端子を設け、該端子をディップスイッチなどに接続してディップスイッチなどの設定値が設定されるようにしてもよい。尚、ディップスイッチとした場合には遅延選択レジスター６１０を設けず、端子からの入力値がセレクター６２０に入力されるようにしてかまわない。
【００５０】
本実施形態においては、タイミング信号６０１〜タイミング信号６０８のいずれかが選択値６１１によりセレクター６２０で選択され、分配制御信号６２１として出力される。また、遅延回路部は、すべての分配制御信号に対して設けられていてもよく、特定の分配制御信号に対して設けられていてもよい。
【００５１】
以上、複数の実施形態として示すことで本願発明についての説明を行ったが、本願発明は上記した実施形態に限られるものではない。たとえば、デマルチ制御信号線の本数は８本以外でもよく、デマルチ制御信号線の信号がオンとなる順番も図６に示したものに限られない。
【符号の説明】
【００５２】
１…表示パネル、１０…表示領域、２０…ソースドライバー、３１，３２…デマルチプレクサー、４０…ゲートドライバー、５０…ＴＦＴ、６０…画素電極、６１…対向電極、７１…分配制御信号線、８１，８２…表示信号線、９１…ゲート信号線、９２…ソース信号線、９３…共通電極線、９４…複数のソース信号線、１０１〜１０８…デマルチ制御信号線、１１１〜１１８…ソース信号線、１２０…ソースドライバー、１２１…第２端子、１２３…第３端子、１２４…端子、１２５…端子、１３１〜１３３…デマルチプレクサー、１７１…分配制御信号線、１８１，１８２…表示信号線、２２０…ソースドライバー、２２１…第２端子、２２２…第１端子、２２３…第３端子、２２４…第４端子、２４１…ゲートドライバー制御信号線、２４２…デマルチ制御信号線、２４３…表示信号線、６００…遅延回路、６０１〜６０８…タイミング信号、６１０…遅延選択レジスター、６１１…選択値、６２０…セレクター、６２１…分配制御信号。
【技術分野】
【０００１】
本発明は、たとえば、液晶表示パネルなどに対して画像データを駆動する駆動装置と該駆動装置を用いた電子機器に関する。
【背景技術】
【０００２】
従来、液晶組成物と薄膜トランジスター（以降ＴＦＴと呼ぶ）とを組み合わせた液晶表示パネルを用いた装置において、該液晶表示パネルに画像データを出力するために駆動装置（以降ソースドライバーと呼ぶ）が用いられている。ソースドライバーが出力する画像データはアナログデータである。該アナログデータは、複数の階調を表すデジタルデータが駆動装置に入力されて該駆動装置内のデジタル−アナログ変換器（以降ＤＡ変換器と呼ぶ）により変換されたものである。
【０００３】
液晶表示パネルは、一対の基板の間に液晶組成物を挟む構造を有する。該一対の基板の中の一方の基板には複数のソース信号線と複数のゲート信号線とが交差するように形成され、交差部にはＴＦＴ及び該ＴＦＴに接続された画素容量が形成される。該ソース信号線により画像データが伝搬され、該画像データを取り込むためのタイミングを規定する信号としてゲート信号線に走査制御信号が出力される。該画素容量には、走査制御信号よりタイミング制御されたＴＦＴを介して画像データに応じた電荷が供給される。尚、一対の基板の中における他の一方の基板には共通電極が形成される。
【０００４】
上述した説明はソース信号線がソースドライバーに接続されることとして記載したが、液晶表示パネルの表示画素数の増加に伴い、複数の画像データを時分割出力し、ひとつの信号線に出力するタイプのソースドライバーが用いられるようになった。上述の説明と区別するために、該ひとつの信号線を表示信号線と呼ぶことにする。表示信号線はデマルチプレクサー（分配回路）と呼ばれる素子に接続され、表示信号線により時分割出力された複数の画像データはソースドライバーから出力される分配指示信号により時分割分配されて複数のソース信号線に出力される。デマルチプレクサーは、ソースドライバーよりも、より表示領域に近い部分に配置される。図５−（ｄ）に示したのは、このような従来技術におけるデマルチプレクサーを用いた液晶表示パネルの一部の概略ブロック図の一部である。
【０００５】
図５−（ｄ）について説明する。図５−（ｄ）には、ソースドライバー５２０、デマルチプレクサー５３１、デマルチプレクサー５３２及びデマルチプレクサー５３３を便宜上示している。デマルチプレクサーの数は、表示パネルの１ライン分の画素数やソースドライバー５２０の仕様などにより規定される。尚、図５−（ｄ）において、ソースドライバー５２０に接続されている表示信号線が、表示信号線５４１、表示信号線５４２、及び、表示信号線５４３しか図示していないが、これも便宜上のことである。
【０００６】
表示信号線５４１、５４２及び５４３を介して複数の画像データが、ソースドライバー５２０により時分割駆動され、デマルチプレクサー５３１、５３２及び５３３に出力される。分配制御信号線５００には８本のデマルチ制御信号線が含まれる。時分割駆動された複数の画像データは、分配制御信号線５００に含まれる８本のデマルチ制御信号線に出力される信号により規定されるタイミングで、８本のソース信号線５１０のそれぞれに分配されて出力される。
【０００７】
分配制御信号線５００に含まれる複数のデマルチ制御信号線の各々に出力される信号は、複数の画像データが時分割駆動されたタイミングに合わせて排他的にオンとなる。たとえば、ソース信号線５１１には、デマルチ制御信号線５０１がオンであるときの表示信号線５４１における値が出力される。このようなデマルチプレクサーを用いる技術は、たとえば特許文献１に記載されている。尚、上記したように、説明中に「オン」という言葉を使用するが、オンとは信号値が、その信号の機能を果たす上で有効となる値であることを示す言葉として使用する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−５８８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一般的に、ソースドライバーは接続される表示信号線の本数が多く、表示信号線が接続される端子が設けられる側の辺の長さが他の辺に比べて長い形状を有する。このため、表示信号線が接続されるデマルチプレクサーはソースドライバーの表示信号線が接続される辺に沿った領域に配置される場合が多いと考えられる。デマルチプレクサーは、一本の表示信号線に時分割駆動された複数の画像データを、複数のソース信号線に分配する素子であるから、該複数のソース信号線を接続する端子数を考慮すると、ソースドライバーにおける表示信号線が接続される隣り合った端子間の長さよりも、ひとつのデマルチプレクサーにおける表示領域に面する側の辺の長さの方が長くなる可能性が高い。従って、図５−（ｄ）で示した分配制御信号線５００の各々の配線長はソースドライバー５２０の長辺の長さよりも長く、分配制御信号線５００の配線上の距離がソースドライバー５２０の端子からより長くなるにつれ、分配制御信号線５００上の信号の波形により大きな鈍りが発生する可能性が高くなる。この鈍りは、デマルチプレクサーが分配制御信号線５００に接続される位置により、複数の画像データを分配するためのタイミングが異なることを意味し、表示される画像の品質に影響を与えることになる。
【００１０】
波形の鈍りの例として、異なる接続位置のデマルチプレクサーにおけるデマルチ制御信号線５０１上の信号の波形を図５−（ａ）、（ｂ）及び（ｃ）に示す。図５−（ａ）はデマルチ制御信号線５０１とデマルチプレクサー５３１との接続部分における波形であり、図５−（ｂ）はデマルチ制御信号線５０１とデマルチプレクサー５３２との接続部分における波形であり、図５−（ｃ）はデマルチ制御信号線５０１とデマルチプレクサー５３３との接続部分における波形である。図５−（ｄ）からわかるように、分配制御信号線５００の配線上におけるソースドライバー５２０からの距離は、デマルチプレクサー５３３までが最も短く、デマルチプレクサー５３１までが最も長い。図５−（ｃ）の波形は鈍りが最も小さく、図５−（ａ）の波形の鈍りが最も大きい。
【００１１】
波形が鈍ることにより、分配制御信号線５００によりオンとして動作する時間間隔が素子毎に異なる可能性がある。これにより表示信号線のデータが複数のソース信号に適切に分配されず、液晶表示パネルにおける表示が適切な表示とはならない場合が発生する可能性がある。
【００１２】
図８に表示信号線５４１の値、デマルチ制御信号線５０１の値、及び、ソース信号線５１１の値を示す。ｔで示した矢印は時間の経過を示す。デマルチ制御信号線５０１の値がオンのときの表示信号線５４１の値が、ソース信号線５１１の値として出力される。デマルチプレクサー５３１において、デマルチ制御信号線５０１の値がＭａｘの値の略２分の１以上の値となるとデマルチプレクサー５３１におけるゲートはオンとして動作するとする。この場合、表示信号線５４１の値は、図８−（ｐ）で示すようにソース信号線５１１に伝搬し始め、図８−（ｑ）で示すように伝搬が終える。尚、ソース信号線５１１には伝搬が終えた時点での値が所定の期間維持される。
【００１３】
しかしながら、デマルチ制御信号線５０１における波形がオンからオフに移行するときに鈍りが発生したことで、デマルチプレクサー５３１におけるゲートがオフとなるタイミングに遅れが生じ、表示信号線５４１の値が図８−（ｍ）から図８−（ｎ）に以降するときの値が伝搬されてしまい、ソース信号線５１１の値が図８−（ｍ）の値と異なる値になっている。これにより、画素容量に画像データに従った電荷の供給がなされず、表示パネルにおいて画像データ通りの表示がなされないことになる。
【課題を解決するための手段】
【００１４】
本発明は、上述した課題の少なくともひとつを解決するためになされたものであり、以下の適用例又は実施形態として実現することが可能である。
【００１５】
［適用例１］
本適用例にかかる駆動装置は、第１の信号を出力する第１の端子と、第２の信号を出力する第２の端子と、第３の信号を出力する第３の端子と、を含み、前記第１の信号はアナログ信号であり、前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする。
【００１６】
この構成によれば、第１の期間における第１の信号の値を抽出するために用いられる信号として第２の信号と第３の信号とを有することで、ふたつの信号を用いて第１の期間における第１の信号の値の抽出を行うことができることから、第１の信号の分配を行うための駆動装置における端子あたりの信号駆動の負荷の低減を図ることができ、第２の信号及び第３の信号の波形の鈍りを軽減することができる。
【００１７】
［適用例２］
上記適用例にかかる駆動装置において、更に、第４の信号を出力する第４の端子と、第５の信号を出力する第５の端子と、を含み、前記第４の信号及び前記第５の信号の各々は、第２のタイミング信号を元に生成され、第２の期間における前記第１の信号の値を抽出するために用いられる信号であり、前記第１の期間と前記第２の期間とは、重ならない期間であることが好ましい。
【００１８】
この構成によれば、第１の期間と重ならない第２の期間における第１の信号の値を抽出するために用いられる信号として第４の信号と第５の信号とを有することで、ふたつの信号を用いて第２の期間における第１の信号の値の抽出を行うことができることから、第１の信号の分配を行うための駆動装置における端子あたりの信号駆動の負荷の低減を図ることができ、第４の信号及び第５の信号の波形の鈍りを軽減することができる。これにより、異なる期間における第１の信号の値の抽出が可能となる。
【００１９】
［適用例３］
上記適用例にかかる駆動装置において、前記第１のタイミング信号の変化が前記第２の端子に伝達するまでの時間及び前記第１のタイミング信号の変化が前記第３の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることが好ましい。
【００２０】
この構成によれば、第１のタイミング信号を元とする２つの信号における駆動装置からの信号の出力タイミングを異なるものとすることができる。これにより、第２の信号における負荷と第３の信号における負荷とが異なる場合においても、少なくともいずれか一方の信号における第１のタイミング信号の変化の伝達時間を変更することで、第１の期間における第１の信号の値の抽出タイミングの調整を行うことができる。たとえば、第２の端子からデマルチプレクサーの接続される位置までの距離と、第３の端子からデマルチプレクサーが接続される位置までの距離が同じにできるとは限らない。このような場合には第２の信号と第３の信号とでは負荷が異なる可能性があるが、このような場合に、信号の変化がデマルチプレクサーからみて適切なものとなるように調整をすることができる。
【００２１】
［適用例４］
上記適用例にかかる駆動装置において、前記第２のタイミング信号の変化が前記第４の端子に伝達するまでの時間及び前記第２のタイミング信号の変化が前記第５の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることが好ましい。
【００２２】
この構成によれば、第２のタイミング信号を元とする２つの信号における駆動装置からの信号の出力タイミングを異なるものとすることができる。これにより、第４の信号における負荷と第５の信号における負荷とが異なる場合においても、少なくともいずれか一方の信号における第２のタイミング信号の変化の伝達時間を変更することで、第２の期間における第１の信号の値の抽出タイミングの調整を行うことができる。
【００２３】
［適用例５］
本適用例にかかる電子機器は、前記電子機器は、前記駆動装置を実装した基板を有し、前記基板における前記第２の端子が接続される配線は前記第３の端子に接続され、前記基板における前記第４の端子が接続される配線は前記第５の端子に接続されることを特徴とする。
【００２４】
この構成によれば、電子機器の駆動装置を実装した基板において、第２の端子が接続される配線に第３の端子が接続されること、第４の端子が接続される配線に第５の端子が接続されることで、それぞれの配線において信号が２つの端子から駆動されることになり、配線上の信号の鈍りの低減を図ることができる。
【００２５】
更に、上記適用例にかかる駆動装置において下記の適用例がある。
【００２６】
上記適用例にかかる駆動装置において、前記第１の端子は、前記第２の端子及び前記第４の端子と、前記第３の端子及び第５の端子との間に配置されることが好ましい。
【００２７】
この構成によれば、駆動装置において、第１の端子が第２の端子及び第４の端子と第３の端子及び第５の端子との間に配置されることにより、駆動装置を実装した基板における第１の信号の配線、第２の信号の配線、第３の信号の配線、第４の信号の配線及び第５の信号の配線の交差を低減するなど、配線の位置を適切なものとすることが容易となる。たとえば、第１の端子が複数ある場合、それぞれの第１の端子に対応してひとつのデマルチプレクサーが存在するが、いずれのデマルチプレクサーにおいても接続される配線の末端に位置するようなことがなく、複数のデマルチプレクサーを略直線上に位置するように配置することが可能となる。このような複数のデマルチプレクサーの配置は好ましい配置のひとつである。
【００２８】
上記適用例にかかる駆動装置において、更に、第６の信号を出力する第６の端子を含み、前記第６の信号は、外部に接続されるゲートドライバーを制御する信号であり、前記第２の端子及び前記第４の端子は、前記第１の端子と前記第６の端子との間に配置されることが好ましい。または、前記第３の端子及び前記第５の端子は、前記第１の端子と前記第６の端子との間に配置されることが好ましい。
【００２９】
この構成によれば、駆動装置において、第２の端子及び第４の端子が第１の端子と第６の端子との間に配置されることで、駆動装置が実装される基板において、第６の信号の配線、第１の信号の配線、第２の信号の配線、及び第４の信号の配線の交差を低減するなど、配線の配置を適切に行うことが容易となる。一般的に、液晶表示パネルの表示領域が長方形の形状である場合、表示領域の第１辺（たとえばＸ軸に平行な辺）側にソースドライバーが配置されると、第１辺に直交する第２辺（たとえばＹ軸に平行な辺）側にゲートドライバーが配置される。このような場合、デマルチプレクサーは第１辺側に配置される。すなわち、第１の信号、第２の信号及び第４の信号は第１辺側で用いられる信号であり、第６の信号は第２辺側のゲートドライバーに対して出力される信号となる。このため、第２の端子及び第４の端子が第１の端子と第６の端子との間に配置することにより、第６の端子が第一辺で使用される信号を出力する端子の間に挟まれることがないことから、第１の信号の配線、第２の信号の配線、第４の信号の配線及び第６の信号の配線との交差の発生の低減を図ることができる。第３の端子及び第５の端子が第１の端子と第６の端子との間に配置される場合も同様であり、基板上の配線配置を適切なものとすることが容易となる。
【００３０】
本適用例にかかる駆動装置を用いた電子機器であって、駆動装置が電子機器に含まれる基板上に配置され、第１の信号の値を分配する第１の分配回路及び第２の分配回路が基板上に配置され、第２の信号及び第４の信号は、第１の分配回路において使用され、第３の信号及び第５の信号は、第２の分配回路において使用されることが好ましい。
【００３１】
この構成によれば、第２の信号及び第４の信号を第１の分配回路において使用し、第３の信号及び第５の信号を第２の分配回路に使用することで、上述した従来技術に比較して、端子あたりに接続される分配回路の数を減らすことができ、第２の信号、第３の信号、第４の信号及び第５の信号の配線上の波形の鈍りを緩和することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図２】本発明を適用した表示パネルの概略イメージ図。
【図３】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図４】本発明を適用した駆動装置を使用した表示パネルのブロック図の一部。
【図５】従来の駆動装置を使用した表示パネルのブロック図の一部と波形イメージ図。
【図６】本発明にかかる駆動装置を用いた場合の概略タイミングチャート図。
【図７】本発明にかかる駆動装置を使用した表示パネルのブロック図の一部。
【図８】従来の駆動装置を用いた場合の概略タイミングチャート図。
【図９】本発明にかかる遅延回路部の概略ブロック図。
【発明を実施するための形態】
【００３３】
以降、図を用いて本発明について説明する。
【００３４】
（第１実施形態）
図２に、本発明を適用した表示パネル１の概略イメージ図を示す。図２には、表示領域１０、ソースドライバー２０、ゲートドライバー４０、デマルチプレクサー３１、３２及び３３を含む８個のデマルチプレクサー、ＴＦＴ５０、及び、画素電極６０、及び、対向電極６１を示している。また、図２には、表示信号線８１、８２及び８３を含む８本の表示信号線、分配制御信号線７１、ゲート信号線９１、及び、ソース信号線９２を含む複数のソース信号線９４を示している。図２において、ＴＦＴ５０、画素電極６０、及び、対向電極６１は、それぞれひとつしか図示していないが、表示領域１０にはマトリクス状に複数のＴＦＴが存在し、それぞれのＴＦＴには１本のゲート信号線、１本のソース信号線、及び、ひとつの画素電極が接続されている。画素電極６０と対向電極６１との間には液晶組成物が挟まれており、対向電極６１には共通電極線９３が接続されている。尚、分配制御信号線７１は、両端がソースドライバー２０に接続されている。
【００３５】
図１は、図２におけるソースドライバー２０及びデマルチプレクサー３１、３２及び３３における信号線の接続状態を表した図である。図１におけるソースドライバー１２０が図２におけるソースドライバー２０に該当し、図１におけるデマルチプレクサー１３１、１３２及び１３３が、それぞれ図２におけるデマルチプレクサー３１、３２及び３３に該当する。同様に図１における表示信号線１８１、１８２及び１８３は図２における表示信号線８１、８２及び８３に該当し、図１における分配制御信号線１７１は図２における分配制御信号線７１に該当する。
【００３６】
デマルチプレクサー１３１、１３２及び１３３は、いずれも分配制御信号線１７１に接続されている。分配制御信号線１７１は、ソースドライバー１２０の第２端子１２１及び第３端子１２３に接続されている。第２端子１２１からの分配制御信号線１７１の配線長はデマルチプレクサー１３２との接続部分までの方がデマルチプレクサー１３１との接続部分までの方よりも長く、第３端子１２３からの分配制御信号線１７１の配線長は、デマルチプレクサー１３２との接続部分までの方がデマルチプレクサー１３３との接続部分までの方よりも長い。
【００３７】
図２で示したように、本実施形態はソースドライバー１２０に対して８個のデマルチプレクサーを接続する形態としているが、以降の説明は、これら８個のデマルチプレクサーを代表して、略直列に並んだ８個のデマルチプレクサーの中の両端に位置するデマルチプレクサー１３１及び１３３と、中間部分に位置するデマルチプレクサー１３２とについて行うことにする。
【００３８】
分配制御信号線１７１は、デマルチ制御信号線１０１〜１０８の８本の信号線より構成されており、それぞれの信号線は一方端が第２端子１２１の中のひとつの端子に接続され、他の一方端が第３端子１２３の中のひとつの端子に接続されている。たとえば、デマルチ制御信号線１０８は一方端が第２端子１２１の中の端子１２４に接続され、他の一方端が第３端子１２３の中の端子１２５に接続されている。
【００３９】
デマルチ制御信号線１０１〜１０８は、いずれも２つの端子から駆動されることから、ひとつの端子から駆動される場合に比べて信号の鈍りが少なくなる。図３にデマルチプレクサー１３１、デマルチプレクサー１３２、及び、デマルチプレクサー１３３と、デマルチ制御信号線１０１との、各々の接続部分における信号の波形の状態を示す。デマルチプレクサー１３１におけるデマルチ制御信号線１０１の信号の波形の鈍り（図３−（ａ））は、従来技術における信号の波形の鈍り（図５−（ａ））よりも改善され、デマルチプレクサー１３１とデマルチ制御信号線１０１との接続部分における信号の波形と、デマルチプレクサー１３３とデマルチ制御信号線１０１との接続部分における信号の波形との形状の差は少なくなっている。また、８個ならんだデマルチプレクサーの中でほぼ中央に位置するデマルチプレクサー１３２におけるデマルチ制御信号線１０１との接続部分における信号の波形の鈍り（図３−（ｂ））も従来技術における波形の鈍り（図５−（ｂ））に比較して改善されている。尚、デマルチ制御信号線１０２〜１０８の信号の波形もデマルチ制御信号線１０１と同様の波形となる。
【００４０】
図６に、表示信号線１８１の値、デマルチ制御信号線１０１〜１０８の値、及び、ソース信号線１１１〜１１８の値の概略タイムチャートを示した。ｔで示した矢印は時間の経過を示す。また、信号名の右側におけるふたつの点線の間が信号の取り得る値であり、上側の点線が最大値（表示信号線１８１のチャートのＭａｘで示した部分、他の信号も同様）であり、下側の点線が最小値（表示信号線１８１のチャートのＭｉｎで示した部分、他の信号も同様）である。図６に示した信号は、いずれもデマルチプレクサー１３１の入出力信号である。表示信号線１８１、及び、デマルチ制御信号線１０１〜１０８で示した信号がデマルチプレクサー１３１への入力信号であり、ソース信号線１１１〜１１８で示した信号がデマルチプレクサー１３１からの出力信号である。
【００４１】
表示信号線１８１の信号は、複数のアナログデータが時分割出力されたものであり、図６−（ａ）〜（ｈ）の各々はソースドライバー１２０内でデジタルデータがＤＡ変換されたアナログデータの値である。デマルチ制御信号線１０１〜１０８の各々の信号は表示信号線１８１に時分割駆動されたアナログデータに同期をとって、排他的にオンとなるように、ソースドライバー１２０で生成される信号である。デマルチプレクサー１３１は、デマルチ制御信号線１０１〜１０８のそれぞれの信号がオンのときにソース信号線１１１〜１１８の所定のソース信号線に表示信号線１８１の値を伝搬させる。デマルチ制御信号線１０１〜１０８の各々に対する所定のソース信号がどれであるかは図１に図示した通りである。図から分かる通り、デマルチ制御信号線１０１がソース信号線１１１の出力に対する制御を行い、デマルチ制御信号線１０２がソース信号線１１２の出力に対する制御を行い、デマルチ制御信号線１０３がソース信号線１１３の出力に対する制御を行い、デマルチ制御信号線１０４がソース信号線１１４の出力に対する制御を行う。また、デマルチ制御信号線１０５がソース信号線１１５の出力に対する制御を行い、デマルチ制御信号線１０６がソース信号線１１６の出力に対する制御を行い、デマルチ制御信号線１０７がソース信号線１１７の出力に対する制御を行い、デマルチ制御信号線１０８がソース信号線１１８の出力に対する制御を行う。たとえば、デマルチ制御信号線１０１がオンになると図６−（ｋ）で示すように図６−（ａ）の値がソース信号線１１１に伝搬し始め、図６−（ａ）に対応する値となって、この値が保持される。デマルチ制御信号線１０２〜１０８の場合についても同様であり、表示信号線１８１の値がソース信号線１１２〜１１８に伝搬する様子は図６に示した通りである。
【００４２】
図３−（ａ）〜（ｃ）で示したように、デマルチ制御信号線１０１〜１０８の信号の波形の鈍りは、本発明を適用することにより少なくすることができる。これにより、表示信号線に時分割出力された信号のそれぞれが出力されている時間の長さに対する、デマルチ制御信号線の信号をオンとする時間の長さの割合を従来よりも大きくすることができる。これにより、従来と同じ表示画素数の表示パネルにおいては、表示信号線からソース信号線に対して値を伝搬させる電位差を大きくすることができる。また、デマルチ制御信号線の信号がオンとなる時間の長さを変えない場合は、表示信号線にアナログデータを時分割駆動する際のひとつのアナログデータ当たりの時間の長さを短くすることが可能ということにつながり、表示領域の画素数の増加につなげることができる。
【００４３】
（第２実施形態）
本実施形態は、第１実施形態で示したソースドライバーにゲートドライバーを制御する信号の出力端子を設けたものである。図４に、ゲートドライバーを制御する信号の出力端子である第４端子２２４を有するソースドライバー２２０を含む液晶表示パネルのブロック図の一部を示す。第４端子２２４にはゲートドライバー制御信号線２４１が接続されている。ゲートドライバー制御信号線２４１により、ソースドライバー２２０と図４において図示しないゲートドライバーとが接続される。
【００４４】
液晶表示パネルにおいて、表示領域に対するゲートドライバー及びソースドライバーの位置関係は概ね図２に示したようになる。図２における位置関係では、図１におけるソースドライバー１２０において、第２端子１２１の側にゲートドライバーが存在することになる。このため、図４において、デマルチ制御信号線２４２が接続される第２端子２２１が、第４端子２２４と表示信号線２４３が接続される第１端子２２２との間に配置されることにより、ゲートドライバー制御信号線２４１の配線と、デマルチ制御信号線２４２の配線及び表示信号線２４３の配線との交差部分を軽減することができる。尚、図示はしていないが、ゲートドライバーが図１のソースドライバー１２０において第３端子１２３の側に存在する場合も考えられる。この場合は、第３端子２２３が第１端子２２２と第４の端子との間に配置されるようにするのが好ましい。
【００４５】
（第３実施形態）
本実施形態は、第１実施形態若しくは第２実施形態で説明したソースドライバーと、デマルチプレクサーとの間の、分配制御信号線の接続の仕方を変えたものである。第１実施形態で説明したソースドライバー１２０とデマルチプレクサーとを用いた場合の接続の状態のイメージを図７に示す。
【００４６】
第２端子１２１に接続された分配制御信号線を第１分配制御信号線とし、第３端子１２３に接続された分配制御信号線を第２分配制御信号線とするときに、ソースドライバー１２０に接続される複数のデマルチプレクサーに接続される分配信号として、第２端子１２１よりの半数のデマルチプレクサーには第１分配制御信号線を接続し、残りの半数のデマルチプレクサーには第２分配制御信号線を接続する。分配制御信号線に接続されるデマルチプレクサーを従来の半分にすることにより、分配制御信号線各々の信号の波形の鈍りを、従来のものに比べて軽減することができる。
【００４７】
（第４実施形態）
本実施形態は、上述した実施形態における分配制御信号線に出力される分配制御信号（デマルチ制御信号線に出力されるデマルチ制御信号）の生成部分（図示せず）に出力タイミング調整のための遅延回路部を設けた場合のものである。本実施形態においては、遅延回路部についての説明を行う。遅延回路部の概略ブロック図を図９に示す。６０１は、ソースドライバー内で生成された分配制御信号の元となるタイミング信号（以降、タイミング信号６０１と記載する）である。６００は、遅延回路（以降、遅延回路６００と記載する）であり、図示した遅延回路部は、７個の遅延回路６００を有している。タイミング信号６０１は、所定の段数（０〜７）の遅延回路６００を経由してセレクター６２０に入力され、遅延選択レジスター６１０に格納された選択値６１１に基づいて選択され、分配制御信号６２１として出力される。
【００４８】
遅延回路６００による遅延時間をＴｄと記載することにすると、図９から分かるように、タイミング信号６０２はタイミング信号６０１がＴｄ遅延した信号である。同様に、タイミング信号６０３はタイミング信号６０１が２＊Ｔｄ遅延した信号であり、タイミング信号６０８はタイミング信号６０１が７＊Ｔｄ遅延した信号である。本実施形態においては、選択される信号をタイミング信号６０１〜６０８の８本に設定したことから、遅延選択レジスター６１０は３ビットの情報を有すれば足りることになる。
【００４９】
遅延選択レジスター６１０の値の設定は、ソースドライバー内に存在する制御部（図示はしていない）などにより設定できるようにすることでよい。また、ソースドライバーに所定の端子を設け、該端子をディップスイッチなどに接続してディップスイッチなどの設定値が設定されるようにしてもよい。尚、ディップスイッチとした場合には遅延選択レジスター６１０を設けず、端子からの入力値がセレクター６２０に入力されるようにしてかまわない。
【００５０】
本実施形態においては、タイミング信号６０１〜タイミング信号６０８のいずれかが選択値６１１によりセレクター６２０で選択され、分配制御信号６２１として出力される。また、遅延回路部は、すべての分配制御信号に対して設けられていてもよく、特定の分配制御信号に対して設けられていてもよい。
【００５１】
以上、複数の実施形態として示すことで本願発明についての説明を行ったが、本願発明は上記した実施形態に限られるものではない。たとえば、デマルチ制御信号線の本数は８本以外でもよく、デマルチ制御信号線の信号がオンとなる順番も図６に示したものに限られない。
【符号の説明】
【００５２】
１…表示パネル、１０…表示領域、２０…ソースドライバー、３１，３２…デマルチプレクサー、４０…ゲートドライバー、５０…ＴＦＴ、６０…画素電極、６１…対向電極、７１…分配制御信号線、８１，８２…表示信号線、９１…ゲート信号線、９２…ソース信号線、９３…共通電極線、９４…複数のソース信号線、１０１〜１０８…デマルチ制御信号線、１１１〜１１８…ソース信号線、１２０…ソースドライバー、１２１…第２端子、１２３…第３端子、１２４…端子、１２５…端子、１３１〜１３３…デマルチプレクサー、１７１…分配制御信号線、１８１，１８２…表示信号線、２２０…ソースドライバー、２２１…第２端子、２２２…第１端子、２２３…第３端子、２２４…第４端子、２４１…ゲートドライバー制御信号線、２４２…デマルチ制御信号線、２４３…表示信号線、６００…遅延回路、６０１〜６０８…タイミング信号、６１０…遅延選択レジスター、６１１…選択値、６２０…セレクター、６２１…分配制御信号。
【特許請求の範囲】
【請求項１】
第１の信号を出力する第１の端子と、
第２の信号を出力する第２の端子と、
第３の信号を出力する第３の端子と、
を含み、
前記第１の信号はアナログ信号であり、
前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする駆動装置。
【請求項２】
更に、第４の信号を出力する第４の端子と、第５の信号を出力する第５の端子と、を含み、
前記第４の信号及び前記第５の信号の各々は、第２のタイミング信号を元に生成され、第２の期間における前記第１の信号の値を抽出するために用いられる信号であり、
前記第１の期間と前記第２の期間とは、重ならない期間であることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記第１のタイミング信号の変化が前記第２の端子に伝達するまでの時間及び前記第１のタイミング信号の変化が前記第３の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることを特徴とする請求項１又は２に記載の駆動装置。
【請求項４】
前記第２のタイミング信号の変化が前記第４の端子に伝達するまでの時間及び前記第２のタイミング信号の変化が前記第５の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることを特徴とする請求項２又は３に記載の駆動装置。
【請求項５】
請求項２乃至４のいずれか一項に記載の駆動装置を用いた電子機器であって、
前記電子機器は、前記駆動装置を実装した基板を有し、
前記基板における前記第２の端子が接続される配線は前記第３の端子に接続され、
前記基板における前記第４の端子が接続される配線は前記第５の端子に接続されることを特徴とする電子機器。
【請求項１】
第１の信号を出力する第１の端子と、
第２の信号を出力する第２の端子と、
第３の信号を出力する第３の端子と、
を含み、
前記第１の信号はアナログ信号であり、
前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする駆動装置。
【請求項２】
更に、第４の信号を出力する第４の端子と、第５の信号を出力する第５の端子と、を含み、
前記第４の信号及び前記第５の信号の各々は、第２のタイミング信号を元に生成され、第２の期間における前記第１の信号の値を抽出するために用いられる信号であり、
前記第１の期間と前記第２の期間とは、重ならない期間であることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記第１のタイミング信号の変化が前記第２の端子に伝達するまでの時間及び前記第１のタイミング信号の変化が前記第３の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることを特徴とする請求項１又は２に記載の駆動装置。
【請求項４】
前記第２のタイミング信号の変化が前記第４の端子に伝達するまでの時間及び前記第２のタイミング信号の変化が前記第５の端子に伝達するまでの時間の少なくとも一方の時間を変化させることができることを特徴とする請求項２又は３に記載の駆動装置。
【請求項５】
請求項２乃至４のいずれか一項に記載の駆動装置を用いた電子機器であって、
前記電子機器は、前記駆動装置を実装した基板を有し、
前記基板における前記第２の端子が接続される配線は前記第３の端子に接続され、
前記基板における前記第４の端子が接続される配線は前記第５の端子に接続されることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１３２９７３（Ｐ２０１２−１３２９７３Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８２７３５（Ｐ２０１０−２８２７３５）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]