高周波トランス
【課題】高周波トランスの2次巻線を複数の巻線を並列接続して構成する場合、各巻線の配線インダクタンスを等しくする構造では寄生インダクタンスが増加し、損失が大きく、装置が大型で高コストになる。
【解決手段】複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【解決手段】複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換回路に用いる高周波トランスの巻線と端子引き出し構造に関する。
【背景技術】
【0002】
図4に一般的な高周波トランスの概観図を示す。コア1に巻線部5が巻回され、高周波トランスが構成される。1次巻線2−1、2−2のそれぞれの端子P1とP2、さらに2次巻線3の端子S1〜S6はそれぞれプリント基板6に接続される。尚、ここでは巻線を直接プリント基板6に接続した例を示しているが、ボビンを介して接続しても構わない。トランス内部の巻線構成は図5に示すように1次巻線が2−1と2−2に分割され、コア1の中脚を中心に巻回される。2次巻線3を1次巻線2−1と2−2の間に構成するサンドイッチ巻きとすることで、1次巻線と2次巻線の物理的距離が短くなり、1次巻線と2次巻線の漏れ磁束が低減される。
【0003】
情報通信用のスイッチング電源などでは、CPUやメモリの電源電圧が低下していることもあり、低い出力電圧に変換することを求められている。よって、2次巻線3のターン数は通常1となる。また、CPUやメモリの消費電力も増加しているので、大電流を出力する必要があり、2次巻線の断面積も増加させなければならない。一方で、損失を低減させるためには高周波領域における抵抗値を下げる必要があり、巻線の表面積を大きくして表皮効果を低減する構成にしなければならない。図5では2次巻線3を3本の線で構成し、並列接続させることで、単線で構成するよりも表面積を増加させた例を示している。
【0004】
このように構成された高周波トランスの等価回路は図6のようになり、1次巻線(2−1と2−2)が2次巻線(3a、3b及び3c)と磁気結合する。22〜25はそれぞれの漏れインダクタンスであり、結合係数が高いほど小さくなる。21は1次側引き出し線の配線インダクタンス、26〜28はそれぞれ2次側引き出し線の配線インダクタンスである。なお、ここでは抵抗成分は図示していない。
【0005】
上述の高周波トランスを電力変換回路に適用した例を図7に示す。ここでは、特許文献1に示された、高周波トランス4の1次側にスイッチ素子11〜14で構成されたフルブリッジのスイッチ回路を、2次側にリアクトル29、30と整流用スイッチ素子15、16で構成された倍電流整流回路を適用したDC−DCコンバータを例に挙げて説明する。DC−DCコンバータの入力電圧はコンデンサ31が並列接続された直流電圧である。この直流電圧はAC100VやAC200V系の系統電圧を整流して得られるため、最大電圧は400V程度の高電圧となる。一方、情報通信用のスイッチング電源におけるDC−DCコンバータの出力電圧は通常12V程度である。ここで、スイッチ素子11と14がオンすると高周波トランス4の入力端子P1とP2間に直流入力電圧が印加され、スイッチ素子12と13がオンするとP1とP2間に直流入力電圧が逆極性で印加される。従って、スイッチ素子11〜14を順次駆動することでP1とP2間に高周波の交流電圧を発生させ、配線インダクタンス21を介して高周波トランス4に電力を供給することができる。高周波トランス4の2次側では、整流用スイッチ素子15、16とリアクトル29、30、平滑コンデンサ34で整流平滑され、直流電圧が負荷35に供給される。ここで、整流用スイッチ素子15と16にはMOSFETが使用され、スイッチ素子15と16のボディダイオードが導通する期間にゲート信号を与えることで、スイッチ素子15と16のボディダイオードではなくMOSFET側に支配的に電流が流れ、導通損失が低減される。
【0006】
高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なると、各巻線に生じる銅損もアンバランスとなる。ここで、各巻線に流れる電流値は各巻線の抵抗値によって決定される。例えば、巻線3aと3bの抵抗値に対して巻線3cの抵抗値が1/2の場合、巻線3cに流れる電流は他の巻線の2倍になる。巻線3aと3bのそれぞれの抵抗をR、流れる電流実行値をIとすると、巻線3aと3bに生じる銅損P3a、P3bは以下となる。
P3a=P3b=RI2 ・・・・・式(1)
それに対して、巻線3cに生じる銅損P3cは下式となり、巻線3aと3bに生じる銅損の2倍となる。
P3c=R/2×(2I)2=2RI2 ・・・・・式(2)
従って、各巻線の抵抗値がアンバランスすると、銅損もアンバランスし、特定の巻線で温度が上昇してしまう。従って、特許文献2に示されるように、巻線の抵抗値をそろえるため、巻線の長さも同等にすることが望ましい。
【0007】
図8に、2次巻線3a、3b及び3cの巻線長を同等にするための引き出し方法を、図9にその概観図を、各々示す。各巻線(3a、3b、3c)の一端S1、S2及びS3を高周波トランスの上(プリント板に接続する側を下と定義)から、他端S4、S5及びS6を下から引き出す。ここで、例えばS1、S2及びS3もS4〜S6と同様に下から引き出すと、高周波トランス上部で巻回す巻線3aが長くなり、下部を巻回す巻線3cが短くなってしまう。逆にS4、S5及びS6もS1〜S3と同様に上から引き出す場合には、高周波トランス上部で巻回す巻線3aが短く、下部で巻回す巻線3cが長くなってしまう。従って、巻線のどちらか一端を上から、他端を下から引き出すことで長さを揃えている。
しかし、一端を上から他端を下から引き出すことで、2次巻線の一端から他端までの一巡ループ面積が大きくなり、2次側の配線インダクタンスが増加してしまう。
【0008】
この配線インダクタンスは図6や図7における配線インダクタンス26〜28に相当し、回路動作に大きく影響を与える。ここで、1次側巻線の巻線端子P1とP2から2次側巻線の巻線端子S1〜S6までの等価回路を図10に示す。等価回路では、1次側配線インダクタンス21と1次側漏れインダクタンス22及び2次側寄生インダクタスの1次側換算分41が直列接続された形になる。2次側漏れインダクタンス(23〜25)をLs2、2次側配線インダクタンス(26〜28)をLw2とすると、2次側寄生インダクタンス成分の1次側換算値Lsは以下となる。
Ls=(Ls2+Lw2)×(N1/N2)2 ・・・・・ 式(3)
ただし、N1は1次側のターン数、N2は2次側のターン数である。低圧出力のスイッチング電源における1次巻線のターン数は通常20〜30程度、2次巻線のターン数は通常1であるため、Lsは(Ls2+Lw2)の400〜900倍と大きな値になり、回路内のインダクタンス成分は2次側寄生インダクタンス成分によって生じる2次側寄生インダクタンス成分の1次側換算値Lsが支配的になる。
【0009】
高周波トランスに流れる電流と2次側電圧を図11に示す。端子P1とP2間に正の電圧が印加されると、まず寄生インダクタンス成分(21、22及び41の直列回路)に電圧が印加され高周波トランスの電流が上昇する。この電流が2次側のリアクトル29又は30に流れている電流値まで達すると、電圧が寄生インダクタンス側でなくトランスの巻線(N1やN2)に印加され、トランスの2次側に電圧が発生する。端子P1とP2間に電圧が印加されてから2次側の電圧が立ち上がるまでの遅延時間tdは以下の式で表される。
td=L×Δi/Vin ・・・・・(4)
ここで、Lは寄生インダクタンス成分であり、21と22のインダクタンス値およびLs41の和である。この式から、遅延時間tdは寄生インダクタンス成分Lに依存して増加する。ただし、Δiは電流変化分、VinはDC−DCコンバータの入力電圧である。
【0010】
寄生インダクタス成分が大きい場合、図12に示すように遅延時間tdが増加し、2次側電圧が発生する時間tが短くなる。従って、周期Tに対する2次側電圧が発生する時間tの比率が小さくなるので、所望の出力電圧を得られなくなってしまう。寄生インダクタンス成分が大きい状態で所望の出力電圧を得るためには、1次側巻線のターン数を低減させ、変圧比を増加させる必要がある。しかし、2次側に発生する電圧V2は下式となり、1次側ターン数N1の減少とともに増加する。
V2=Vin×N2/N1 ・・・・・式(5)
従って、2次側に適用するスイッチ素子15と16に高い耐圧の素子を使用しなければならなく、導通損失とコストが増加してしまう。
さらに、1次側に流れる電流I1は下式となり、1次側ターン数の減少にともない、増加する。
I1=Io×N2/N1 ・・・・・式(6)
ここで示したIoは負荷電流である。従って、1次側回路での導通損失や1次巻線での銅損が増加してしまう。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開平10−323034号公報
【特許文献2】特開昭63−253607号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
上述のように、2次側の寄生インダクタンスが増加すると、2次側での電圧の低下に伴い1次巻数に対する2次巻数比を高くする必要が生じる。その結果、1次スイッチ回路での導通損失と1次巻線の銅損が増え、さらに2次回路スイッチ素子の高耐圧化に伴い、導通損失が増加する。従って、本願の課題は、2次側の配線インダクタンスを低減させた高周波トランスを提供し、装置の効率向上と低コスト化を実現することである。
【課題を解決するための手段】
【0013】
上述の課題を解決するために、第1の発明においては、複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出す。
【0014】
第2の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【0015】
第3の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【0016】
第4の発明においては、第1〜第3のいずれかの発明における前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定する。
【発明の効果】
【0017】
本発明では、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出しているので、高周波トランスにおける2次側の配線インダクタンスを低減させることができ、1次側電圧と2次側電圧の遅延時間を短くすることができる。その結果、高周波トランスの変圧比を低減させることができ、装置の高効率化と低コスト化が可能になる。
【図面の簡単な説明】
【0018】
【図1】本発明の第1の実施例を示す巻線構造図である。
【図2】図1の巻線方法で製作した高周波トランスの概観図である。
【図3】本発明の第2の実施例を示す巻線構造図である。
【図4】従来の高周波トランスの端子引き出し構造である。
【図5】従来の高周波トランスの巻線断面図である。
【図6】高周波トランスのインダクタンス分布図である。
【図7】高周波トランスを用いたDC−DCコンバータ回路図例である。
【図8】従来の高周波トランスの巻線構造図である。
【図9】従来の高周波トランスの概観図である。
【図10】従来の高周波トランスの等価回路図である。
【図11】高周波トランスの駆動波形図例1である。
【図12】高周波トランスの駆動波形図例2である。
【発明を実施するための形態】
【0019】
本発明の要点は、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出している点である。
【実施例1】
【0020】
図1に、本発明の第1の実施例を示す巻線構造図を、図2にそれを適用した高周波トランスの概観図を示す。図2(a)が正面図、図2(b)が図1(a)の左側面図である。図1は並列接続された2次巻線3におけるそれぞれの巻線3a、3b及び3cの巻線形状を示している。2次側の寄生インダクタンス(漏れインダクタンス23〜25と配線インダクタンス26〜28との和)において、配線インダクタンスが支配的である場合の実施例である。磁性体コア1は3脚で構成され、中脚に並列接続される3個の巻線3a、3b及び3cを各々1ターン巻回した構成である。3個の巻線はプリント板6上で並列接続される。即ち一方の端子S1、S2及びS3同士、及び他方の端子S4、S5及びS6同士が、各々プリント基板上で接続される。図1(a)は巻線3aの巻線構造を示す。巻線3aはコア1の中脚の上部(プリント板側を下部と定義)に1ターン巻き回され、各端子S1、S4は高周波トランスの上部(プリント板側を下部と定義)から引き出され、プリント板6の並列接続用導体に接続される。図1(b)は巻線3bの巻線構造を示す。巻線3bはコア1の中脚の中央部に1ターン巻回され、各端子S2、S5は高周波トランスの上部から引き出され、プリント板6の並列接続用導体に接続される。図1(c)は巻線3cの巻線構造を示す。巻線3cはコア1の中脚の下部に1ターン巻回され、各端子S3、S6は高周波トランスの下部から引き出され、プリント板6の並列接続用導体に接続される。図2(a)、図2(b)からわかるように、巻線3aと3bは上部から、巻線3cは下部から、各々引き出され、各々プリント板6の並列接続用導体に接続される。
【0021】
以上のような構成にすると、巻線3aと3bの引き出し線の一巡ループ面積に比べて、巻線3cの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3bの配線インダクタンスは大きく、巻線3cの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3cの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。
【0022】
尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても良い。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせることができる。
【実施例2】
【0023】
図3に、本発明の第2の実施例を示す。第1の実施例との違いは、並列接続された3個の巻線の内、中脚の上部に巻回された巻線3aと中脚の下部に巻回された巻線3cは高周波トランスの上部から、中脚の中央部に巻回された巻線3bは下部から、各々引き出されている点である。2次側の寄生インダクタンス(漏れインダクタンスと配線インダクタンスとの和)において、漏れインダクタンスが支配的である場合の実施例である。
【0024】
以上のような構成にすると、巻線3aと3cの引き出し線の一巡ループ面積に比べて、巻線3bの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3cの配線インダクタンスは大きく、巻線3bの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3bの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。
【0025】
このように、2次側の漏れインダクタンスが支配的である場合、寄生インダクタンス(漏れインダクタンス23〜25と配線インダクタンス26〜28との和)を低減させるには、図3に示すようにコア1の中心部の巻線3bについて、配線インダクタンスを低減させることが効果的である。図5からも明らかなように、コア中心部に位置する巻線3bが1次側のどの巻線からも物理的距離が短くなり、結合係数が高くなるので漏れインダクタスが小さい。従って、漏れインダクタンスの小さい巻線3bについて配線インダクタスを低減させることが、トータルの寄生インダクタンスを低減させることにつながる。そこで、2次側の配線インダクタンスが支配的である場合には、巻線3bの両端をプリント基板側から引き出し、一巡ループ面積を小さくすることで、寄生インダクタンスの低減が可能となる。
【0026】
尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても構わない。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせる。
また、上記実施例には3個の巻線を用いた例を示したが、巻線数は複数であれば良く、特に限定されない。
【産業上の利用可能性】
【0027】
本発明は、入出力間の絶縁が必要な、スイッチング電源、自動車用充電器(電気自動車、プラグインハイブリッド車など)、太陽電池や燃料電池のパワーコンディショナーなどの電力変換装置への適用が可能である。
【符号の説明】
【0028】
1・・・コア 2−1、2−2・・・一次巻線
3a、3b、3c・・・二次巻線 4・・・高周波トランス
5・・・巻線 6・・・プリント基板
22〜25・・・漏れインダクタンス 29、30・・・リアクトル
21、26〜28・・・配線インダクタンス 35・・・負荷
31、34・・・コンデンサ 11〜14・・・スイッチ素子
14、16・・・整流用スイッチ素子 32、33・・・コンデンサ
【技術分野】
【0001】
本発明は、電力変換回路に用いる高周波トランスの巻線と端子引き出し構造に関する。
【背景技術】
【0002】
図4に一般的な高周波トランスの概観図を示す。コア1に巻線部5が巻回され、高周波トランスが構成される。1次巻線2−1、2−2のそれぞれの端子P1とP2、さらに2次巻線3の端子S1〜S6はそれぞれプリント基板6に接続される。尚、ここでは巻線を直接プリント基板6に接続した例を示しているが、ボビンを介して接続しても構わない。トランス内部の巻線構成は図5に示すように1次巻線が2−1と2−2に分割され、コア1の中脚を中心に巻回される。2次巻線3を1次巻線2−1と2−2の間に構成するサンドイッチ巻きとすることで、1次巻線と2次巻線の物理的距離が短くなり、1次巻線と2次巻線の漏れ磁束が低減される。
【0003】
情報通信用のスイッチング電源などでは、CPUやメモリの電源電圧が低下していることもあり、低い出力電圧に変換することを求められている。よって、2次巻線3のターン数は通常1となる。また、CPUやメモリの消費電力も増加しているので、大電流を出力する必要があり、2次巻線の断面積も増加させなければならない。一方で、損失を低減させるためには高周波領域における抵抗値を下げる必要があり、巻線の表面積を大きくして表皮効果を低減する構成にしなければならない。図5では2次巻線3を3本の線で構成し、並列接続させることで、単線で構成するよりも表面積を増加させた例を示している。
【0004】
このように構成された高周波トランスの等価回路は図6のようになり、1次巻線(2−1と2−2)が2次巻線(3a、3b及び3c)と磁気結合する。22〜25はそれぞれの漏れインダクタンスであり、結合係数が高いほど小さくなる。21は1次側引き出し線の配線インダクタンス、26〜28はそれぞれ2次側引き出し線の配線インダクタンスである。なお、ここでは抵抗成分は図示していない。
【0005】
上述の高周波トランスを電力変換回路に適用した例を図7に示す。ここでは、特許文献1に示された、高周波トランス4の1次側にスイッチ素子11〜14で構成されたフルブリッジのスイッチ回路を、2次側にリアクトル29、30と整流用スイッチ素子15、16で構成された倍電流整流回路を適用したDC−DCコンバータを例に挙げて説明する。DC−DCコンバータの入力電圧はコンデンサ31が並列接続された直流電圧である。この直流電圧はAC100VやAC200V系の系統電圧を整流して得られるため、最大電圧は400V程度の高電圧となる。一方、情報通信用のスイッチング電源におけるDC−DCコンバータの出力電圧は通常12V程度である。ここで、スイッチ素子11と14がオンすると高周波トランス4の入力端子P1とP2間に直流入力電圧が印加され、スイッチ素子12と13がオンするとP1とP2間に直流入力電圧が逆極性で印加される。従って、スイッチ素子11〜14を順次駆動することでP1とP2間に高周波の交流電圧を発生させ、配線インダクタンス21を介して高周波トランス4に電力を供給することができる。高周波トランス4の2次側では、整流用スイッチ素子15、16とリアクトル29、30、平滑コンデンサ34で整流平滑され、直流電圧が負荷35に供給される。ここで、整流用スイッチ素子15と16にはMOSFETが使用され、スイッチ素子15と16のボディダイオードが導通する期間にゲート信号を与えることで、スイッチ素子15と16のボディダイオードではなくMOSFET側に支配的に電流が流れ、導通損失が低減される。
【0006】
高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なると、各巻線に生じる銅損もアンバランスとなる。ここで、各巻線に流れる電流値は各巻線の抵抗値によって決定される。例えば、巻線3aと3bの抵抗値に対して巻線3cの抵抗値が1/2の場合、巻線3cに流れる電流は他の巻線の2倍になる。巻線3aと3bのそれぞれの抵抗をR、流れる電流実行値をIとすると、巻線3aと3bに生じる銅損P3a、P3bは以下となる。
P3a=P3b=RI2 ・・・・・式(1)
それに対して、巻線3cに生じる銅損P3cは下式となり、巻線3aと3bに生じる銅損の2倍となる。
P3c=R/2×(2I)2=2RI2 ・・・・・式(2)
従って、各巻線の抵抗値がアンバランスすると、銅損もアンバランスし、特定の巻線で温度が上昇してしまう。従って、特許文献2に示されるように、巻線の抵抗値をそろえるため、巻線の長さも同等にすることが望ましい。
【0007】
図8に、2次巻線3a、3b及び3cの巻線長を同等にするための引き出し方法を、図9にその概観図を、各々示す。各巻線(3a、3b、3c)の一端S1、S2及びS3を高周波トランスの上(プリント板に接続する側を下と定義)から、他端S4、S5及びS6を下から引き出す。ここで、例えばS1、S2及びS3もS4〜S6と同様に下から引き出すと、高周波トランス上部で巻回す巻線3aが長くなり、下部を巻回す巻線3cが短くなってしまう。逆にS4、S5及びS6もS1〜S3と同様に上から引き出す場合には、高周波トランス上部で巻回す巻線3aが短く、下部で巻回す巻線3cが長くなってしまう。従って、巻線のどちらか一端を上から、他端を下から引き出すことで長さを揃えている。
しかし、一端を上から他端を下から引き出すことで、2次巻線の一端から他端までの一巡ループ面積が大きくなり、2次側の配線インダクタンスが増加してしまう。
【0008】
この配線インダクタンスは図6や図7における配線インダクタンス26〜28に相当し、回路動作に大きく影響を与える。ここで、1次側巻線の巻線端子P1とP2から2次側巻線の巻線端子S1〜S6までの等価回路を図10に示す。等価回路では、1次側配線インダクタンス21と1次側漏れインダクタンス22及び2次側寄生インダクタスの1次側換算分41が直列接続された形になる。2次側漏れインダクタンス(23〜25)をLs2、2次側配線インダクタンス(26〜28)をLw2とすると、2次側寄生インダクタンス成分の1次側換算値Lsは以下となる。
Ls=(Ls2+Lw2)×(N1/N2)2 ・・・・・ 式(3)
ただし、N1は1次側のターン数、N2は2次側のターン数である。低圧出力のスイッチング電源における1次巻線のターン数は通常20〜30程度、2次巻線のターン数は通常1であるため、Lsは(Ls2+Lw2)の400〜900倍と大きな値になり、回路内のインダクタンス成分は2次側寄生インダクタンス成分によって生じる2次側寄生インダクタンス成分の1次側換算値Lsが支配的になる。
【0009】
高周波トランスに流れる電流と2次側電圧を図11に示す。端子P1とP2間に正の電圧が印加されると、まず寄生インダクタンス成分(21、22及び41の直列回路)に電圧が印加され高周波トランスの電流が上昇する。この電流が2次側のリアクトル29又は30に流れている電流値まで達すると、電圧が寄生インダクタンス側でなくトランスの巻線(N1やN2)に印加され、トランスの2次側に電圧が発生する。端子P1とP2間に電圧が印加されてから2次側の電圧が立ち上がるまでの遅延時間tdは以下の式で表される。
td=L×Δi/Vin ・・・・・(4)
ここで、Lは寄生インダクタンス成分であり、21と22のインダクタンス値およびLs41の和である。この式から、遅延時間tdは寄生インダクタンス成分Lに依存して増加する。ただし、Δiは電流変化分、VinはDC−DCコンバータの入力電圧である。
【0010】
寄生インダクタス成分が大きい場合、図12に示すように遅延時間tdが増加し、2次側電圧が発生する時間tが短くなる。従って、周期Tに対する2次側電圧が発生する時間tの比率が小さくなるので、所望の出力電圧を得られなくなってしまう。寄生インダクタンス成分が大きい状態で所望の出力電圧を得るためには、1次側巻線のターン数を低減させ、変圧比を増加させる必要がある。しかし、2次側に発生する電圧V2は下式となり、1次側ターン数N1の減少とともに増加する。
V2=Vin×N2/N1 ・・・・・式(5)
従って、2次側に適用するスイッチ素子15と16に高い耐圧の素子を使用しなければならなく、導通損失とコストが増加してしまう。
さらに、1次側に流れる電流I1は下式となり、1次側ターン数の減少にともない、増加する。
I1=Io×N2/N1 ・・・・・式(6)
ここで示したIoは負荷電流である。従って、1次側回路での導通損失や1次巻線での銅損が増加してしまう。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開平10−323034号公報
【特許文献2】特開昭63−253607号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
上述のように、2次側の寄生インダクタンスが増加すると、2次側での電圧の低下に伴い1次巻数に対する2次巻数比を高くする必要が生じる。その結果、1次スイッチ回路での導通損失と1次巻線の銅損が増え、さらに2次回路スイッチ素子の高耐圧化に伴い、導通損失が増加する。従って、本願の課題は、2次側の配線インダクタンスを低減させた高周波トランスを提供し、装置の効率向上と低コスト化を実現することである。
【課題を解決するための手段】
【0013】
上述の課題を解決するために、第1の発明においては、複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出す。
【0014】
第2の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【0015】
第3の発明においては、複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出す。
【0016】
第4の発明においては、第1〜第3のいずれかの発明における前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定する。
【発明の効果】
【0017】
本発明では、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出しているので、高周波トランスにおける2次側の配線インダクタンスを低減させることができ、1次側電圧と2次側電圧の遅延時間を短くすることができる。その結果、高周波トランスの変圧比を低減させることができ、装置の高効率化と低コスト化が可能になる。
【図面の簡単な説明】
【0018】
【図1】本発明の第1の実施例を示す巻線構造図である。
【図2】図1の巻線方法で製作した高周波トランスの概観図である。
【図3】本発明の第2の実施例を示す巻線構造図である。
【図4】従来の高周波トランスの端子引き出し構造である。
【図5】従来の高周波トランスの巻線断面図である。
【図6】高周波トランスのインダクタンス分布図である。
【図7】高周波トランスを用いたDC−DCコンバータ回路図例である。
【図8】従来の高周波トランスの巻線構造図である。
【図9】従来の高周波トランスの概観図である。
【図10】従来の高周波トランスの等価回路図である。
【図11】高周波トランスの駆動波形図例1である。
【図12】高周波トランスの駆動波形図例2である。
【発明を実施するための形態】
【0019】
本発明の要点は、複数の巻線が並列接続された2次巻線のうち少なくとも1個の巻線をループ面積が他に比べて小さくなるように引き出している点である。
【実施例1】
【0020】
図1に、本発明の第1の実施例を示す巻線構造図を、図2にそれを適用した高周波トランスの概観図を示す。図2(a)が正面図、図2(b)が図1(a)の左側面図である。図1は並列接続された2次巻線3におけるそれぞれの巻線3a、3b及び3cの巻線形状を示している。2次側の寄生インダクタンス(漏れインダクタンス23〜25と配線インダクタンス26〜28との和)において、配線インダクタンスが支配的である場合の実施例である。磁性体コア1は3脚で構成され、中脚に並列接続される3個の巻線3a、3b及び3cを各々1ターン巻回した構成である。3個の巻線はプリント板6上で並列接続される。即ち一方の端子S1、S2及びS3同士、及び他方の端子S4、S5及びS6同士が、各々プリント基板上で接続される。図1(a)は巻線3aの巻線構造を示す。巻線3aはコア1の中脚の上部(プリント板側を下部と定義)に1ターン巻き回され、各端子S1、S4は高周波トランスの上部(プリント板側を下部と定義)から引き出され、プリント板6の並列接続用導体に接続される。図1(b)は巻線3bの巻線構造を示す。巻線3bはコア1の中脚の中央部に1ターン巻回され、各端子S2、S5は高周波トランスの上部から引き出され、プリント板6の並列接続用導体に接続される。図1(c)は巻線3cの巻線構造を示す。巻線3cはコア1の中脚の下部に1ターン巻回され、各端子S3、S6は高周波トランスの下部から引き出され、プリント板6の並列接続用導体に接続される。図2(a)、図2(b)からわかるように、巻線3aと3bは上部から、巻線3cは下部から、各々引き出され、各々プリント板6の並列接続用導体に接続される。
【0021】
以上のような構成にすると、巻線3aと3bの引き出し線の一巡ループ面積に比べて、巻線3cの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3bの配線インダクタンスは大きく、巻線3cの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3cの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。
【0022】
尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても良い。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせることができる。
【実施例2】
【0023】
図3に、本発明の第2の実施例を示す。第1の実施例との違いは、並列接続された3個の巻線の内、中脚の上部に巻回された巻線3aと中脚の下部に巻回された巻線3cは高周波トランスの上部から、中脚の中央部に巻回された巻線3bは下部から、各々引き出されている点である。2次側の寄生インダクタンス(漏れインダクタンスと配線インダクタンスとの和)において、漏れインダクタンスが支配的である場合の実施例である。
【0024】
以上のような構成にすると、巻線3aと3cの引き出し線の一巡ループ面積に比べて、巻線3bの引き出し線の一巡ループ面積は小さくなる。この結果、巻線3aと3cの配線インダクタンスは大きく、巻線3bの配線インダクタンスは小さくなる。ここで、巻線3a、3b及び3cは全て並列接続されているため、巻線3bの配線インダクタンスのみが小さくなれば、2次側巻線全体の配線インダクタンスを低減させることができる。従って、図11と図12に示す遅延時間tdを短縮することができ、電力変換回路の高効率化、低コスト化が図れる。
【0025】
このように、2次側の漏れインダクタンスが支配的である場合、寄生インダクタンス(漏れインダクタンス23〜25と配線インダクタンス26〜28との和)を低減させるには、図3に示すようにコア1の中心部の巻線3bについて、配線インダクタンスを低減させることが効果的である。図5からも明らかなように、コア中心部に位置する巻線3bが1次側のどの巻線からも物理的距離が短くなり、結合係数が高くなるので漏れインダクタスが小さい。従って、漏れインダクタンスの小さい巻線3bについて配線インダクタスを低減させることが、トータルの寄生インダクタンスを低減させることにつながる。そこで、2次側の配線インダクタンスが支配的である場合には、巻線3bの両端をプリント基板側から引き出し、一巡ループ面積を小さくすることで、寄生インダクタンスの低減が可能となる。
【0026】
尚、ここでは引き出し線をプリント基板に直接接続する例を示しているが、ボビンの接続ピンを介してプリント基板に接続しても、他の導体を介して接続しても構わない。
ここで、各巻線の断面積を同じにした場合、一巡ループ面積を小さくした配線インダクタンスの小さい巻線は、抵抗値が小さくなり、高周波トランス4の2次巻線3a、3b及び3cのそれぞれに流れる電流値が異なることになり、各巻線に生じる銅損もアンバランスとなる。これを解決するために、一巡ループ面積を小さくした巻線は断面積を小さくして、抵抗値を大きくすることにより、電流をバランスさせる。
また、上記実施例には3個の巻線を用いた例を示したが、巻線数は複数であれば良く、特に限定されない。
【産業上の利用可能性】
【0027】
本発明は、入出力間の絶縁が必要な、スイッチング電源、自動車用充電器(電気自動車、プラグインハイブリッド車など)、太陽電池や燃料電池のパワーコンディショナーなどの電力変換装置への適用が可能である。
【符号の説明】
【0028】
1・・・コア 2−1、2−2・・・一次巻線
3a、3b、3c・・・二次巻線 4・・・高周波トランス
5・・・巻線 6・・・プリント基板
22〜25・・・漏れインダクタンス 29、30・・・リアクトル
21、26〜28・・・配線インダクタンス 35・・・負荷
31、34・・・コンデンサ 11〜14・・・スイッチ素子
14、16・・・整流用スイッチ素子 32、33・・・コンデンサ
【特許請求の範囲】
【請求項1】
複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出すことを特徴とした高周波トランス。
【請求項2】
複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。
【請求項3】
複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。
【請求項4】
前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定することを特徴とした請求項1〜3のいずれか1項に記載の高周波トランス。
【請求項1】
複数の巻線を並列接続させてコアに巻回して構成する高周波トランスにおいて、前記複数の巻線の少なくとも1個を一端から他端までのループ面積が他の巻線のループ面積に比べて小さくなるように前記高周波トランスから引き出すことを特徴とした高周波トランス。
【請求項2】
複数の巻線を並列接続させてコアに巻回し、前記複数の巻線の端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部のプリント基板側又はボビン側で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。
【請求項3】
複数の巻線を並列接続させてコアに巻回し、前記複数の巻線端をプリント基板の導体やボビン端子に接続する高周波トランスにおいて、前記複数の巻線のうち、コア内部の中心部で巻回す巻線の両端を、プリント基板側又はボビン側からループ面積が他の巻線のループ面積に比べて小さくなるように引き出すことを特徴とした高周波トランス。
【請求項4】
前記ループ面積が他の巻線のループ面積に比べて小さい巻線の断面積を他の巻線の断面積よりも小さく設定することを特徴とした請求項1〜3のいずれか1項に記載の高周波トランス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2012−186351(P2012−186351A)
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願番号】特願2011−49075(P2011−49075)
【出願日】平成23年3月7日(2011.3.7)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願日】平成23年3月7日(2011.3.7)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】
[ Back to top ]