高速時間ディジタル・コンバータ
【解決手段】 時間ディジタル・コンバータ（ＴＤＣ）がサブ・インバータ遅延分解能でサンプリングすることを可能にするための手法が開示されている。一実施形態では、ＴＤＣ中の差動型Ｄ−Ｑフリップフロップへの入力は、シングルエンド型信号、およびこの信号の遅延された形態および反転された形態に接続されてこの信号の時間補間を可能にする。さらに、ＴＤＣ中の第１遅延ラインおよび相補な遅延ラインの負荷の平衡を保つための手法が開示されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は時間ディジタル（time-to-digital）・コンバータ（ＴＤＣ）のデザインに関し、より具体的には、サブ単位（unit、ユニット）の遅延分解能を有するＴＤＣのデザインに関する。
【背景技術】
【０００２】
時間ディジタル・コンバータは、２つの出来事の間の経過時間間隔をディジタル表現したものを生成するように設計されている。ＴＤＣは時間間隔を離散化する。ちょうどＡＤ変換器（ＡＤＣ）がアナログ信号振幅を離散化するのと同様である。実際の時間間隔とこの時間間隔の離散化された形態（version）との間の差は、量子化誤差として知られており、ＴＤＣの分解能によって決定される。
【０００３】
ＴＤＣ分解能は、典型的にＴＤＣの遅延線路の単位セル（ユニット・セル、unit cell）の遅延によって制限されている。例えば、遅延はインバータのゲート遅延であり得、これは使用された具体的な半導体処理技術の特徴である。ある高速ＴＤＣ適用形態については、ＴＤＣ分解能を単位セルの遅延を越えるまでに改善するための設計技術を有することが望ましいだろう。
【発明の概要】
【０００４】
本開示の一側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための遅延ラインであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、遅延ラインと、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするためのサンプリング機構であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリング機構と、を具備する時間ディジタル・コンバータ（ＴＤＣ）を提供する。
【０００５】
本開示の別の側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成することであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成することと、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングすることであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングすることと、を具備する、時間間隔をディジタル表現に変換するための方法を提供する。
【０００６】
本開示のさらに別の側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための手段であって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成するための手段と、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするための手段であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングするための手段と、を具備する、時間ディジタル・コンバータ（ＴＤＣ）を提供する。
【０００７】
本開示のさらに別の側面は、コンピュータに、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成させるためのコードであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成させるためのコードと、コンピュータに、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングさせるためのコードであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングさせるためのコードと、を具備するコンピュータ可読媒体を具備する、時間間隔をディジタル表現に変換するためのコンピュータ・プログラム製品を提供する。
【図面の簡単な説明】
【０００８】
【図１】先行技術ＴＤＣの一部の実現形態を図示している。
【図２】図１に図示されている信号のタイミングの例を図示している。
【図３】サブ・インバータ遅延分解を達成するための、本開示に従った実施形態を図示している。
【図４】内挿フリップフロップＡＤＱ．ｍに接続されている差動入力信号のタイミングの例を、フリップフロップＤＱ．ｍおよびＤＱ．（ｍ＋１）に接続されている差動入力信号のタイミングと比較して図示している。
【図５】本開示の方法に従ったステップを図示している。
【発明を実施するための形態】
【０００９】
図１は、先行技術ＴＤＣの一部の実現形態を図示している。図１では、各々遅延ＴＤを有する反転バッファＢ．ｎは、遅延ライン１００を形成する。遅延ライン１００は、元のシングルエンド型信号Ａの漸次遅延された形態Ａ（ｎ）を生成する。ここで、ｎは遅延ライン１００の０（遅延無し）から最大遅延までの間のインデックスである。
【００１０】
また図１には、信号Ａに相補な信号Ａ´が示されている。信号ＡおよびＡ´は相互に論理的に反転されたものであり、ＴＤＣデータ経路における差動信号処理を可能にする。シングルエンド型処理に対する差動処理の利点は本技術分野においてよく知られており、例えば、フリップフロップの入力および出力でコモンモード雑音をより良く排斥することを含む。Ａ´には自身の遅延ライン１１０が設けられている。遅延ライン１１０は、反転バッファＢ´．ｎを使用して、Ａ´の漸次遅延されたバージョンＡ´（ｎ）を生成する。
【００１１】
図１は、複数の差動型Ｄ−Ｑフリップフロップ１２０をさらに図示している。各Ｄ−Ｑフリップフロップは、その差動入力Ｄ／Ｄ´での電圧（あるいは電流）の差分を信号ＲＥＦの立ち上がりエッジにおいてサンプリングするように設計されている。この明細書および請求項において、用語Ｘ／Ｙは、シングルエンド型信号ＸおよびＹからなる差動信号を表わすことに留意されたい。各フリップフロップは、その差動入力での電位差がサンプリングされたものの論理値を、後の時刻において差動フリップフロップ出力Ｑ／Ｑ´に提供する。例えば、実施形態において、シングルエンド型入力Ｄがシングルエンド型入力Ｄ´の電圧レベルより高い電圧レベルを有する場合、差動出力Ｑ／Ｑは、後の時刻においてＨＩＧＨのレベルを生成し得、逆もまた同様である。この明細書では、ＨＩＧＨの論理レベルは、記述をしやすくするために、正の差動入力信号Ｄ／Ｄ´と関連付けられる。当業者は、説明が逆の規則にも当てはまることを理解するだろう。
【００１２】
当業者は、また、代替的なＴＤＣ実現形態はＤ−Ｑフリップフロップ以外の差動型のサンプリング機構を使用し得ることを理解するだろう。本開示の手法はそのような代替的な実現形態に容易に適用され得る。
【００１３】
図１では、各フリップフロップＤＱ．ｎへの入力Ｄ／Ｄ´は、遅延ライン１００および１１０から引き出された、対応する差動入力Ａ（ｎ）／Ａ´（ｎ）に接続されている。包括的には、フリップフロップＤＱ．ｎは差動信号Ａ／Ａ´の漸次遅延された形態Ａ（ｎ）／Ａ´（ｎ）をＲＥＦの立ち上がりエッジにおいて同時にサンプリングするものと理解される。複数のフリップフロップ出力Ｑ／Ｑ´を復号器（図示せず）に接続することによって、ＲＥＦの立ち上がりエッジと信号のＡ／Ａ´における論理の変化との間の相対的なタイミングが割り出され得る。ＴＤＣは、このように測定された相対的なタイミングを離散化された形で表現するもの（図示せず）を出力し得る。
【００１４】
図２は、図１に図示されている信号のタイミングの例を図示している。図２では、プロット２００は、時間ｔｓにおける信号のＲＥＦの立ち上がりエッジを示している。プロット２１０は、フリップフロップＤＱ．ｍの入力Ｄ／Ｄ´に接続されている差動信号Ａ（ｍ）／Ａ´（ｍ）を示している。ここで、ｍは説明されている複数の信号の具体的な例に対するインデックスである。プロット２２０は、フリップフロップＤＱ．（ｍ＋１）の入力Ｄ／Ｄ´に接続されている差動信号Ａ（ｍ＋１）／Ａ´（ｍ＋１）を示している。ＤＱ．（ｍ＋１）は、図１のフリップフロップ１２０中のフリップフロップＤＱ．ｍの直後のフリップフロップである。バッファＢ．ｍおよびＢ´．ｍによって導入された反転によって、Ａ（ｍ）／Ａ´（ｍ）とＡ（ｍ＋１）／Ａ´（ｍ＋１）とを比較することは、２つの差動信号の間の極性の違いの原因となっている（account for）はずである。代替的な実施形態においては、そのような信号の反転は、例えば遅延ライン１００および１１０からの信号Ａ（ｎ）／Ａ´（ｎ）が、図１中の次のフリップフロップへの入力Ｄ／Ｄ´との間で反転される場合は、存在しないかもしれない。そのような実施形態は本開示の範囲内にあると企図される。
【００１５】
図２で、フリップフロップＤＱ．ｍが時間ｔｓにおいてＲＥＦの立ち上がりエッジで論理ＬＯＷをサンプリングし、他方フリップフロップＤＱ．（ｍ＋１）もｔｓにおいて論理ＬＯＷをサンプリングしていることが分かる。上記の信号の反転に起因して、フリップフロップＤＱ．ｍおよびＤＱ．（ｍ＋１）によってサンプリングされた連続する２つのＬＯＷは、信号Ａ中の論理の変化がＲＥＦの立ち上がりエッジに先立ってｍＴＤから（ｍ＋１）ＴＤまでの時間間隔中に起こっていることを示している。図１中の先行技術ＴＤＣの分解能が１つのインバータの遅延ＴＤに制限されているので、ＴＤＣは論理の変化のタイミングを±ＴＤ／２より高い精度へと割り出すことができないことに留意されたい。
【００１６】
または、図１中のＴＤＣの分解能は、元の信号Ａ／Ａ´の連続する複数の遅延された形態のゼロ交差時刻の差を参照して理解され得る。ゼロ交差時刻は、論理ＨＩＧＨから論理ＬＯＷまで、またはその逆に差動信号が変化する時刻を表わしている。図２では、時刻ｔ（ｍ）およびｔ（ｍ＋１）は、差動信号Ａ（ｍ）／Ａ´（ｍ）およびＡ（ｍ＋１）／Ａ´（ｍ＋１）についてのゼロ交差時刻をそれぞれ反映している。ＴＤＣの時間分解能は、ｔ（ｍ＋１）−ｔ（ｍ）として算出され得る。これは１つの遅延バッファの遅延ＴＤに相当する。ＴＤＣの分解能を改善するためには、ＴＤＣにおいて利用可能な、連続するゼロ交差時刻の間の差を減少させることが望ましいだろう。
【００１７】
本開示によれば、サブ・インバータ遅延分解能が、図３に図示されているような代替的なＴＤＣアーキテクチャを利用することによって達成され得る。
【００１８】
図３において、「内挿（interpolating、挿入）」フリップフロップＡＤＱ．ｎの組３３０が、Ｄ−ＱフリップフロップＤＱ．ｎの組３２０に加えて設けられている。各内挿フリップフロップＡＤＱ．ｎは、差動入力Ｄ／Ｄ´をサンプリングして差動出力Ｑ／Ｑ´を生成する。各ＡＤＱ．ｎへのＤ入力は遅延ライン３００によって生成された信号Ａ（ｎ）に接続されており、他方、Ｄ´入力は遅延ライン３００によって生成された信号Ａ（ｎ＋１）に接続されている。ＡＤＱ．ｎへのＤ入力およびＤ´入力は、１単位（unit、ユニット）遅延（例えば１つのインバータ遅延）だけ間隔を置いた、相互に反転された形態であるものして観察される。図３に示されている実施形態では、ダミー負荷「ＬＯＡＤ」の例が遅延ライン３１０に設けられて遅延ライン３１０上の負荷を遅延ライン３００上の負荷と平衡させる。
【００１９】
図４は、１つのフリップフロップＡＤＱ．ｍに接続されている差動入力信号のタイミングの例を、ＤＱ．ｍおよびＤＱ．（ｍ＋１）に接続されている差動入力信号のタイミングと比較して、図示している。図４において、プロット４００は図２に示されているのと同じ参照信号ＲＥＦを示している。プロット４１０および４２０は、ＤＱ．ｍおよびＤＱ．（ｍ＋１）の入力にそれぞれ接続されている差動信号Ａ（ｍ）／Ａ´（ｍ）およびＡ（ｍ＋１）／Ａ´（ｍ＋１）を示している。プロット４１５は、ＡＤＱ．ｍの入力に接続されている差動入力信号Ａ（ｍ）／Ａ（ｍ＋１）を示している。
【００２０】
プロット４１０および４２０では、ゼロ交差時刻は、図２中のプロット２１０および２２０とそれぞれ同様に、ｔ（ｍ）およびｔ（ｍ＋１）であることが示されている。しかしながら、プロット４１５では、Ａ（ｍ）／Ａ（ｍ＋１）についてのゼロ交差時刻はｔ´（ｍ）であることが示されている。ｔ´（ｍ）はｔ（ｍ）とｔ（ｍ＋１）との間に位置している。図示されている方式は、ＡＤＱ．ｍに対して、ｍＴＤより大きく（ｍ＋１）ＴＤより小さな遅延を有する信号Ａ／Ａ´の「内挿された」形態を事実上もたらす。全ての信号について等しい立ち上がり時刻および立ち下がり時刻を仮定すると、そのような遅延はｍＴＤと（ｍ＋１）ＴＤとのほぼ中間にある。図３に示されているような複数のフリップフロップＡＤＱ．ｎ ３３０を設けることによって、相応して、信号Ａは、単位遅延（例えば１つのインバータの遅延ＴＤ）未満の時間軸分解能でサンプリングされ得る。
【００２１】
実施形態に応じて、元の信号に対する内挿信号の実際の遅延は、おおよそでｍＴＤと（ｍ＋１）ＴＤの中間値であり得ることに留意されたい。当業者は、内挿信号の実際の遅延に影響する要因は例えば素子相互の不一致および／またはプロセスのばらつきによりバッファの立ち上がり時刻および立ち下がり時刻における不均衡を含み得ることを理解するだろう。一実施形態では、立ち上がり時刻および立ち下がり時刻における不均衡に起因するＴＤＣサンプリングのレベルのばらつきは、例えば立ち上がり時刻および立ち下がり時刻を監視するとともに最終的な測定値から予測される不正確さを相殺することによって、ＴＤＣ測定値において考慮され得る。
【００２２】
当業者は、本開示の手法を依然使用しながら、図３に示されている実施形態に様々な修正がなされ得ることを理解するだろう。一実施形態では、バッファＢ．ｎの反転特性を補うために、フリップフロップＤＱ．ｎへの差動入力の極性が続けて反転され得る。
【００２３】
当業者は、また、代替的な実施形態では、図１および図３に示されている反転バッファＢ．ｎに代えて非反転バッファが使用され得ることを理解するだろう。この場合、内挿Ｄ−ＱフリップフロップＡＤＱ．ｎへの入力Ｄ／Ｄ´は、信号Ａ（ｎ）／Ａ´（ｎ＋１）に接続され得る。ここで、Ａ（ｎ）は、元の信号Ａに対応する第１遅延ラインから引き出され、Ａ´（ｎ＋１）は相補信号Ａ´に対応する第２遅延ラインから引き出される。これらのおよび他の実施形態は本開示の範囲内にあることが企図されている。
【００２４】
記述されているゼロ交差時刻が単にＴＤＣ量子化境界の近くのサンプリング機構の振る舞いを例証するために選択されていることに留意されたい。当業者は、ゼロ交差時刻が例証のみを目的として言及されていること、および典型的な差動入力信号Ａが任意の期間にわたって、別のレベルに変化することなく概して一定であり得ることを理解するだろう。
【００２５】
図５は本開示の方法に従ったステップを図示している。図５において、信号Ａの遅延された形態Ａ（ｎ）およびＡ´（ｎ）がステップ５００で生成される。ステップ５１０において、Ａ（ｎ）／Ａ´（ｎ）がＲＥＦの立ち上がりエッジにおいてサンプリングされる。ステップ５２０において、Ａ（ｎ）／Ａ（ｎ＋１）もＲＥＦの立ち上がりエッジにおいてサンプリングされる。ステップ５３０において、サンプルはさらなる処理のために復号器に提供される。当業者は、図５に図示されているステップが例証のみを目的としていること、および本開示の範囲を示されているいかなる具体的なステップにも限定することを意図されていないことを理解するだろう。
【００２６】
１つ以上の例示的な実施形態において、記述されている機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのあらゆる組合せにおいて実現され得る。ソフトウェアにおいて実現される場合、関数は１つまたは複数の指示またはコードとして、コンピュータ可読媒体上で格納または送信され得る。コンピュータ可読媒体は、コンピュータ記憶装置媒体、およびコンピュータ・プログラムのある位置から別の位置への移動を容易にするあらゆる媒体を含む通信媒体、の両方を含んでいる。記憶媒体は、コンピュータによってアクセスされることが可能なあらゆる利用可能な物理的媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または命令またはデータ構造の形態の所望のプログラムコードを運ぶか格納するために使用されることが可能で且つコンピュータによってアクセスされることが可能な他のあらゆる媒体を具備し得る。また、あらゆる接続も当然、コンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、撚線対、ディジタル加入者線（ＤＳＬ）、または赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバまたは他の遠隔ソースから送信される場合、この同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または赤外線、無線およびマイクロ波のような無線技術は、媒体の定義に含まれている。本明細書において使用されているディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含んでいる。ここで、ディスク（ｄｉｓｋ）は通常磁気的にデータを再生し、他方、ディスク（ｄｉｓｃ）はレーザーでデータを光学的に再生する。上記のものの組合せもコンピュータ可読媒体の範囲に含まれるべきである。
【００２７】
コンピュータ・プログラム製品のコンピュータ可読媒体と関連している命令またはコードは、例えば１つ以上のディジタル信号プロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡ、または他の等価な集積論理回路またはディスクリート型論理回路のような１つ以上のプロセッサによってコンピュータによって実行され得る。
【００２８】
この明細書、および請求項では、要素が別の要素に「接続された（connect）」または「接続された（couple」と称されている場合、それは、要素は、直接別の要素に接続されることが可能であり、または介在する要素が存在し得る。対照的に、要素が別の要素に「直接接続された（connect）」または「直接接続された（couple）」と称されている場合、介在する要素は存在しない。
【００２９】
多くの側面および例が記述された。しかしながら、これらの例に対する様々な修正が可能であり、また、本明細書において示されている原理は、別の側面に対して同様に適用され得る。これらの側面および他の側面は次の請求項の範囲内にある。
【技術分野】
【０００１】
本開示は時間ディジタル（time-to-digital）・コンバータ（ＴＤＣ）のデザインに関し、より具体的には、サブ単位（unit、ユニット）の遅延分解能を有するＴＤＣのデザインに関する。
【背景技術】
【０００２】
時間ディジタル・コンバータは、２つの出来事の間の経過時間間隔をディジタル表現したものを生成するように設計されている。ＴＤＣは時間間隔を離散化する。ちょうどＡＤ変換器（ＡＤＣ）がアナログ信号振幅を離散化するのと同様である。実際の時間間隔とこの時間間隔の離散化された形態（version）との間の差は、量子化誤差として知られており、ＴＤＣの分解能によって決定される。
【０００３】
ＴＤＣ分解能は、典型的にＴＤＣの遅延線路の単位セル（ユニット・セル、unit cell）の遅延によって制限されている。例えば、遅延はインバータのゲート遅延であり得、これは使用された具体的な半導体処理技術の特徴である。ある高速ＴＤＣ適用形態については、ＴＤＣ分解能を単位セルの遅延を越えるまでに改善するための設計技術を有することが望ましいだろう。
【発明の概要】
【０００４】
本開示の一側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための遅延ラインであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、遅延ラインと、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするためのサンプリング機構であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリング機構と、を具備する時間ディジタル・コンバータ（ＴＤＣ）を提供する。
【０００５】
本開示の別の側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成することであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成することと、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングすることであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングすることと、を具備する、時間間隔をディジタル表現に変換するための方法を提供する。
【０００６】
本開示のさらに別の側面は、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための手段であって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成するための手段と、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするための手段であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングするための手段と、を具備する、時間ディジタル・コンバータ（ＴＤＣ）を提供する。
【０００７】
本開示のさらに別の側面は、コンピュータに、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成させるためのコードであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成させるためのコードと、コンピュータに、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングさせるためのコードであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングさせるためのコードと、を具備するコンピュータ可読媒体を具備する、時間間隔をディジタル表現に変換するためのコンピュータ・プログラム製品を提供する。
【図面の簡単な説明】
【０００８】
【図１】先行技術ＴＤＣの一部の実現形態を図示している。
【図２】図１に図示されている信号のタイミングの例を図示している。
【図３】サブ・インバータ遅延分解を達成するための、本開示に従った実施形態を図示している。
【図４】内挿フリップフロップＡＤＱ．ｍに接続されている差動入力信号のタイミングの例を、フリップフロップＤＱ．ｍおよびＤＱ．（ｍ＋１）に接続されている差動入力信号のタイミングと比較して図示している。
【図５】本開示の方法に従ったステップを図示している。
【発明を実施するための形態】
【０００９】
図１は、先行技術ＴＤＣの一部の実現形態を図示している。図１では、各々遅延ＴＤを有する反転バッファＢ．ｎは、遅延ライン１００を形成する。遅延ライン１００は、元のシングルエンド型信号Ａの漸次遅延された形態Ａ（ｎ）を生成する。ここで、ｎは遅延ライン１００の０（遅延無し）から最大遅延までの間のインデックスである。
【００１０】
また図１には、信号Ａに相補な信号Ａ´が示されている。信号ＡおよびＡ´は相互に論理的に反転されたものであり、ＴＤＣデータ経路における差動信号処理を可能にする。シングルエンド型処理に対する差動処理の利点は本技術分野においてよく知られており、例えば、フリップフロップの入力および出力でコモンモード雑音をより良く排斥することを含む。Ａ´には自身の遅延ライン１１０が設けられている。遅延ライン１１０は、反転バッファＢ´．ｎを使用して、Ａ´の漸次遅延されたバージョンＡ´（ｎ）を生成する。
【００１１】
図１は、複数の差動型Ｄ−Ｑフリップフロップ１２０をさらに図示している。各Ｄ−Ｑフリップフロップは、その差動入力Ｄ／Ｄ´での電圧（あるいは電流）の差分を信号ＲＥＦの立ち上がりエッジにおいてサンプリングするように設計されている。この明細書および請求項において、用語Ｘ／Ｙは、シングルエンド型信号ＸおよびＹからなる差動信号を表わすことに留意されたい。各フリップフロップは、その差動入力での電位差がサンプリングされたものの論理値を、後の時刻において差動フリップフロップ出力Ｑ／Ｑ´に提供する。例えば、実施形態において、シングルエンド型入力Ｄがシングルエンド型入力Ｄ´の電圧レベルより高い電圧レベルを有する場合、差動出力Ｑ／Ｑは、後の時刻においてＨＩＧＨのレベルを生成し得、逆もまた同様である。この明細書では、ＨＩＧＨの論理レベルは、記述をしやすくするために、正の差動入力信号Ｄ／Ｄ´と関連付けられる。当業者は、説明が逆の規則にも当てはまることを理解するだろう。
【００１２】
当業者は、また、代替的なＴＤＣ実現形態はＤ−Ｑフリップフロップ以外の差動型のサンプリング機構を使用し得ることを理解するだろう。本開示の手法はそのような代替的な実現形態に容易に適用され得る。
【００１３】
図１では、各フリップフロップＤＱ．ｎへの入力Ｄ／Ｄ´は、遅延ライン１００および１１０から引き出された、対応する差動入力Ａ（ｎ）／Ａ´（ｎ）に接続されている。包括的には、フリップフロップＤＱ．ｎは差動信号Ａ／Ａ´の漸次遅延された形態Ａ（ｎ）／Ａ´（ｎ）をＲＥＦの立ち上がりエッジにおいて同時にサンプリングするものと理解される。複数のフリップフロップ出力Ｑ／Ｑ´を復号器（図示せず）に接続することによって、ＲＥＦの立ち上がりエッジと信号のＡ／Ａ´における論理の変化との間の相対的なタイミングが割り出され得る。ＴＤＣは、このように測定された相対的なタイミングを離散化された形で表現するもの（図示せず）を出力し得る。
【００１４】
図２は、図１に図示されている信号のタイミングの例を図示している。図２では、プロット２００は、時間ｔｓにおける信号のＲＥＦの立ち上がりエッジを示している。プロット２１０は、フリップフロップＤＱ．ｍの入力Ｄ／Ｄ´に接続されている差動信号Ａ（ｍ）／Ａ´（ｍ）を示している。ここで、ｍは説明されている複数の信号の具体的な例に対するインデックスである。プロット２２０は、フリップフロップＤＱ．（ｍ＋１）の入力Ｄ／Ｄ´に接続されている差動信号Ａ（ｍ＋１）／Ａ´（ｍ＋１）を示している。ＤＱ．（ｍ＋１）は、図１のフリップフロップ１２０中のフリップフロップＤＱ．ｍの直後のフリップフロップである。バッファＢ．ｍおよびＢ´．ｍによって導入された反転によって、Ａ（ｍ）／Ａ´（ｍ）とＡ（ｍ＋１）／Ａ´（ｍ＋１）とを比較することは、２つの差動信号の間の極性の違いの原因となっている（account for）はずである。代替的な実施形態においては、そのような信号の反転は、例えば遅延ライン１００および１１０からの信号Ａ（ｎ）／Ａ´（ｎ）が、図１中の次のフリップフロップへの入力Ｄ／Ｄ´との間で反転される場合は、存在しないかもしれない。そのような実施形態は本開示の範囲内にあると企図される。
【００１５】
図２で、フリップフロップＤＱ．ｍが時間ｔｓにおいてＲＥＦの立ち上がりエッジで論理ＬＯＷをサンプリングし、他方フリップフロップＤＱ．（ｍ＋１）もｔｓにおいて論理ＬＯＷをサンプリングしていることが分かる。上記の信号の反転に起因して、フリップフロップＤＱ．ｍおよびＤＱ．（ｍ＋１）によってサンプリングされた連続する２つのＬＯＷは、信号Ａ中の論理の変化がＲＥＦの立ち上がりエッジに先立ってｍＴＤから（ｍ＋１）ＴＤまでの時間間隔中に起こっていることを示している。図１中の先行技術ＴＤＣの分解能が１つのインバータの遅延ＴＤに制限されているので、ＴＤＣは論理の変化のタイミングを±ＴＤ／２より高い精度へと割り出すことができないことに留意されたい。
【００１６】
または、図１中のＴＤＣの分解能は、元の信号Ａ／Ａ´の連続する複数の遅延された形態のゼロ交差時刻の差を参照して理解され得る。ゼロ交差時刻は、論理ＨＩＧＨから論理ＬＯＷまで、またはその逆に差動信号が変化する時刻を表わしている。図２では、時刻ｔ（ｍ）およびｔ（ｍ＋１）は、差動信号Ａ（ｍ）／Ａ´（ｍ）およびＡ（ｍ＋１）／Ａ´（ｍ＋１）についてのゼロ交差時刻をそれぞれ反映している。ＴＤＣの時間分解能は、ｔ（ｍ＋１）−ｔ（ｍ）として算出され得る。これは１つの遅延バッファの遅延ＴＤに相当する。ＴＤＣの分解能を改善するためには、ＴＤＣにおいて利用可能な、連続するゼロ交差時刻の間の差を減少させることが望ましいだろう。
【００１７】
本開示によれば、サブ・インバータ遅延分解能が、図３に図示されているような代替的なＴＤＣアーキテクチャを利用することによって達成され得る。
【００１８】
図３において、「内挿（interpolating、挿入）」フリップフロップＡＤＱ．ｎの組３３０が、Ｄ−ＱフリップフロップＤＱ．ｎの組３２０に加えて設けられている。各内挿フリップフロップＡＤＱ．ｎは、差動入力Ｄ／Ｄ´をサンプリングして差動出力Ｑ／Ｑ´を生成する。各ＡＤＱ．ｎへのＤ入力は遅延ライン３００によって生成された信号Ａ（ｎ）に接続されており、他方、Ｄ´入力は遅延ライン３００によって生成された信号Ａ（ｎ＋１）に接続されている。ＡＤＱ．ｎへのＤ入力およびＤ´入力は、１単位（unit、ユニット）遅延（例えば１つのインバータ遅延）だけ間隔を置いた、相互に反転された形態であるものして観察される。図３に示されている実施形態では、ダミー負荷「ＬＯＡＤ」の例が遅延ライン３１０に設けられて遅延ライン３１０上の負荷を遅延ライン３００上の負荷と平衡させる。
【００１９】
図４は、１つのフリップフロップＡＤＱ．ｍに接続されている差動入力信号のタイミングの例を、ＤＱ．ｍおよびＤＱ．（ｍ＋１）に接続されている差動入力信号のタイミングと比較して、図示している。図４において、プロット４００は図２に示されているのと同じ参照信号ＲＥＦを示している。プロット４１０および４２０は、ＤＱ．ｍおよびＤＱ．（ｍ＋１）の入力にそれぞれ接続されている差動信号Ａ（ｍ）／Ａ´（ｍ）およびＡ（ｍ＋１）／Ａ´（ｍ＋１）を示している。プロット４１５は、ＡＤＱ．ｍの入力に接続されている差動入力信号Ａ（ｍ）／Ａ（ｍ＋１）を示している。
【００２０】
プロット４１０および４２０では、ゼロ交差時刻は、図２中のプロット２１０および２２０とそれぞれ同様に、ｔ（ｍ）およびｔ（ｍ＋１）であることが示されている。しかしながら、プロット４１５では、Ａ（ｍ）／Ａ（ｍ＋１）についてのゼロ交差時刻はｔ´（ｍ）であることが示されている。ｔ´（ｍ）はｔ（ｍ）とｔ（ｍ＋１）との間に位置している。図示されている方式は、ＡＤＱ．ｍに対して、ｍＴＤより大きく（ｍ＋１）ＴＤより小さな遅延を有する信号Ａ／Ａ´の「内挿された」形態を事実上もたらす。全ての信号について等しい立ち上がり時刻および立ち下がり時刻を仮定すると、そのような遅延はｍＴＤと（ｍ＋１）ＴＤとのほぼ中間にある。図３に示されているような複数のフリップフロップＡＤＱ．ｎ ３３０を設けることによって、相応して、信号Ａは、単位遅延（例えば１つのインバータの遅延ＴＤ）未満の時間軸分解能でサンプリングされ得る。
【００２１】
実施形態に応じて、元の信号に対する内挿信号の実際の遅延は、おおよそでｍＴＤと（ｍ＋１）ＴＤの中間値であり得ることに留意されたい。当業者は、内挿信号の実際の遅延に影響する要因は例えば素子相互の不一致および／またはプロセスのばらつきによりバッファの立ち上がり時刻および立ち下がり時刻における不均衡を含み得ることを理解するだろう。一実施形態では、立ち上がり時刻および立ち下がり時刻における不均衡に起因するＴＤＣサンプリングのレベルのばらつきは、例えば立ち上がり時刻および立ち下がり時刻を監視するとともに最終的な測定値から予測される不正確さを相殺することによって、ＴＤＣ測定値において考慮され得る。
【００２２】
当業者は、本開示の手法を依然使用しながら、図３に示されている実施形態に様々な修正がなされ得ることを理解するだろう。一実施形態では、バッファＢ．ｎの反転特性を補うために、フリップフロップＤＱ．ｎへの差動入力の極性が続けて反転され得る。
【００２３】
当業者は、また、代替的な実施形態では、図１および図３に示されている反転バッファＢ．ｎに代えて非反転バッファが使用され得ることを理解するだろう。この場合、内挿Ｄ−ＱフリップフロップＡＤＱ．ｎへの入力Ｄ／Ｄ´は、信号Ａ（ｎ）／Ａ´（ｎ＋１）に接続され得る。ここで、Ａ（ｎ）は、元の信号Ａに対応する第１遅延ラインから引き出され、Ａ´（ｎ＋１）は相補信号Ａ´に対応する第２遅延ラインから引き出される。これらのおよび他の実施形態は本開示の範囲内にあることが企図されている。
【００２４】
記述されているゼロ交差時刻が単にＴＤＣ量子化境界の近くのサンプリング機構の振る舞いを例証するために選択されていることに留意されたい。当業者は、ゼロ交差時刻が例証のみを目的として言及されていること、および典型的な差動入力信号Ａが任意の期間にわたって、別のレベルに変化することなく概して一定であり得ることを理解するだろう。
【００２５】
図５は本開示の方法に従ったステップを図示している。図５において、信号Ａの遅延された形態Ａ（ｎ）およびＡ´（ｎ）がステップ５００で生成される。ステップ５１０において、Ａ（ｎ）／Ａ´（ｎ）がＲＥＦの立ち上がりエッジにおいてサンプリングされる。ステップ５２０において、Ａ（ｎ）／Ａ（ｎ＋１）もＲＥＦの立ち上がりエッジにおいてサンプリングされる。ステップ５３０において、サンプルはさらなる処理のために復号器に提供される。当業者は、図５に図示されているステップが例証のみを目的としていること、および本開示の範囲を示されているいかなる具体的なステップにも限定することを意図されていないことを理解するだろう。
【００２６】
１つ以上の例示的な実施形態において、記述されている機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのあらゆる組合せにおいて実現され得る。ソフトウェアにおいて実現される場合、関数は１つまたは複数の指示またはコードとして、コンピュータ可読媒体上で格納または送信され得る。コンピュータ可読媒体は、コンピュータ記憶装置媒体、およびコンピュータ・プログラムのある位置から別の位置への移動を容易にするあらゆる媒体を含む通信媒体、の両方を含んでいる。記憶媒体は、コンピュータによってアクセスされることが可能なあらゆる利用可能な物理的媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または命令またはデータ構造の形態の所望のプログラムコードを運ぶか格納するために使用されることが可能で且つコンピュータによってアクセスされることが可能な他のあらゆる媒体を具備し得る。また、あらゆる接続も当然、コンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、撚線対、ディジタル加入者線（ＤＳＬ）、または赤外線、無線およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバまたは他の遠隔ソースから送信される場合、この同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または赤外線、無線およびマイクロ波のような無線技術は、媒体の定義に含まれている。本明細書において使用されているディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含んでいる。ここで、ディスク（ｄｉｓｋ）は通常磁気的にデータを再生し、他方、ディスク（ｄｉｓｃ）はレーザーでデータを光学的に再生する。上記のものの組合せもコンピュータ可読媒体の範囲に含まれるべきである。
【００２７】
コンピュータ・プログラム製品のコンピュータ可読媒体と関連している命令またはコードは、例えば１つ以上のディジタル信号プロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡ、または他の等価な集積論理回路またはディスクリート型論理回路のような１つ以上のプロセッサによってコンピュータによって実行され得る。
【００２８】
この明細書、および請求項では、要素が別の要素に「接続された（connect）」または「接続された（couple」と称されている場合、それは、要素は、直接別の要素に接続されることが可能であり、または介在する要素が存在し得る。対照的に、要素が別の要素に「直接接続された（connect）」または「直接接続された（couple）」と称されている場合、介在する要素は存在しない。
【００２９】
多くの側面および例が記述された。しかしながら、これらの例に対する様々な修正が可能であり、また、本明細書において示されている原理は、別の側面に対して同様に適用され得る。これらの側面および他の側面は次の請求項の範囲内にある。
【特許請求の範囲】
【請求項１】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための遅延ラインであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、遅延ラインと、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするためのサンプリング機構であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリング機構と、
を具備する時間ディジタル・コンバータ（ＴＤＣ）。
【請求項２】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１のＴＤＣ。
【請求項３】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２のＴＤＣ。
【請求項４】
前記単位バッファが１つのインバータである、
請求項３のＴＤＣ。
【請求項５】
前記サンプリング機構が差動型Ｄ−Ｑフリップフロップであり、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１のＴＤＣ。
【請求項６】
前記フリップフロップが、前記差動入力Ｄ／Ｄ´の電圧極性をサンプリングする、
請求項５のＴＤＣ。
【請求項７】
前記遅延ラインが信号Ａの複数の遅延された形態Ａ（ｎ）をさらに生成し、前記サンプリング機構が各信号Ａ（ｎ）と対応する信号Ｂ［Ａ（ｎ）］との間の差分をさらにサンプリングし、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、
請求項５のＴＤＣ。
【請求項８】
信号Ａに相補な信号Ａ´複数の遅延された形態Ａ´（ｎ）を生成するための相補的遅延ラインをさらに具備し、前記ＴＤＣが各信号Ａ（ｎ）と対応する信号Ａ´（ｎ）との間の差分をサンプリングのための複数の差動型のＤ−Ｑフリップフロップをさらに具備する、
請求項７のＴＤＣ。
【請求項９】
前記相補的遅延ラインが、前記遅延ラインの負荷を前記相補的遅延ラインの負荷と平衡させるための少なくとも１つの負荷に接続されている、
請求項８のＴＤＣ。
【請求項１０】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成することであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成することと、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングすることであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングすることと、
を具備する、時間間隔をディジタル表現に変換するための方法。
【請求項１１】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１０の方法。
【請求項１２】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項１１の方法。
【請求項１３】
前記単位バッファが１つのインバータである、
請求項１２の方法。
【請求項１４】
前記サンプリングすることが差動型Ｄ−Ｑフリップフロップによって実行され、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１０の方法。
【請求項１５】
前記フリップフロップが、前記差動入力Ｄ／Ｄ´の電圧極性をサンプリングする、
請求項１４の方法。
【請求項１６】
信号Ａの複数の遅延された形態Ａ（ｎ）を生成することをさらに具備し、前記サンプリング機構が各信号Ａ（ｎ）と対応する信号Ｂ［Ａ（ｎ）］との間の差分をさらにサンプリングし、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、
請求項１４の方法。
【請求項１７】
信号Ａに相補な信号Ａ´複数の遅延された形態Ａ´（ｎ）を生成することをさらに具備し、各信号Ａ（ｎ）と対応する信号Ａ´（ｎ）との間の差分をサンプリングすることをさらに具備する、
請求項１６の方法。
【請求項１８】
少なくとも１つの負荷を前記信号Ａ´（ｎ）を生成するための遅延ラインに接続して前記遅延ラインを複数の信号Ａ（ｎ）を生成するための遅延ラインの負荷と平衡させることをさらに具備する、
請求項１７の方法。
【請求項１９】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための手段であって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成するための手段と、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするための手段であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングするための手段と、
を具備する、時間ディジタル・コンバータ（ＴＤＣ）。
【請求項２０】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１９のＴＤＣ。
【請求項２１】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２０のＴＤＣ。
【請求項２２】
前記単位バッファが１つのインバータである、
請求項２１のＴＤＣ。
【請求項２３】
前記差分をサンプリングするための手段がＤ−Ｑフリップフロップを具備し、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１９のＴＤＣ。
【請求項２４】
コンピュータに、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成させるためのコードであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成させるためのコードと、
コンピュータに、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングさせるためのコードであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングさせるためのコードと、
を具備するコンピュータ可読媒体を具備する、時間間隔をディジタル表現に変換するためのコンピュータ・プログラム製品。
【請求項２５】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、
前記コンピュータ可読媒体が、Ａ（ｍ＋１）をＡに対してｍ＋１遅延単位だけ遅延させるためのコードをさらに具備する、
請求項２４のコンピュータ・プログラム製品。
【請求項２６】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２５のコンピュータ・プログラム製品。
【請求項２７】
前記コンピュータに差分をサンプリングさせるためのコードが、
前記サンプリングを差動型Ｄ−Ｑフリップフロップによって実行させ、
前記信号Ａ（ｎ）を前記Ｄ−ＱフリップフロップのＤ入力に接続し、
前記信号Ｂを前記Ｄ−ＱフリップフロップのＤ´入力に接続する、
ためのコードを具備する、
請求項２４のコンピュータ・プログラム製品。
【請求項２８】
前記コンピュータ可読媒体が、
コンピュータに、信号Ａの複数の遅延された形態Ａ（ｎ）を生成させるためのコードであって、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、生成させるためのコードをさらに具備する、
請求項２７のコンピュータ・プログラム製品。
【請求項１】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための遅延ラインであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、遅延ラインと、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするためのサンプリング機構であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリング機構と、
を具備する時間ディジタル・コンバータ（ＴＤＣ）。
【請求項２】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１のＴＤＣ。
【請求項３】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２のＴＤＣ。
【請求項４】
前記単位バッファが１つのインバータである、
請求項３のＴＤＣ。
【請求項５】
前記サンプリング機構が差動型Ｄ−Ｑフリップフロップであり、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１のＴＤＣ。
【請求項６】
前記フリップフロップが、前記差動入力Ｄ／Ｄ´の電圧極性をサンプリングする、
請求項５のＴＤＣ。
【請求項７】
前記遅延ラインが信号Ａの複数の遅延された形態Ａ（ｎ）をさらに生成し、前記サンプリング機構が各信号Ａ（ｎ）と対応する信号Ｂ［Ａ（ｎ）］との間の差分をさらにサンプリングし、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、
請求項５のＴＤＣ。
【請求項８】
信号Ａに相補な信号Ａ´複数の遅延された形態Ａ´（ｎ）を生成するための相補的遅延ラインをさらに具備し、前記ＴＤＣが各信号Ａ（ｎ）と対応する信号Ａ´（ｎ）との間の差分をサンプリングのための複数の差動型のＤ−Ｑフリップフロップをさらに具備する、
請求項７のＴＤＣ。
【請求項９】
前記相補的遅延ラインが、前記遅延ラインの負荷を前記相補的遅延ラインの負荷と平衡させるための少なくとも１つの負荷に接続されている、
請求項８のＴＤＣ。
【請求項１０】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成することであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成することと、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングすることであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングすることと、
を具備する、時間間隔をディジタル表現に変換するための方法。
【請求項１１】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１０の方法。
【請求項１２】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項１１の方法。
【請求項１３】
前記単位バッファが１つのインバータである、
請求項１２の方法。
【請求項１４】
前記サンプリングすることが差動型Ｄ−Ｑフリップフロップによって実行され、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１０の方法。
【請求項１５】
前記フリップフロップが、前記差動入力Ｄ／Ｄ´の電圧極性をサンプリングする、
請求項１４の方法。
【請求項１６】
信号Ａの複数の遅延された形態Ａ（ｎ）を生成することをさらに具備し、前記サンプリング機構が各信号Ａ（ｎ）と対応する信号Ｂ［Ａ（ｎ）］との間の差分をさらにサンプリングし、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、
請求項１４の方法。
【請求項１７】
信号Ａに相補な信号Ａ´複数の遅延された形態Ａ´（ｎ）を生成することをさらに具備し、各信号Ａ（ｎ）と対応する信号Ａ´（ｎ）との間の差分をサンプリングすることをさらに具備する、
請求項１６の方法。
【請求項１８】
少なくとも１つの負荷を前記信号Ａ´（ｎ）を生成するための遅延ラインに接続して前記遅延ラインを複数の信号Ａ（ｎ）を生成するための遅延ラインの負荷と平衡させることをさらに具備する、
請求項１７の方法。
【請求項１９】
信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成するための手段であって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成するための手段と、
Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングするための手段であって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングするための手段と、
を具備する、時間ディジタル・コンバータ（ＴＤＣ）。
【請求項２０】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、Ａ（ｍ＋１）がＡに対してｍ＋１遅延単位だけ遅延されている、
請求項１９のＴＤＣ。
【請求項２１】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２０のＴＤＣ。
【請求項２２】
前記単位バッファが１つのインバータである、
請求項２１のＴＤＣ。
【請求項２３】
前記差分をサンプリングするための手段がＤ−Ｑフリップフロップを具備し、前記信号Ａ（ｎ）が前記Ｄ−ＱフリップフロップのＤ入力に接続されており、前記信号Ｂが前記Ｄ−ＱフリップフロップのＤ´入力に接続されている、
請求項１９のＴＤＣ。
【請求項２４】
コンピュータに、信号Ａの少なくとも１つの遅延された形態Ａ（ｍ）を生成させるためのコードであって、Ａ（ｍ）はＡに対してｍ遅延単位（unit）だけ遅延されている、生成させるためのコードと、
コンピュータに、Ａ（ｍ）と信号Ｂ［Ａ（ｍ）］との間の時刻の差分をサンプリングさせるためのコードであって、Ｂ［Ａ（ｍ）］はＡに対して少なくとも１遅延単位だけ遅延されている、サンプリングさせるためのコードと、
を具備するコンピュータ可読媒体を具備する、時間間隔をディジタル表現に変換するためのコンピュータ・プログラム製品。
【請求項２５】
信号Ｂ［Ａ（ｍ）］が信号Ａ（ｍ＋１）であり、
前記コンピュータ可読媒体が、Ａ（ｍ＋１）をＡに対してｍ＋１遅延単位だけ遅延させるためのコードをさらに具備する、
請求項２４のコンピュータ・プログラム製品。
【請求項２６】
各遅延単位が１つの単位バッファの遅延に対応する、
請求項２５のコンピュータ・プログラム製品。
【請求項２７】
前記コンピュータに差分をサンプリングさせるためのコードが、
前記サンプリングを差動型Ｄ−Ｑフリップフロップによって実行させ、
前記信号Ａ（ｎ）を前記Ｄ−ＱフリップフロップのＤ入力に接続し、
前記信号Ｂを前記Ｄ−ＱフリップフロップのＤ´入力に接続する、
ためのコードを具備する、
請求項２４のコンピュータ・プログラム製品。
【請求項２８】
前記コンピュータ可読媒体が、
コンピュータに、信号Ａの複数の遅延された形態Ａ（ｎ）を生成させるためのコードであって、各Ｂ［Ａ（ｎ）］が前記対応するＡ（ｎ）に対して少なくとも１遅延単位だけ遅延されている、生成させるためのコードをさらに具備する、
請求項２７のコンピュータ・プログラム製品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２０１１−５１７１６０（Ｐ２０１１−５１７１６０Ａ）
【公表日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願番号】特願２０１０−５４９８２２（Ｐ２０１０−５４９８２２）
【出願日】平成２１年３月３日（２００９．３．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０３５９０８
【国際公開番号】ＷＯ２００９／１１１４９１
【国際公開日】平成２１年９月１１日（２００９．９．１１）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願日】平成２１年３月３日（２００９．３．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０３５９０８
【国際公開番号】ＷＯ２００９／１１１４９１
【国際公開日】平成２１年９月１１日（２００９．９．１１）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]