２ワイヤ・シリアル・リンクのための連続パワー転送方法
【課題】本発明は、データ信号を搬送することができ、かつライン側回路へ電力の実質的な部分を搬送することができる、ＤＡＡにおけるシステム側回路とライン側回路との間の単一のデジタル通信リンクを提供する。
【解決手段】本発明は、システム側インタフェース回路と、ライン側インタフェース回路と、変圧器を含む絶縁バリアとを備える。各インタフェース回路は、上流側通信回路（ライン側またはシステム側のいずれか）に接続することができ、上流側通信回路から、それは、他方のインタフェース回路へ絶縁バリアを横切って送信されるべきデータ信号を受信することができ、上流側通信回路へ、それは、他方のインタフェース回路から絶縁バリアを横切って受信されるデータ信号を渡すことができる。ライン側インタフェース回路は、整流器および格納デバイスをさらに含むことができる。
【解決手段】本発明は、システム側インタフェース回路と、ライン側インタフェース回路と、変圧器を含む絶縁バリアとを備える。各インタフェース回路は、上流側通信回路（ライン側またはシステム側のいずれか）に接続することができ、上流側通信回路から、それは、他方のインタフェース回路へ絶縁バリアを横切って送信されるべきデータ信号を受信することができ、上流側通信回路へ、それは、他方のインタフェース回路から絶縁バリアを横切って受信されるデータ信号を渡すことができる。ライン側インタフェース回路は、整流器および格納デバイスをさらに含むことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に絶縁バリアによって分離された２つのデバイス間のデジタル通信に関する。
【背景技術】
【０００２】
世界中の監督官庁は、加入者機器を電話ネットワークに接続するための確立された基準および規約を有する。これら規約は、電話ネットワークへの損害を防ぎ、かつネットワークへ同様に接続される他の機器との干渉を緩和することを目的とする。しかしながら、規約は、しばしば困難な設計問題を呈する。
【０００３】
例えば、データ・モデムなどの加入者機器またはデータ通信機器は、加入者機器から生じる電圧サージまたは過渡電流が、電話ネットワークへの有害な影響を有することを妨げるために、いくつかの形態の電気絶縁を提供することを一般に必要とする。電気絶縁は、また、電話ラインと加入者機器との間の動作電圧における差異に関連する電位問題を対処する。より詳細には、電話ライン電圧は、所定のネットワークにわたって様々に変わり、しばしば加入者機器の動作電圧を超えることがある。米国において、１５００ボルト絶縁が、現在必要とされる。他の国において、規定された絶縁は、３０００ボルト〜４０００ボルトに達することがある。
【０００４】
多数の技術が、電気絶縁の必要なレベルを提供するために使用されてきた。例えば、大きなアナログ絶縁変圧器が、適切なレベルの電気絶縁を維持しながら、２ワイヤ電話ラインとモデムまたは他の回路のアナログ・フロント・エンドとの間のアナログ信号を磁気結合するためにしばしば用いられる。絶縁変圧器は、可能性がある有害な直流成分を妨げるように機能し、それによってデータ接続の両側を保護する。
【０００５】
絶縁変圧器は、一般に、データ・アクセス・アレンジメント（Data Access Arrangement、ＤＡＡ）としてモデム技術で参照される部分である。用語ＤＡＡは、中央オフィスで生じる公衆電話ネットワークと、ホスト・システムまたはデータ端末機器のデジタル・データ・バスとの間のインタフェースを提供する回路を一般に参照する。ＤＡＡは、電磁干渉／無線周波数干渉（Electromagnetic Interference/Radio Frequency Interference、ＥＭＩ／ＲＦＩ）の放出を制御するために、モデムまたは類似するデバイスを電話ラインから電気的に絶縁する。電気絶縁に加えて、ＤＡＡは、しばしば加入者機器に供給するために多数の信号（例えば、リング信号）を開発する。ＤＡＡは、標準の電話で使用されるＲＪ１１Ｃ接続などの電話ジャックを介して、電話ラインからの信号を受信することができる。
【０００６】
一般的に、多数の回路が、電話ラインから情報を引き出さなければならず、絶縁は、しばしば各信号がホスト・システムへ通信されかつホスト・システムから通信されることを必要とする。そのような回路は、送信および受信回路、リング信号検出回路、音声通信とデータ送信との間の切り替え回路、電話番号ダイヤリング回路、ライン電流検出回路、機器が機能電話ラインに結合されることを示す回路、およびライン分離検出回路を含むことができる。従来のＤＡＡ設計は、別個のライン側回路、およびＤＡＡの各機能のための高電圧絶縁バリアを横切る別個の信号経路を利用する。この従来の設計は、望ましくない多数の絶縁バリアを必要とする。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＤＡＡにおける絶縁バリアの数を低減するためのより最新の解決方法は、ＤＡＡ回路を、ライン側回路とシステム側回路とに分離することである。ライン側回路は、電話ラインに接続する必要があるアナログ構成部品を含み、一方、システム側回路は、一般に、デジタル信号処理回路およびホスト・システムと通信するためのインタフェース回路を含む。電話ラインから到来するアナログ・データ信号は、ライン側回路内のアナログ・デジタル変換器を介してデジタル化され、デジタル両方向シリアル通信リンクを介してシステム側回路への「デジタル」絶縁バリアを横切って送信される。デジタル・データ信号は、次に、システム側回路内のデジタル信号処理回路によって処理されることができる。逆に、ホスト・システムからのデジタル・データ信号は、ライン側回路へのデジタル絶縁バリアを通って両方向シリアル通信リンクを介して送信されることができ、ライン側回路で、デジタル・データ信号は、アナログ信号に変換されかつ電話ラインに配置される。
【０００８】
しかしながら、このより最新のＤＡＡで生じる問題は、ライン側回路は、ホスト・システム電力から絶縁される別個の直流電源が提供されなければならないことである。絶縁された電源を提供するために２つの主要なアプローチが提案された。第１のアプローチにおいて、電力は、デジタル・パルスのストリームの形態で別個の電力変換器を介して、ホスト・システムからライン側回路へ転送される。パルスは、ライン側回路における整流器を介して直流供給電圧に変換されることができる交流信号を形成する。このアプローチは、不利なことに、少なくとも２つの変圧器を必要とし、一方の変圧器は、デジタル・データ信号のための絶縁バリアとして機能し、他方の変圧器は、ライン側回路へ電力を提供する。
【０００９】
提案された第２のアプローチは、電話ライン自体からライン側回路に電力を引き出すものである。しかしながら、このアプローチは、実際に実施が困難である。なぜなら、ドイツおよびオーストリアを含む所定の国における電話通信システムの仕様は、ＤＡＡが電話ラインから使用することができる電力量を厳しく制限する。このアプローチは、加入者機器が、電話中央局から配置されることができる距離を低減する傾向も有する。なぜなら、加入者機器と電話会社の中央局との間の距離が増大するにつれ、電話ラインでの電圧降下が、増大するからである。
【課題を解決するための手段】
【００１０】
本発明は、データ信号を搬送することと、電話ラインから電力を引き出すことなくライン側回路を動作するために十分な電力を転送することの両方ができる、ＤＡＡ内のシステム側回路とライン側回路との間に単一のデジタル通信リンクを提供する。本発明者らは、膨大な量の電力が、絶縁変圧器を使用してシステム側インタフェース回路からライン側インタフェース回路へ送信されることができ、かつ絶縁バリアとして変圧器を使用する価格は、単一の絶縁変圧器を越えてデータおよび電力の両方を送信することによって著しく低減されることができることを認識した。したがって、本発明は、システム側インタフェース回路と、ライン側インタフェース回路と、データおよび電力信号の両方が送信されることができる変圧器を含む絶縁バリアとを備える。各インタフェース回路は、上流側通信回路（ライン側またはシステム側のいずれか）へ接続することができ、上流側通信回路から、それは、他方のインタフェース回路へ絶縁バリアを横切って送信されるべき前方進行データ信号を受信することができ、上流側通信回路へ、それは、他方のインタフェース回路から絶縁バリアを横切って受信されたデータ信号を渡すことができる。
【００１１】
各インタフェース回路は、好ましくは、インタフェース回路を送信モードまたは受信モードで動作させることができる、モード・スイッチおよび三状態バッファを含む。送信モードにおいて、インタフェース回路は、それぞれ上流側通信回路から絶縁バリアへ信号を渡す。受信モードにおいて、インタフェース回路は、絶縁バリアを横切って信号を受信しかつラッチする。システム側インタフェース回路において、このラッチング動作は、ライン側インタフェース回路がシステム側インタフェース回路へ信号を送信するときでも、システム側インタフェース回路が、ライン側インタフェース回路へ電力を転送することを可能にする。さらに、ライン側インタフェース回路において、ラッチング動作は、三状態バッファが整流器として作用することを可能にする。
【００１２】
本発明は、絶縁バリアを含む通信インタフェースで使用するための通信プロトコルをさらに提供する。通信プロトコル内の単一のフレームは、絶縁バリアの磁束平衡が維持されるようにマンチェスター符号化を介して符号化される、１つ以上の前方データ・ビット、１つ以上の前方制御ビット、１つ以上の逆データ・ビット、および１つ以上の逆制御ビットを含む。通信フレームは、フレーム内にある前方および逆データ・ビットの数に基づいて追加されまたは取り除かれることができる１つ以上の「パディング」ビットをさらに含むことができ、通信インタフェースは、固定されたクロック速度を維持しながら、１つ以上のデータ・スループット速度を収容することができる。フレームは、同一値を有する３つの連続サイクルを含む「同期」パターンをさらに含むこともできる。
【００１３】
本発明は、上記通信プロトコルによる絶縁バリアを横切る信号を通信する方法も提供する。
【００１４】
本発明の様々な実施形態は、添付の図面に関連して詳細に以下に記載される。
【図面の簡単な説明】
【００１５】
【図１】本発明によるデジタル通信リンクを示すブロック図である。
【図２】本発明によるデジタル通信リンクの動作を示すタイミング図である。
【図３】本発明によるデジタル通信リンクで使用するのに適したフレームの構成要素を示すフレーム図である。
【図４】本発明によるデジタル通信リンクで使用するのに適した、奇数番号の量のサイクルを有するフレームの構成要素を示すさらなるフレーム図である。
【図５】本発明によるデジタル通信リンクをさらに示す回路図である。
【図６】本発明によるデジタル通信リンクにおける電力の転送を示す概念図である。
【図７】本発明によるデジタル通信リンクの単一終端処理された実施形態を示す回路図である。
【図８】本発明によるデジタル通信リンクにおける、電力転送と前方逆送信率との間の関係を示すグラフである。
【発明を実施するための形態】
【００１６】
本発明は、ＤＡＡにおけるライン側回路とシステム側回路との間の絶縁されたデジタル通信リンクを提供する。本発明によれば、単一の変圧器が、絶縁バリアとして用いられる。単一変圧器絶縁バリア（Single-Transformer Isolation Barrier、ＳＴＩＢ）を使用して、十分大きな量の電力が、電力の主な源として電話ラインを頼ることなく、ライン側インタフェース回路（Line-side Interface Circuit、ＬＳＩＣ）を動作するために、システム側インタフェース回路（System-side Interface Circuit、ＳＳＩＣ）から転送されることができる。ＳＴＩＢは、両方向データ、クロック、および電力信号を搬送することができる。
【００１７】
図１は、本発明によるデジタル通信リンクを示す。デジタル通信リンク１００は、ＳＴＩＢ１３６によって分離される、システム側インタフェース回路（ＳＳＩＣ）１８０およびライン側インタフェース回路（ＬＳＩＣ）１８２を備える。好ましくは、各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、それぞれ単一の集積回路に集積される。ＳＴＩＢ１３６は、好ましくは、高電力容量および低インピーダンスを有する表面実装構成部品である。各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、ＳＴＩＢ１３６を横切って信号を送信するために、ＳＴＩＢ１３６に接続された（ノード１２６および１３８で）少なくとも１つの三状態バッファ１０８、１５６を含む。各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、他のインタフェース回路によって送信される信号を受信するために、ＳＴＩＢ１３６に接続された受信バッファ１３３、１７６をさらに含む。各バッファ１０８、１５６、１３３、および１７６は、好ましくは増幅タイプのバッファであり、増幅タイプのバッファは、それぞれ、ＳＴＩＢ１３６を横切って送信されるべき信号、またはＳＴＩＢ１３６を介して受信される受信信号のいずれかを増幅する。
【００１８】
ＳＳＩＣ１８０およびＬＳＩＣ１８２は、三状態バッファ１０８および１５６とともにプッシュ・プル増幅器を形成することができる、追加の三状態バッファ１１４および１７２、ならびに結合されるインバータ１０６、１６８も含むことができる。プッシュ・プル（または「両側終端処理された」）構成は、高電力容量、およびＳＴＩＢ１３６の一次および／または二次巻き線両端間の大きな電圧変動を提供する。
【００１９】
デジタル通信リンク１００において、電力とデータの両方は、フレーム・ベースのＴＤＭ（Time-Division-Multiplexed、時分割多重）通信プロトコルを介して、ＳＴＩＢ１３６を横切ってＳＳＩＣ１８０とＬＳＩＣ１８２との間で通信されることができる。所定の時間期間を表す各フレームにおいて、ＳＳＩＣ１８０およびＬＳＩＣ１８２は、選択制御論理（図示せず）によって提供される制御信号ＳｅｌＦおよびＳｅｌＲによって決定されるように、送信と受信とを交互にする。フレームの第１の期間の間に、例えば、ピン１０４の所定の選択制御信号ＳｅｌＦは、システム側で三状態バッファ１０８、１１４をエネーブルし、一方、ピン１６６の相補的な制御信号ＳｅｌＲ入力は、ライン側で三状態バッファ１５６、１７２をディセーブルする。結果として、ピン１０２で受信される前方進行データ信号ＴｘＦ（前方進行パルス・ストリーム）は、変圧器Ｔ１のシステム側巻き線上のシステム側の三状態バッファ１０８、１１４を介して増幅されかつ送信され、その後、変圧器Ｔ１のライン側巻き線を介してライン側受信バッファ１７６に渡される。前方進行データ信号は、次に、前方データ信号ＲｘＦとしてピン１７８に出力される。同様に、ライン側からシステム側への逆送信のために、制御信号ＳｅｌＦおよびＳｅｌＲは、三状態バッファ１５６、１７２をエネーブルし、かつ三状態バッファ１０８、１１４をディセーブルするために提供される。データ信号ＴｘＲ（逆進行パルス・ストリーム）は、次に、変圧器を横切って増幅されかつ送信され、受信バッファ１３３で受信され、かつ逆データ信号ＲｘＲとして出力される。
【００２０】
ＬＳＩＣ１８２は、好ましくは、ＳＴＩＢ１３６を横切るＳＳＩＣ１８０から電力を受信するための電力回路を含む。より詳細には、整流器１４４および供給コンデンサ１５４などの格納デバイスは、（ノード１３８、１４０で）ＳＴＩＢ１３６の二次巻き線を横切って接続される。整流器１４４は、示されるようにダイオード１４６、１４８、１５０、および１５２を備えるダイオード・ブリッジ整流器であり得る。ダイオード１４６、１４８、１５０、および１５２は、好ましくは、低ターン・オン電圧を有するショットキー・ダイオードである。整流器１４４および供給コンデンサ１５４を介して、変圧器Ｔ１のライン側巻き線で表れる信号ＴｘＦを備える前方データ・パルス・ストリーム（交流信号を有効に表す）は、ノード１６２で直流電圧ＶｄｄＬに変換されることができる。この直流電圧ＶｄｄＬは、次に、ライン側回路のための供給電圧を提供するために使用されることができる。
【００２１】
整流器１４４は、ＬＳＩＣ１８２として同一の集積回路ダイ上に集積された４つのダイオードから実施され、かつＬＳＩＣ１８２を変圧器のライン側に接続する端子の対に接続されることができる。この実施において、各パッド（ノード１３８および１４０で）は、正の電圧供給ＶｄｄＬまで「アップ」接続されるダイオード、および接地まで「ダウン」接続されるダイオードが設けられ、このように整流ブリッジを形成する。したがって、ダイオード対１４６、１４８および１５０、１５２は、それぞれノード１４２および１７４で入力信号のための半波整流器を形成し、かつノード１４２とノード１７４との間の差動信号のための全波整流器をともに形成する。この実施形態において、入力信号は、好ましくは、ダイオード整流器１４４を動作させるのに十分に大きな（すなわち、ダイオードのカットイン電圧より大きな増幅を有する）平均エネルギを有する。
【００２２】
好ましくは、ダイオード１４６、１４８、１５０、および１５２は、約１０００ボルトから約２０００ボルトの過渡ＥＳＤインパルスに耐えることができ、静電放電から集積回路ダイを保護するために十分な電流搬送容量を有する。ＥＳＤイベントが生じたときに、過渡電圧は、適切な供給レール（接地または供給電圧ＶｄｄＬ）に単にシャントされる。この実施形態において、ダイオード１４６、１４８、１５０、および１５２は、整流ダイオードとしてだけではなく、ＬＳＩＣ１８２のための入力ピンのための主要なＥＳＤ保護ダイオードとして作用し、実際にこれらピンのための単一のＥＳＤ保護デバイスとして作用することができる。
【００２３】
同期整流器は、上述されたダイオード・ブリッジ整流器の代わりとして、またはそれと組み合わせてのいずれかで使用されることもできる。ダイオード・ブリッジおよび同期整流器の両方が存在するなら、ダイオード・ブリッジは、ＬＳＩＣ１８２が初期的に給電される間に（例えば、同期整流器のための制御論理が、動作するための十分な電圧が無い間に）、動作に必要な初期開始電圧を生成するために使用されることができる。同期整流器は、次に、初期開始電圧が、同期整流器を動作させるのに十分に高いレベルに達した後で、整流のために使用されることができる。さらなる実施形態において、ダイオード１４６、１４８、１５０、および１５２は、以下にさらに記載されるように、同期整流器におけるトランジスタの様々な半導体接合によって形成される寄生ダイオードであり得る。
【００２４】
デジタル通信リンク１００の動作およびその中の様々な信号は、図２に示されるタイミング図を参照してより完全に理解されることができる。適切なＴＤＭプロトコルは、ビット期間２０２から２０７として示される反復フレーム２００に基づくことができる。ビット期間２０１の間（フレーム２００の開始前のビット期間）に、制御信号ＳｅｌＦは、エネーブルされ（２１０で）、一方、制御信号ＳｅｌＲは、ディセーブルされ（２２２で）、かつビット期間２０２および２０３ならびにビット期間２０４の初期部分を通してそれらのそれぞれの状態で連続する。結果として、ビット期間２０２、２０３、および２０４の間に、信号ＴｘＦ（前方パルス・ストリーム）は、ＴｘＦおよびＲｘＦラインにおいて単一の斜線で示されるように、変圧器Ｔ１を横切って三状態バッファ１０８および１１４を介して送信され、かつ信号ＲｘＦとして受信される。
【００２５】
ＬＳＩＣ１８２は、フレーム２００のより遅い部分の間、すなわちビット期間２０５〜２０７の間に送信される。ビット期間２０４の間に、制御信号ＳｅｌＦおよびＳｅｌＲは、ライン側の三状態バッファ１５６、１７２がエネーブルされ、一方、システム側の三状態バッファ１０８、１１４がディセーブルされるように、極性が逆にされる。したがって、ビット期間２０５〜２０７の間に、信号ＴｘＦ（逆パルス・ストリーム）は、ビット期間２０５〜２０７の間にＴｘＲおよびＲｘＲラインにおいて交差する斜線で示されるように、変圧器Ｔ１を横切ってライン側の三状態バッファ１５６、１７２を介して送信され、かつ信号ＲｘＲとして受信される。
【００２６】
受信バッファ１３３および１７６は、アクティブ・スルーアウト・フレーム２００であり得る。したがって、システム側の信号ＴｘＦは、次に、フレーム２００の第1の部分中、それぞれ両方のバッファ１３３およびバッファ１７６によって受信され、かつピン１３２および１７８で出力されることができる。対応して、フレーム２００の第２の部分の間、ライン側で信号ＴｘＲは、両方のバッファ１３３および１７６によって受信される。このため、図２におけるＲｘＦおよびＲｘＲ信号は、ただ一つの信号ラインによって表され、ＲｘＦ／ＲｘＲで示される。図２における信号ＥｎＦおよびＥｎＲは、電力転送を改善するために使用され、以下にさらに記載される。
【００２７】
変圧器の飽和を避けるために、ＳＴＩＢ１３６を横切る通信信号は、好ましくは磁束平衡される。例示として、最新のモデム・システムでの使用に適している変圧器の磁束と巻き数の積の限界は、約２．３５マイクロボルト秒、または３．６ボルトで６５２．５ナノ秒であり得る。したがって、送信プロトコルは、例えば２つのデータ・フレームにわたって直流平衡化されたコードを提供すべきである。例示として、マンチェスター符号化または交互マーク反転（Alternate Mark Inversion、ＡＭＩ）が、本発明で容易に用いられることができる。
【００２８】
図３は、本発明での使用に適した通信プロトコルを示し、ＳＴＩＢ１３６の磁束は、マンチェスター・タイプの符号化方法（すなわち、２ビット・シーケンス０１として０ビットを符号化し、かつ２ビット・シーケンス１０として１ビットを符号化する）を使用して平衡化される。上記図２のプロトコルとは対照的に、図３のプロトコルは、時分割多重化を用いるが、フレーミング・シーケンスの前方送信を可能にするために、ＳＳＩＣ１８０およびＬＳＩＣ１８２への異なる量の時間を割り当てる。
【００２９】
より詳細には、図３のプロトコルにおいて、ＳＳＩＣ１８０は、時間スロット３０１〜３０８の間に送信し、ＬＳＩＣ１８２は、時間スロット３０９〜３１２の間に送信する。図３における基本フレーム３２２は、以下を含むことができる。
【００３０】
（１）時間スロット３０１および３０２の間の前方データ・ビット（ＮＯＴ ＤＦが続くＤＦとしてマンチェスター符号化されて示される）、
（２）時間スロット３０３および３０４の間の前方制御ビット（ＣＦ、ＮＯＴ ＣＦとして示される）、
（３）時間スロット３０５〜３０８の間の所定の前方フレーミング・シーケンス３２６（ＮＯＴ ＣＦ、ＮＯＴ ＣＦ、ＣＦ、ＣＦとして示される）、
（４）時間スロット３０９および３１０の間の逆データ・ビット（ＤＲ、ＮＯＴ ＤＲとして示される）、
（５）時間スロット３１１および３１２の間の逆制御ビット（ＣＲ、ＮＯＴ ＣＲとして示される）。
【００３１】
図３のプロトコルは、フレーム・サイズを調整するために追加されまたは取り除かれることができるダミーまたはパディング・ビット３３０も含むことができる。このように、広範なデータ速度は、ＳＳＩＣ１８０およびＬＳＩＣ１８２のクロック速度を変更することなく調節されることができる。例示として、磁束平衡を達成するために交互の値の６個のパディング・ビット（例えば、０、１、０、１、０、１）が、時間スロット３１３〜３１８内に示される。図４に示されるように、奇数番号のパディング・ビットは、２つの連続するフレーム、すなわちフレームｋおよびフレームｋ＋１にわたって、パディング・ビットの磁束を平衡化することによって調節されることもできる。例えば、フレームｋが、パディング・ビット・シーケンス[０１０１０]を含むなら、フレームｋ＋１は、シーケンス[１０１０１]を含むことができる。
【００３２】
前方フレーミング・シーケンスは、フレームが開始しかつ／または終了する場所を識別するために使用されることができる任意の独特なビット値のシーケンスであり得る。例えば、図３に示されるプロトコルにおいて、時間スロット３０４内の逆制御ビット（ＮＯＴ ＣＦ）は、その後、時間スロット３０５および３０６において２回繰り返される。この三回繰り返された値は、容易に識別されることができる独特な同期化（ｓｙｎｃ）パターンを提供し、マンチェスター符号化される限り、信号（０１、１０）は、同一値の３個の時間スロット・シーケンスを決して結果として生じない。この同期化パターンのための適切な検出回路は、例えば、３ビット・シフト・レジスタを介して実施されることができ、レジスタ内の各ビットは、三回繰り返された値が検出されたとき、信号を出力する３入力ＡＮＤゲートに提供される。他のフレーム検出技術が、上述された同期化パターンの代わりに使用されることもできる。例えば、大きなバッファが、到来するデータを格納するために使用されることができ、バッファリングされたデータは、次に、当技術で知られている技術によってフレーミングを決定するために、マイクロプロセッサによって統計的に解析されることができる。
【００３３】
図５および図６は、本発明のさらなる実施形態を示し、図１に示されるＬＳＩＣ１８２の整流器および三状態バッファの機能は、新規な「整流バッファ」によって提供され、インタフェース回路は、ＳＳＩＣ１８０からＬＳＩＣ１８２への電力の転送を強化するフィードバック経路を含む。図５を参照すると、整流バッファ５０４は、供給コンデンサおよびインタフェース端子Ｖｓ＋を介してＳＴＩＢ１３６に接続された三状態バッファ１５６と、三状態バッファに接続されたモード・スイッチＭＸ１Ｌと、ＳＴＩＢ１３６とモード・スイッチＭＸ１Ｌとの間のフィードバック経路５０８とを備える。整流バッファ５０４は、さらに、信号ＲｘＦ＋を出力するための「受信出力端子」と、信号ＴｘＲ＋を受信するための送信入力端子を有する。三状態バッファ１５６は、次に、相補的なトランジスタ対Ｍ１Ｌ（ＰチャネルＭＯＳＦＥＴ）およびＭ２Ｌ（ＮチャネルＭＯＳＦＥＴ）と、対における一方のトランジスタ（Ｍ１Ｌ）に接続されたＮＡＮＤ論理ゲートＮＤ１Ｌと、対における他方のトランジスタ（Ｍ２Ｌ）に接続されたＮＯＲ論理ゲートＮＲ２Ｌと、ＮＡＮＤおよびＮＯＲゲートのＥＮＡＢＬＥ入力間に接続されたインバータＩＮ１Ｌとを備える。
【００３４】
本発明のこの実施形態による、三状態バッファ内の相補的なトランジスタ対１５６、１７２は、ＳＳＩＣ１８０へ信号を送信するための出力ドライバ、およびＳＳＩＣ１８０から受信された信号を整流するための同期整流器の両方として作用する。整流バッファ５０４は、モード・スイッチＭＸ１Ｌの状態に応じて送信モードおよび整流モードの２つのモードを有効に有する。モード・スイッチＭＸ１Ｌは、次に、ライン側インタフェース制御論理（図示せず）によって制御される。
【００３５】
ＬＳＩＣ１８２およびＳＳＩＣ１８０は、好ましくは、図２〜図４に示されるＴＭＤプロトコルなどのＴＤＭプロトコルにしたがって通信するように構成される。特に、ＳＳＩＣ１８０は、ＴＤＭフレームの所定の時間スロットの間（「前方送信期間」）に送信し、ＬＳＩＣ１８２は、フレームの異なる時間スロットの間（「逆送信期間」）に送信する。前方送信期間の間、ＳＳＩＣ１８０がＳＴＩＢ１３６を越えて送信する一方、ライン側インタフェース制御論理（図示せず）は、整流バッファを整流モードにするために適切なＳｅｌＲ信号（例えば、ゼロ・ボルト信号）を提供し、整流モードにおいて、ＳＳＩＣ１８０によって送信された前方データ内のエネルギの実質的な部分が、供給コンデンサＣＬに逸らされかつ格納される。逆送信期間の間、ＬＳＩＣ１８２が、ＳＴＩＢ１３６を越えて逆データを送信するように予定されるとき、整流バッファを従来の三状態バッファとして動作させる（すなわち、ＳＴＩＢ１３６を介してＳＬＩＣからＳＳＩＣ１８０へデータ信号を渡す）適切なＳｅｌＲ信号（例えば、３．５ボルト信号）が提供される。
【００３６】
ＳＴＩＢ１３６を越えて送信される信号は、好ましくは差動信号（別名、両側終端処理されたまたは接地されていない）であるので、第２の整流バッファ５０６も、ＬＳＩＣ１８２内に提供されることができる。第２の整流バッファ５０６は、同様に、三状態バッファ１７２、モード・スイッチＭＸ２Ｌ、およびフィードバック経路５１０を含む。三状態バッファ１７２は、相補的なトランジスタＭ３ＬおよびＭ４Ｌ、ＮＡＮＤ論理ゲートＮＤ３Ｌ、ＮＯＲ倫理ゲートＮＲ４Ｌ、およびインバータＩＮ３Ｌを含む。整流バッファ１５６および整流バッファ１７２は、ともに差動整流バッファ５１２を形成する。
【００３７】
図６は、ＬＳＩＣ１８２内の供給コンデンサＣＬに電力を提供するために、差動整流バッファ５１２がどうのようにＳＴＩＢ１３６を越えてＳＳＩＣ１８０によって送信される差動信号を整流するように動作することができるかを示す。図６は、差動整流バッファ（結合される内部抵抗を有するスイッチＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌによって表される）および供給コンデンサＣＬへ、ＳＴＩＢ１３６を介して接続された差動プッシュ・プル送信器（結合される内部抵抗を有するスイッチＭ１Ｓ、Ｍ２Ｓ、Ｍ３Ｓ、およびＭ４Ｓによって表される）の簡略化された回路図のいくつかの状態を示す。回路の３つの連続する状態が、図６１０、６２０、および６３０に示され、送信器は、値「１」（図６１０）の送信から値「０」（図６３０）へ移行する。差動送信器は、従来、プッシュ・プル構成の２組の相補的なトランジスタを介して実施されるので、スイッチＭ１ＳおよびＭ２Ｓは、差動送信器の上方レグにおける２つの相補的なトランジスタを表し、一方、スイッチＭ３ＳおよびＭ４Ｓは、下方レグにおける２つの相補的なトランジスタを表す。
【００３８】
本発明によれば、差動整流バッファ５１２を備えるスイッチは、同期整流器として動作される。図６１０は、「１」送信ビットが、スイッチＭ１ＳおよびＭ４Ｓを閉鎖しかつスイッチＭ２ＳおよびＭ３Ｓを開放することによって、ＳＳＩＣ１８０からＬＳＩＣ１８２へ送信される、回路の例示的な状態を示す。前方電流ループは、供給源Ｖｓｐｌｙから、スイッチＭ１Ｓを通り、ＳＴＩＢ１３６の一次巻き線を通り、最終的にスイッチＭ４Ｓを通り接地へ作られる（内部抵抗を無視して）。ライン側で、スイッチＭ１ＬおよびＭ４Ｌは閉鎖され、一方、スイッチＭ２ＬおよびＭ３Ｌは開放される。結果として、ＳＴＩＢ１３６の二次巻き線に与えられる電流は、スイッチＭ１Ｌを通り、負荷インピーダンスＲＬを通り、最終的にスイッチＭ４Ｌを通って流れ、一方、同時に供給コンデンサＣＬを充電する。
【００３９】
図６２０において、差動整流バッファ内の全てのスイッチは、ＳＴＩＢ１３６の二次巻き線を通る電流の流れを遮断するために開放される。この時間期間の間、ＬＳＩＣ１８２負荷は、供給コンデンサＣＬによってだけ供給される。変圧器の二次巻き線を通るライン側の負荷電流が存在しないので、変圧器の一次巻き線の極性は、スイッチＭ２ＳおよびＭ３Ｓを閉鎖しかつスイッチＭ１ＳおよびＭ４Ｓを開放することによって容易に変更されることができる。したがって、図６２０内の送信器内の電流経路は、供給源Ｖｓｐｌｙから、スイッチＭ３Ｓを通り、変圧器の一次巻き線（反対の極性を有する）を通り、次にスイッチＭ２Ｓを通り接地までである。
【００４０】
最後に、図６３０において、ライン側のスイッチＭ１ＬおよびＭ４Ｌは開放され、一方、スイッチＭ２ＬおよびＭ３Ｌは閉鎖される。変圧器の極性が、フリップされているので、変圧器の二次巻き線は、今や正しい極性で負荷に再接続される。電流は、まだコンデンサＣＬの正端子に流れ、したがって電力は、「０」値がＳＳＩＣ１８０によって送信されるビット期間の間に、ＳＳＩＣ１８０からＬＳＩＣ１８２へ転送され続ける。したがって、ＳＳＩＣ１８０からの信号は、実質的にその信号と同期してスイッチＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌを動作することによって、差動整流バッファによって整流される。
【００４１】
図６２０に示される「ブレーク・ビフォア・メーク」ステップは、任意選択である。しかしながら、それが省略されるなら、システム側送信器は、恐らく、変圧器の二次巻き線を通る電流の流れを無効にするために、ライン側スイッチより著しくより強力（したがってより大きい）でなければならない。対照的に、上述の「ブレーク・ビフォア・メーク」実施において、ライン側スイッチは、システム側スイッチのサイズとほぼ等しくあり得る。ブレーク・ビフォア・メークの時間間隔は、好ましくは、二次巻き線内の電流の流れを遮断または実質的に低減するために十分に長い。所定のアプリケーションにおいて、例えば、高速モデム・アプリケーションにおいて、数ナノ秒の時間間隔が、この目的に十分である。
【００４２】
図５を再び参照すると、図５に示された実施形態における様々な信号が、以下の表に示される。全ての信号は、選択信号およびエネーブル信号を除いて、差動的または相補的である。
【００４３】
【表１−１】
【００４４】
【表１−２】
【００４５】
ＲｘＦ＋信号は、変圧器の二次巻き線の負端子Ｖｓ−から得られ、次にインバータＩＮ２Ｌによって反転され、一方、ＲｘＦ−信号は、変圧器の二次巻き線の正端子Ｖｓ＋から得られ、次にインバータＩＮ４Ｌによって反転される。結果として、ＲｘＦ＋での信号は、端子Ｖｓ＋での信号値を追跡し、ＲｘＦ−での信号は、端子Ｖｓ−での信号値を追跡する。
【００４６】
上記で言及したように、ＳｅｌＲ信号は、差動整流バッファのモードを制御する。モード・スイッチＭＸ１Ｓは、モード・スイッチＭＸ１ＳのピンＳＤでのＳｅｌＲ信号入力の値に応じて、ピンＤ０でのＲｘＦ＋信号またはピンＤ１でのＴｘＲ＋信号のいずれかを選択するためのマルチプレクサとして動作する。
【００４７】
信号ＳｅｌＦがローである（例えば、「整流」モードのために）なら、ＲｘＦ＋信号は、モード・スイッチＭＸ１ＳのＺ出力ピンに選択されかつ渡される。モード・スイッチＭＸ１Ｓからの信号出力は、次に三状態バッファ１５６に入力され、三状態バッファ１５６における相補的なトランジスタＭ１ＬおよびＭ２Ｌは、ＲｘＦ＋値をとる。例えば、ＲｘＦ＋信号が「ハイ」であるとき、トランジスタＭ２Ｌは開放し（すなわち、実質的に非導通状態に入り）、かつトランジスタＭ１Ｌは閉鎖し（すなわち、実質的に導通状態に入り）、変圧器の二次巻き線の正端子を供給コンデンサＣＬに有効に接続し、それによって供給コンデンサを供給電圧ＶｄｄＬに充電する。同時に、対応するＲｘＦ−信号は、ＲｘＦ＋信号の逆であるから、それは、ローになる。モード・スイッチＭＸ２Ｌは、ローＲｘＦ−信号を三状態バッファ１７２に渡し、トランジスタＭ３Ｌを開放させかつトランジスタＭ４Ｌを閉鎖する。変圧器の二次巻き線の負端子Ｖｓ−は、このようにライン側の絶縁された接地に有効に接続される。このように、（ａ）変圧器の二次巻き線の正端子Ｖｓ＋、（ｂ）トランジスタＭ１Ｌ、（ｃ）供給コンデンサＣＬ、（ｄ）絶縁された接地ノード、および（ｅ）変圧器の二次巻き線の負端子Ｖｓ−を通って形成される電流ループが完成し、電力が、このようにＳＳＩＣ１８０からＬＳＩＣ１８２へ送信される。
【００４８】
一旦、ＲｘＦ＋およびＲｘＦ−信号に関する所定の値が確立されると、ＳｅｌＲ信号がローであるなら、かつ三状態バッファが適切なＥｎＲ信号によって「エネーブル」されるとさらに仮定して、有効に値をラッチする正フィードバック・ループが作られる。ＳＳＩＣ１８０のトランジスタが、ＬＳＩＣ１８２のトランジスタを「無効にする」のに十分に大きくないなら、このラッチング効果は、大きな問題であり得る。したがって、本発明は、図６を参照して記載されるように、ラッチを中断しかつ新たな送信値が変圧器に課されることを可能にする、「ブレーク・ビフォア・メーク」スイッチング方法を提供する。特に、ＥｎＲ信号は、短い時間について三状態バッファをディセーブルするために使用されることができ、それによって、ラッチを中断し、かつ送信回路がより容易に変圧器を新たなデータ状態（ハイまたはローのいずれか）に課すことを可能にする。代わりに、選択ライン（ＳｅｌＦおよびＳｅｌＲ）は、ラッチをディセーブルしまたは中断するために使用されることもできる。
【００４９】
差動整流バッファを「送信」モードにするために、「ハイ」ＳｅｌＲ信号は、モード・スイッチＭＸ１ＬおよびＭＸ２Ｌに提供される。到来するデータＴｘＲ＋およびＴｘＲ−は、したがってモード・スイッチＭＸ１ＬおよびＭＸ２Ｌを通って三状態バッファ１５６、１７２へ渡される。したがって相補的なトランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌは、変圧器の二次巻き線にＴｘＲ値を課し、それによって逆データをＳＳＩＣ１８０へ送信する。
【００５０】
上述の差動整流バッファ構成は、図５に示されるようにＳＳＩＣ１８０に適用されることもできる。ＳＳＩＣ１８０が送信より受信するとき、ＴＤＭ時間間隔の間に、三状態バッファ１０８および１１４は、モード・スイッチＭＸ１ＳおよびＭＸ２Ｓならびに三状態バッファ１０８および１１４を通る正フィードバックの結果として、ＬＳＩＣ１８２によって送信される前方パルス・ストリームをラッチさせかつ反射させる。各ＴＤＭビット期間の終了時に、新たな値がＬＳＩＣ１８２に送信される直前に、ＳＳＩＣ１８０スイッチは、上述の同じ「ブレーク・ビフォア・メーク」方法で短い時間の期間について簡単にディセーブルされる（例えば、高インピーダンス状態に置かれる）。ＬＳＩＣ１８２は、したがって、ＳＳＩＣドライバからの干渉なしに、変圧器に新たなデータ値を課す機会を有する。ＳＳＩＣ１８０スイッチが再びエネーブルされるとき、ＳＳＩＣ１８０は、新たな値をラッチしかつ増幅する。実際には、送信回路と受信回路との間にマスタ・スレーブ関係が生じ、スレーブ回路は、マスタによって送信される値にラッチする。
【００５１】
有意に、一旦、ＳＳＩＣ１８０における三状態バッファ１０８および１１４は、所定の値をラッチすると、増幅された駆動電流は、トランジスタＭ１Ｓ、Ｍ２Ｓ、Ｍ３Ｓ、およびＭ４Ｓを通って供給源Ｖｓｐｌｙから流れる。この増幅された電流は、変圧器の一次巻き線内の電流に加えられ、このように応じてより大きな電流を変圧器の二次巻き線を通って流れさせ、実際に、ＬＳＩＣ１８２内の整流器へ転送される補足的なパルス・ストリームを生成する。より詳細には、変圧器の二次巻き線に生じる追加の電流は、システム側の供給源Ｖｓｐｌｙ内で生じ、かつライン側の供給コンデンサＣＬに転送される電力およびエネルギを表す。このように、ラッチされた状態において、ＬＳＩＣ１８２が送信しても、電力は、ＳＴＩＢ１３６からＬＳＩＣ１８２に前方へ実際に転送されることができる。結果として、供給コンデンサＣＬでの電圧の安定性が、劇的に改善される。なぜなら、電力は、ＳＳＩＣ１８０が送信するとき、およびＬＳＩＣ１８２が送信するときの両方で、ＬＳＩＣ１８２に転送される。
【００５２】
ＬＳＩＣ１８２およびＳＳＩＣ１８０の動作は、図５とともに図２におけるタイミング図を参照してさらに理解されることができる。ＳＳＩＣ１８０が、ＬＳＩＣ１８２に送信しようとしていると仮定すると、信号ＳｅｌＦは、「ハイ」に移行させ（２１０）、かつ信号ＳｅｌＲは、ローに移行させる（２２２）。したがって、モード・スイッチＭＸ１ＳおよびＭＸ２Ｓは、ＴｘＦ（＋／−）信号を選択しかつ出力するために設定される。「ハイ」ＴｘＦ＋信号（ビット期間２１０内の２１２）は、このように、「ハイ」信号としてノードＶｉｎＳ＋に渡され、一方、対応する差動「ロー」ＴｘＦ−信号は、ノードＶｉｎＳ−に渡される。ノードＶｉｎＳ＋およびＶｉｎＳ−での信号は、次に、論理ゲートＮＤ１Ｓ、ＮＤ３Ｓ、ならびにＮＯＲゲートＮＲ２ＳおよびＮＲ４Ｓに入力される。
【００５３】
ＥｎＦ信号も、論理ゲートＮＤ１ＳおよびＮＤ３Ｓに入力され、一方、その反転（インバータＩＮ１ＳおよびＩＮ３Ｓの後）が、論理ゲートＮＲ２ＳおよびＮＲ４Ｓに入力される。ＥｎＦ信号がハイであり（２１４）、かつＶｉｎＳ＋信号（ハイＴｘＦ信号２１２に対応する）もハイであるので、論理ゲートＮＤ１Ｓは、その出力で「ロー」信号を生成し、ｐ型トランジスタＭ１Ｓを「閉鎖」させ、それによって、変圧器Ｔ１のＶｐ＋端子を供給電圧ＶｄｄＳに有効に接続する。同時に、ＥｎＦ信号の反転が「ロー」信号であり、かつＶｉｎＳ＋信号が「ハイ」であるので、ＮＯＲゲートＮＲ２Ｓは、その出力で「ロー」信号を生成し、ｎ型トランジスタＭ２Ｓを開放させ、それによって、変圧器Ｔ１のＶｐ＋端子と接地との間の経路を遮断する。
【００５４】
それとは逆に、「ハイ」ＥｎＦ信号およびその「ロー」反転とともに、ＶｉｎＳ−での「ロー」信号の結果として、論理ゲートＮＤ３Ｓは、ｐ型トランジスタＭ３Ｓに「ハイ」信号を出力し、かつそれを開放させ、一方、論理ゲートＮＲ４Ｓは、トランジスタＭ４Ｓに「ロー」信号を出力し、それを閉鎖させる。結果として、変圧器Ｔ１の端子Ｖｐ−は、有効に接地に接続される。したがって、ＴｘＦでの「ハイ」信号入力は、変圧器の二次巻き線に「ハイ」信号を生じ、端子Ｖｐ＋は、供給電圧ＶｄｄＳに有効に接続され、かつ端子Ｖｐ−は、接地に有効に接続されることが見られることができる。この時間期間の間に、電流が所望の方向の流れる傾向を有するように、端子Ｖｐ＋での電圧は、好ましくは、供給電圧ＶｄｄＳ以上であり、端子Ｖｐ−での電圧は、好ましくは、接地での電圧以下であることが理解されるべきである。
【００５５】
「ハイ」信号が、変圧器の一次巻き線Ｖｐに配置される直前に、受信ラッチ、三状態バッファ、およびＬＳＩＣ１８２内の結合されるトランジスタは、「ロー」ＥｎＲ信号（図２における時間２１８で）によってディセーブルされることができる。結果として、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、Ｍ４Ｌは、全て非導通状態に置かれ、そうでなければ、変圧器Ｔ１の一次巻き線および二次巻き線に「ハイ」Ｖｐ信号を課すことに抵抗する傾向を有する反対側の電圧または電流が存在しない。したがって、「ロー」ＥｎＲ信号は、三状態バッファをディセーブルし、ラッチされた信号の強化を中断する。
【００５６】
変圧器Ｔ１での値における変化に抵抗する傾向を有する二次巻き線に電流が無いので、Ｖｐ＋での「ハイ」信号をＶｓ＋での「ハイ」信号へ移し、かつＶｐ−での「ロー」信号をＶｓ−での「ロー」信号へ移すことを、より容易に可能である。Ｖｓ＋およびＶｓ−での「ハイ」および「ロー」信号は、それぞれＲｘＦ−およびＲｘＦ＋に受信された「ロー」および「ハイ」信号を生成するために、それぞれインバータＩＮ４ＬおよびＩＮ２Ｌによって反転される。
【００５７】
ＬＳＩＣ１８２は、好ましくは、モード・スイッチＭＸ１ＬおよびＭＸ２Ｌに、逆送信信号ＴｘＲの代わりに受信信号ＲｘＦ−およびＲｘＦ＋を選択させかつ出力させる、２２２での「ロー」ＳｅｌＲ信号によって「受信」または「ラッチ」モードに置かれる。したがって、モード・スイッチＭＸ１Ｌは、ＶｉｎＬ＋に「ロー」信号を出力し、一方、モード・スイッチＭＸ２Ｌは、ＶｉｎＬ−に「ハイ」信号を出力する。
【００５８】
一方では、ＥｎＲ信号は、「ハイ」状態に戻り（図２における２２０で）、したがってＮＡＮＤおよびＮＯＲゲートを動作状態にする。この点で論理ゲートＮＤ１Ｌは、その入力として、ＶｉｎＬ＋で「ハイ」信号および「ハイ」ＥｎＲ信号を有するので、それは、「ロー」信号を出力し、したがってｐ型トランジスタＭ１Ｌを閉鎖する。入力として、ＶｉｎＬ＋で「ハイ」信号およびインバータＩＮ１Ｌの出力に「ロー」入力（すなわち、反転されたＥｎＲ信号）を有する論理ゲートＮＲ２Ｌは、「ロー」出力信号を生成し、したがってｎ型トランジスタＭ１Ｌを開放する。電流は、したがってＶｓ＋からＭ１Ｌを通ってＶｄｄＬへ流れ、したがって、コンデンサＣＬを充電する。このように、電力は、ＳＳＩＣ１８０からＬＳＩＣ１８２への前方送信の間に、ＳＳＩＣ１８０からＬＳＩＣ１８２電源（ＣＬによって部分的に形成される）へ転送される。
【００５９】
逆に、入力として、ＶｉｎＬ−で「ロー」信号および「ハイ」ＥｎＲ信号を有する論理ゲートＮＤ３Ｌは、ｐ型トランジスタＭ３Ｌに「ハイ」出力信号を出力し、それを開放させる。また、入力として、ＶｉｎＬ−で「ロー」信号および「ロー」反転されたＥｎＲ信号を有する論理ゲートＮＲ４Ｌは、ｎ型Ｍ４Ｌに「ハイ」信号を出力し、それを閉鎖させる。トランジスタＭ４Ｌの閉鎖は、電源コンデンサＣＬおよび負荷抵抗ＲＬを通って変圧器Ｔ１でのＶｓ−に戻って流れる、電流のための回路経路を完成する。
【００６０】
したがって、「ラッチされた」状態が、ＬＳＩＣ１８２で生じる。なぜなら、Ｖｓ＋が、ＶｄｄＬに電気接続され、一方、Ｖｓ−は、絶縁された接地に電気接続され、かつインバータＩＮ２Ｌ、ＩＮ４Ｌと、モード・スイッチＭｘ１Ｌ、Ｍｘ２Ｌと、三状態バッファＢＵＦ１ＳおよびＢＵＦ２Ｓを介する正フィードバックは、ビット期間２０２全体にラッチされた状態を維持するからである。
【００６１】
補足的な整流器は、ＤＡＡが初期的に給電されるとき、開始電力を提供するために、ＬＳＩＣ内に提供されることもできる。供給コンデンサＣＬが完全に枯渇するなら、制御論理が、差動整流バッファが動作するために必要であるエネーブルおよび選択信号を供給するには十分な電圧が存在しない。したがって、小さな「ブート・ストラップ」整流器（例えば、ダイオード整流器または同期整流器）が提供されることができる。ＳＳＩＣが送信を開始するとき、補足的な整流器が、ＳＳＩＣ１８０信号に従うように強制され、それによってコンデンサＣＬを充電するわずかな量の電力を転送する。一旦、ライン側供給電圧ＶｄｄＬが、ＬＳＩＣ論理が動作するために十分に高いレベルに到達すると、クロック検出、同期化、および初期化を含むバリアを横切るＴＤＭプロトコルが、確立されることができる。ＬＳＩＣ１８２は、次に、バリアの両側が、完全にマスタ／スレーブ構成になる標準の電力モードに入ることができる。
【００６２】
有利には、上述の差動整流バッファ内のトランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌ内に存在する寄生ダイオードが、所望の補足的またはブート・ストラップ整流器として使用されることができる。より詳細には、トランジスタＭ１ＬおよびＭ３Ｌは、好ましくは、そのドレイン（それぞれ変圧器端子Ｖｓ＋およびＶｓ−に接続された）から、そのソース（正供給電圧ＶｄｄＬに接続された）への寄生ｐｎダイオード接合をそれぞれ有するＰチャネルＭＯＳＦＥＴである。同様に、トランジスタＭ２ＬおよびＭ４Ｌは、好ましくは、そのソース（接地に接続された）からそのドレイン（それぞれ変圧器端子Ｖｓ＋およびＶｓ−に接続された）への寄生ｐｎダイオード接合をそれぞれ有するＮチャネルＭＯＳＦＥＴである。これら寄生ダイオードは、ＬＳＩＣ１８２を給電するために必要な初期開始電圧を生成するために用いられることができるダイオード・ブリッジを形成する。
【００６３】
さらに、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌ内の寄生ダイオードは、上記ダイオード１４６、１４８、１５０、および１５２に関連して記載されたように、ＳＳＩＣに関するＥＳＤ保護を提供するために使用されることもできる。この実施形態において、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌは、予測されたＥＳＤインパルス電圧および電流に耐えるように設計されるべきである。
【００６４】
本発明は、差動構成よりむしろ単一終端処理された構成で実施されることもできる。図７は、例示的な単一終端処理された実施形態を示す。この実施形態は、変圧器の一次および二次巻き線の負端子Ｖｐ−およびＶｓ−が、接地に接続され、かつ一次巻き線端子Ｖｐ＋およびＶｓ＋が、それぞれＲｘＲ＋およびＲｘＦ＋に直接接続されることを除いて、図５の両側終端処理された実施形態に類似する。図７の単一終端処理された実施形態は、図５の両側終端処理された実施形態と同一の方法で動作する。
【００６５】
図８のチャートは、本発明を使用して、システム側回路とライン側回路との間の電力転送の予測される有効性を示す。より詳細には、ｙ軸は、上述の差動整流バッファ実施形態におけるコンデンサＣＬを横切って生成されるライン側供給電圧ＶｄｄＬを表す。ｘ軸は、０から１．０（または０％から１００％）に及ぶ前方送信比を表す。ライン側供給電圧は、前方送信比に関わらず、驚くほど安定しているままである（２．７５Ｖから２．７９Ｖの間）ことが見られ得る。
【００６６】
本発明は、したがって、従来ＤＡＡに対していくつかの有意な利点を有する。第１に、変圧器は、一次巻き線と二次巻き線との間に優れた高電圧絶縁を提供する。第２に、共通モード雑音除去は、ＳＴＩＢ１３６およびインタフェースを横切る差動シグナリングの使用によって著しく改善される。上述のラッチング技術は、さらに共通モード雑音を低減する。なぜなら、三状態バッファが、共通モード雑音が、バリアを横切って転送されても、スイッチが分離される間に（三状態にされる）、それが増大するだけであるように、標準ビット期間の非常にわずかな部分だけで非エネーブル状態に置かれるからである。第３に、単一の変換器が、データおよび電力信号の両方のための絶縁バリアとして使用されるので、複数の構成部品の絶縁バリアを使用する従来技術のシステムと比較されたとき、構成部品コストにおける著しい節約をする。
【００６７】
最後に、ＳＴＩＢ１３６を使用することによって、必要であれば電話ラインからのわずかな電力がＬＳＩＣに必要であるように、大規模な電力がＳＳＩＣからＬＳＩＣへ転送されることを可能にする。例えば、典型的なモデムにおいて、ライン側ＤＡＡおよび結合される回路は、約２５ミリワットから約５０ミリワットの範囲の電力を必要とすることがある。本発明を使用して、電話ラインから電力をタッピングすることなく、ライン側回路を動作するのに十分なこの量の電力（約２５ミリワットから約５０ミリワット）は、システム側回路からライン側回路へ容易に転送されることができる。一般に、本発明を使用して転送されることができる電力の量は、ＳＴＩＢ１３６の電力転送容量より、三状態バッファにおける相補的なトランジスタの電流搬送容量によって主に制限される。したがって、５０ミリワットより大きな電力、約１００ミリワット以上の電力でさえ、ＳＴＩＢ１３６を横切って転送されることができるように、ライン側およびシステム側回路における大きな相補的なトランジスタを提供することが可能である。
【００６８】
本発明は、呼び出しが進行中（すなわち、オフ・フック状態）である間に、電話ラインから電力をタップする従来技術のライン側回路とともに使用されることができることが認識される。そうであれば、ライン側電力の一部は、電話ラインから得られることができ、一方、残りの部分は、上述の方法でシステム側回路によって供給されることができる。この変形形態において、ライン側回路によって必要な電力の任意の所望のパーセンテージ（０％から１００％）は、本発明を介してシステム側回路から供給されることができる。好ましくは、呼び出しの間にライン側回路によって必要な電力の少なくとも実質的な部分（例えば、約３０％）は、ＳＴＩＢ１３６を横切ってシステム側回路によって供給される。まださらに好ましくは、ＳＴＩＢ１３６を横切ってシステム側回路によって供給される電力量は、ライン側回路によって必要な電力の少なくとも大部分、少なくとも大部分以上、またはほぼ全体である。
【００６９】
本発明のシステム側インタフェース回路、ライン側インタフェース回路、および整流バッファならびに送信プロトコルが、ＳＴＩＢ１３６に関連して上述されたが、それらは、変圧器絶縁バリアでの使用に制限されないことも理解されるべきである。むしろ、それらは、例えば、２ワイヤ・ツイスト対または２コンデンサ・インタフェースなどの４ポート・インタフェースを含む、任意の送信媒体を用いて使用されることができる。
【００７０】
このように、データ信号および電力信号の両方を搬送することができる、ＤＡＡにおけるシステム側回路とライン側回路との間のデジタル通信リンクが記載された。しかしながら、本発明の前述の記載は、例示のみを目的とし、変形形態は、請求項に示される本発明の範囲から逸脱することなく当業者によって明らかであることが理解される。
【技術分野】
【０００１】
本発明は、一般に絶縁バリアによって分離された２つのデバイス間のデジタル通信に関する。
【背景技術】
【０００２】
世界中の監督官庁は、加入者機器を電話ネットワークに接続するための確立された基準および規約を有する。これら規約は、電話ネットワークへの損害を防ぎ、かつネットワークへ同様に接続される他の機器との干渉を緩和することを目的とする。しかしながら、規約は、しばしば困難な設計問題を呈する。
【０００３】
例えば、データ・モデムなどの加入者機器またはデータ通信機器は、加入者機器から生じる電圧サージまたは過渡電流が、電話ネットワークへの有害な影響を有することを妨げるために、いくつかの形態の電気絶縁を提供することを一般に必要とする。電気絶縁は、また、電話ラインと加入者機器との間の動作電圧における差異に関連する電位問題を対処する。より詳細には、電話ライン電圧は、所定のネットワークにわたって様々に変わり、しばしば加入者機器の動作電圧を超えることがある。米国において、１５００ボルト絶縁が、現在必要とされる。他の国において、規定された絶縁は、３０００ボルト〜４０００ボルトに達することがある。
【０００４】
多数の技術が、電気絶縁の必要なレベルを提供するために使用されてきた。例えば、大きなアナログ絶縁変圧器が、適切なレベルの電気絶縁を維持しながら、２ワイヤ電話ラインとモデムまたは他の回路のアナログ・フロント・エンドとの間のアナログ信号を磁気結合するためにしばしば用いられる。絶縁変圧器は、可能性がある有害な直流成分を妨げるように機能し、それによってデータ接続の両側を保護する。
【０００５】
絶縁変圧器は、一般に、データ・アクセス・アレンジメント（Data Access Arrangement、ＤＡＡ）としてモデム技術で参照される部分である。用語ＤＡＡは、中央オフィスで生じる公衆電話ネットワークと、ホスト・システムまたはデータ端末機器のデジタル・データ・バスとの間のインタフェースを提供する回路を一般に参照する。ＤＡＡは、電磁干渉／無線周波数干渉（Electromagnetic Interference/Radio Frequency Interference、ＥＭＩ／ＲＦＩ）の放出を制御するために、モデムまたは類似するデバイスを電話ラインから電気的に絶縁する。電気絶縁に加えて、ＤＡＡは、しばしば加入者機器に供給するために多数の信号（例えば、リング信号）を開発する。ＤＡＡは、標準の電話で使用されるＲＪ１１Ｃ接続などの電話ジャックを介して、電話ラインからの信号を受信することができる。
【０００６】
一般的に、多数の回路が、電話ラインから情報を引き出さなければならず、絶縁は、しばしば各信号がホスト・システムへ通信されかつホスト・システムから通信されることを必要とする。そのような回路は、送信および受信回路、リング信号検出回路、音声通信とデータ送信との間の切り替え回路、電話番号ダイヤリング回路、ライン電流検出回路、機器が機能電話ラインに結合されることを示す回路、およびライン分離検出回路を含むことができる。従来のＤＡＡ設計は、別個のライン側回路、およびＤＡＡの各機能のための高電圧絶縁バリアを横切る別個の信号経路を利用する。この従来の設計は、望ましくない多数の絶縁バリアを必要とする。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＤＡＡにおける絶縁バリアの数を低減するためのより最新の解決方法は、ＤＡＡ回路を、ライン側回路とシステム側回路とに分離することである。ライン側回路は、電話ラインに接続する必要があるアナログ構成部品を含み、一方、システム側回路は、一般に、デジタル信号処理回路およびホスト・システムと通信するためのインタフェース回路を含む。電話ラインから到来するアナログ・データ信号は、ライン側回路内のアナログ・デジタル変換器を介してデジタル化され、デジタル両方向シリアル通信リンクを介してシステム側回路への「デジタル」絶縁バリアを横切って送信される。デジタル・データ信号は、次に、システム側回路内のデジタル信号処理回路によって処理されることができる。逆に、ホスト・システムからのデジタル・データ信号は、ライン側回路へのデジタル絶縁バリアを通って両方向シリアル通信リンクを介して送信されることができ、ライン側回路で、デジタル・データ信号は、アナログ信号に変換されかつ電話ラインに配置される。
【０００８】
しかしながら、このより最新のＤＡＡで生じる問題は、ライン側回路は、ホスト・システム電力から絶縁される別個の直流電源が提供されなければならないことである。絶縁された電源を提供するために２つの主要なアプローチが提案された。第１のアプローチにおいて、電力は、デジタル・パルスのストリームの形態で別個の電力変換器を介して、ホスト・システムからライン側回路へ転送される。パルスは、ライン側回路における整流器を介して直流供給電圧に変換されることができる交流信号を形成する。このアプローチは、不利なことに、少なくとも２つの変圧器を必要とし、一方の変圧器は、デジタル・データ信号のための絶縁バリアとして機能し、他方の変圧器は、ライン側回路へ電力を提供する。
【０００９】
提案された第２のアプローチは、電話ライン自体からライン側回路に電力を引き出すものである。しかしながら、このアプローチは、実際に実施が困難である。なぜなら、ドイツおよびオーストリアを含む所定の国における電話通信システムの仕様は、ＤＡＡが電話ラインから使用することができる電力量を厳しく制限する。このアプローチは、加入者機器が、電話中央局から配置されることができる距離を低減する傾向も有する。なぜなら、加入者機器と電話会社の中央局との間の距離が増大するにつれ、電話ラインでの電圧降下が、増大するからである。
【課題を解決するための手段】
【００１０】
本発明は、データ信号を搬送することと、電話ラインから電力を引き出すことなくライン側回路を動作するために十分な電力を転送することの両方ができる、ＤＡＡ内のシステム側回路とライン側回路との間に単一のデジタル通信リンクを提供する。本発明者らは、膨大な量の電力が、絶縁変圧器を使用してシステム側インタフェース回路からライン側インタフェース回路へ送信されることができ、かつ絶縁バリアとして変圧器を使用する価格は、単一の絶縁変圧器を越えてデータおよび電力の両方を送信することによって著しく低減されることができることを認識した。したがって、本発明は、システム側インタフェース回路と、ライン側インタフェース回路と、データおよび電力信号の両方が送信されることができる変圧器を含む絶縁バリアとを備える。各インタフェース回路は、上流側通信回路（ライン側またはシステム側のいずれか）へ接続することができ、上流側通信回路から、それは、他方のインタフェース回路へ絶縁バリアを横切って送信されるべき前方進行データ信号を受信することができ、上流側通信回路へ、それは、他方のインタフェース回路から絶縁バリアを横切って受信されたデータ信号を渡すことができる。
【００１１】
各インタフェース回路は、好ましくは、インタフェース回路を送信モードまたは受信モードで動作させることができる、モード・スイッチおよび三状態バッファを含む。送信モードにおいて、インタフェース回路は、それぞれ上流側通信回路から絶縁バリアへ信号を渡す。受信モードにおいて、インタフェース回路は、絶縁バリアを横切って信号を受信しかつラッチする。システム側インタフェース回路において、このラッチング動作は、ライン側インタフェース回路がシステム側インタフェース回路へ信号を送信するときでも、システム側インタフェース回路が、ライン側インタフェース回路へ電力を転送することを可能にする。さらに、ライン側インタフェース回路において、ラッチング動作は、三状態バッファが整流器として作用することを可能にする。
【００１２】
本発明は、絶縁バリアを含む通信インタフェースで使用するための通信プロトコルをさらに提供する。通信プロトコル内の単一のフレームは、絶縁バリアの磁束平衡が維持されるようにマンチェスター符号化を介して符号化される、１つ以上の前方データ・ビット、１つ以上の前方制御ビット、１つ以上の逆データ・ビット、および１つ以上の逆制御ビットを含む。通信フレームは、フレーム内にある前方および逆データ・ビットの数に基づいて追加されまたは取り除かれることができる１つ以上の「パディング」ビットをさらに含むことができ、通信インタフェースは、固定されたクロック速度を維持しながら、１つ以上のデータ・スループット速度を収容することができる。フレームは、同一値を有する３つの連続サイクルを含む「同期」パターンをさらに含むこともできる。
【００１３】
本発明は、上記通信プロトコルによる絶縁バリアを横切る信号を通信する方法も提供する。
【００１４】
本発明の様々な実施形態は、添付の図面に関連して詳細に以下に記載される。
【図面の簡単な説明】
【００１５】
【図１】本発明によるデジタル通信リンクを示すブロック図である。
【図２】本発明によるデジタル通信リンクの動作を示すタイミング図である。
【図３】本発明によるデジタル通信リンクで使用するのに適したフレームの構成要素を示すフレーム図である。
【図４】本発明によるデジタル通信リンクで使用するのに適した、奇数番号の量のサイクルを有するフレームの構成要素を示すさらなるフレーム図である。
【図５】本発明によるデジタル通信リンクをさらに示す回路図である。
【図６】本発明によるデジタル通信リンクにおける電力の転送を示す概念図である。
【図７】本発明によるデジタル通信リンクの単一終端処理された実施形態を示す回路図である。
【図８】本発明によるデジタル通信リンクにおける、電力転送と前方逆送信率との間の関係を示すグラフである。
【発明を実施するための形態】
【００１６】
本発明は、ＤＡＡにおけるライン側回路とシステム側回路との間の絶縁されたデジタル通信リンクを提供する。本発明によれば、単一の変圧器が、絶縁バリアとして用いられる。単一変圧器絶縁バリア（Single-Transformer Isolation Barrier、ＳＴＩＢ）を使用して、十分大きな量の電力が、電力の主な源として電話ラインを頼ることなく、ライン側インタフェース回路（Line-side Interface Circuit、ＬＳＩＣ）を動作するために、システム側インタフェース回路（System-side Interface Circuit、ＳＳＩＣ）から転送されることができる。ＳＴＩＢは、両方向データ、クロック、および電力信号を搬送することができる。
【００１７】
図１は、本発明によるデジタル通信リンクを示す。デジタル通信リンク１００は、ＳＴＩＢ１３６によって分離される、システム側インタフェース回路（ＳＳＩＣ）１８０およびライン側インタフェース回路（ＬＳＩＣ）１８２を備える。好ましくは、各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、それぞれ単一の集積回路に集積される。ＳＴＩＢ１３６は、好ましくは、高電力容量および低インピーダンスを有する表面実装構成部品である。各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、ＳＴＩＢ１３６を横切って信号を送信するために、ＳＴＩＢ１３６に接続された（ノード１２６および１３８で）少なくとも１つの三状態バッファ１０８、１５６を含む。各ＳＳＩＣ１８０およびＬＳＩＣ１８２は、他のインタフェース回路によって送信される信号を受信するために、ＳＴＩＢ１３６に接続された受信バッファ１３３、１７６をさらに含む。各バッファ１０８、１５６、１３３、および１７６は、好ましくは増幅タイプのバッファであり、増幅タイプのバッファは、それぞれ、ＳＴＩＢ１３６を横切って送信されるべき信号、またはＳＴＩＢ１３６を介して受信される受信信号のいずれかを増幅する。
【００１８】
ＳＳＩＣ１８０およびＬＳＩＣ１８２は、三状態バッファ１０８および１５６とともにプッシュ・プル増幅器を形成することができる、追加の三状態バッファ１１４および１７２、ならびに結合されるインバータ１０６、１６８も含むことができる。プッシュ・プル（または「両側終端処理された」）構成は、高電力容量、およびＳＴＩＢ１３６の一次および／または二次巻き線両端間の大きな電圧変動を提供する。
【００１９】
デジタル通信リンク１００において、電力とデータの両方は、フレーム・ベースのＴＤＭ（Time-Division-Multiplexed、時分割多重）通信プロトコルを介して、ＳＴＩＢ１３６を横切ってＳＳＩＣ１８０とＬＳＩＣ１８２との間で通信されることができる。所定の時間期間を表す各フレームにおいて、ＳＳＩＣ１８０およびＬＳＩＣ１８２は、選択制御論理（図示せず）によって提供される制御信号ＳｅｌＦおよびＳｅｌＲによって決定されるように、送信と受信とを交互にする。フレームの第１の期間の間に、例えば、ピン１０４の所定の選択制御信号ＳｅｌＦは、システム側で三状態バッファ１０８、１１４をエネーブルし、一方、ピン１６６の相補的な制御信号ＳｅｌＲ入力は、ライン側で三状態バッファ１５６、１７２をディセーブルする。結果として、ピン１０２で受信される前方進行データ信号ＴｘＦ（前方進行パルス・ストリーム）は、変圧器Ｔ１のシステム側巻き線上のシステム側の三状態バッファ１０８、１１４を介して増幅されかつ送信され、その後、変圧器Ｔ１のライン側巻き線を介してライン側受信バッファ１７６に渡される。前方進行データ信号は、次に、前方データ信号ＲｘＦとしてピン１７８に出力される。同様に、ライン側からシステム側への逆送信のために、制御信号ＳｅｌＦおよびＳｅｌＲは、三状態バッファ１５６、１７２をエネーブルし、かつ三状態バッファ１０８、１１４をディセーブルするために提供される。データ信号ＴｘＲ（逆進行パルス・ストリーム）は、次に、変圧器を横切って増幅されかつ送信され、受信バッファ１３３で受信され、かつ逆データ信号ＲｘＲとして出力される。
【００２０】
ＬＳＩＣ１８２は、好ましくは、ＳＴＩＢ１３６を横切るＳＳＩＣ１８０から電力を受信するための電力回路を含む。より詳細には、整流器１４４および供給コンデンサ１５４などの格納デバイスは、（ノード１３８、１４０で）ＳＴＩＢ１３６の二次巻き線を横切って接続される。整流器１４４は、示されるようにダイオード１４６、１４８、１５０、および１５２を備えるダイオード・ブリッジ整流器であり得る。ダイオード１４６、１４８、１５０、および１５２は、好ましくは、低ターン・オン電圧を有するショットキー・ダイオードである。整流器１４４および供給コンデンサ１５４を介して、変圧器Ｔ１のライン側巻き線で表れる信号ＴｘＦを備える前方データ・パルス・ストリーム（交流信号を有効に表す）は、ノード１６２で直流電圧ＶｄｄＬに変換されることができる。この直流電圧ＶｄｄＬは、次に、ライン側回路のための供給電圧を提供するために使用されることができる。
【００２１】
整流器１４４は、ＬＳＩＣ１８２として同一の集積回路ダイ上に集積された４つのダイオードから実施され、かつＬＳＩＣ１８２を変圧器のライン側に接続する端子の対に接続されることができる。この実施において、各パッド（ノード１３８および１４０で）は、正の電圧供給ＶｄｄＬまで「アップ」接続されるダイオード、および接地まで「ダウン」接続されるダイオードが設けられ、このように整流ブリッジを形成する。したがって、ダイオード対１４６、１４８および１５０、１５２は、それぞれノード１４２および１７４で入力信号のための半波整流器を形成し、かつノード１４２とノード１７４との間の差動信号のための全波整流器をともに形成する。この実施形態において、入力信号は、好ましくは、ダイオード整流器１４４を動作させるのに十分に大きな（すなわち、ダイオードのカットイン電圧より大きな増幅を有する）平均エネルギを有する。
【００２２】
好ましくは、ダイオード１４６、１４８、１５０、および１５２は、約１０００ボルトから約２０００ボルトの過渡ＥＳＤインパルスに耐えることができ、静電放電から集積回路ダイを保護するために十分な電流搬送容量を有する。ＥＳＤイベントが生じたときに、過渡電圧は、適切な供給レール（接地または供給電圧ＶｄｄＬ）に単にシャントされる。この実施形態において、ダイオード１４６、１４８、１５０、および１５２は、整流ダイオードとしてだけではなく、ＬＳＩＣ１８２のための入力ピンのための主要なＥＳＤ保護ダイオードとして作用し、実際にこれらピンのための単一のＥＳＤ保護デバイスとして作用することができる。
【００２３】
同期整流器は、上述されたダイオード・ブリッジ整流器の代わりとして、またはそれと組み合わせてのいずれかで使用されることもできる。ダイオード・ブリッジおよび同期整流器の両方が存在するなら、ダイオード・ブリッジは、ＬＳＩＣ１８２が初期的に給電される間に（例えば、同期整流器のための制御論理が、動作するための十分な電圧が無い間に）、動作に必要な初期開始電圧を生成するために使用されることができる。同期整流器は、次に、初期開始電圧が、同期整流器を動作させるのに十分に高いレベルに達した後で、整流のために使用されることができる。さらなる実施形態において、ダイオード１４６、１４８、１５０、および１５２は、以下にさらに記載されるように、同期整流器におけるトランジスタの様々な半導体接合によって形成される寄生ダイオードであり得る。
【００２４】
デジタル通信リンク１００の動作およびその中の様々な信号は、図２に示されるタイミング図を参照してより完全に理解されることができる。適切なＴＤＭプロトコルは、ビット期間２０２から２０７として示される反復フレーム２００に基づくことができる。ビット期間２０１の間（フレーム２００の開始前のビット期間）に、制御信号ＳｅｌＦは、エネーブルされ（２１０で）、一方、制御信号ＳｅｌＲは、ディセーブルされ（２２２で）、かつビット期間２０２および２０３ならびにビット期間２０４の初期部分を通してそれらのそれぞれの状態で連続する。結果として、ビット期間２０２、２０３、および２０４の間に、信号ＴｘＦ（前方パルス・ストリーム）は、ＴｘＦおよびＲｘＦラインにおいて単一の斜線で示されるように、変圧器Ｔ１を横切って三状態バッファ１０８および１１４を介して送信され、かつ信号ＲｘＦとして受信される。
【００２５】
ＬＳＩＣ１８２は、フレーム２００のより遅い部分の間、すなわちビット期間２０５〜２０７の間に送信される。ビット期間２０４の間に、制御信号ＳｅｌＦおよびＳｅｌＲは、ライン側の三状態バッファ１５６、１７２がエネーブルされ、一方、システム側の三状態バッファ１０８、１１４がディセーブルされるように、極性が逆にされる。したがって、ビット期間２０５〜２０７の間に、信号ＴｘＦ（逆パルス・ストリーム）は、ビット期間２０５〜２０７の間にＴｘＲおよびＲｘＲラインにおいて交差する斜線で示されるように、変圧器Ｔ１を横切ってライン側の三状態バッファ１５６、１７２を介して送信され、かつ信号ＲｘＲとして受信される。
【００２６】
受信バッファ１３３および１７６は、アクティブ・スルーアウト・フレーム２００であり得る。したがって、システム側の信号ＴｘＦは、次に、フレーム２００の第1の部分中、それぞれ両方のバッファ１３３およびバッファ１７６によって受信され、かつピン１３２および１７８で出力されることができる。対応して、フレーム２００の第２の部分の間、ライン側で信号ＴｘＲは、両方のバッファ１３３および１７６によって受信される。このため、図２におけるＲｘＦおよびＲｘＲ信号は、ただ一つの信号ラインによって表され、ＲｘＦ／ＲｘＲで示される。図２における信号ＥｎＦおよびＥｎＲは、電力転送を改善するために使用され、以下にさらに記載される。
【００２７】
変圧器の飽和を避けるために、ＳＴＩＢ１３６を横切る通信信号は、好ましくは磁束平衡される。例示として、最新のモデム・システムでの使用に適している変圧器の磁束と巻き数の積の限界は、約２．３５マイクロボルト秒、または３．６ボルトで６５２．５ナノ秒であり得る。したがって、送信プロトコルは、例えば２つのデータ・フレームにわたって直流平衡化されたコードを提供すべきである。例示として、マンチェスター符号化または交互マーク反転（Alternate Mark Inversion、ＡＭＩ）が、本発明で容易に用いられることができる。
【００２８】
図３は、本発明での使用に適した通信プロトコルを示し、ＳＴＩＢ１３６の磁束は、マンチェスター・タイプの符号化方法（すなわち、２ビット・シーケンス０１として０ビットを符号化し、かつ２ビット・シーケンス１０として１ビットを符号化する）を使用して平衡化される。上記図２のプロトコルとは対照的に、図３のプロトコルは、時分割多重化を用いるが、フレーミング・シーケンスの前方送信を可能にするために、ＳＳＩＣ１８０およびＬＳＩＣ１８２への異なる量の時間を割り当てる。
【００２９】
より詳細には、図３のプロトコルにおいて、ＳＳＩＣ１８０は、時間スロット３０１〜３０８の間に送信し、ＬＳＩＣ１８２は、時間スロット３０９〜３１２の間に送信する。図３における基本フレーム３２２は、以下を含むことができる。
【００３０】
（１）時間スロット３０１および３０２の間の前方データ・ビット（ＮＯＴ ＤＦが続くＤＦとしてマンチェスター符号化されて示される）、
（２）時間スロット３０３および３０４の間の前方制御ビット（ＣＦ、ＮＯＴ ＣＦとして示される）、
（３）時間スロット３０５〜３０８の間の所定の前方フレーミング・シーケンス３２６（ＮＯＴ ＣＦ、ＮＯＴ ＣＦ、ＣＦ、ＣＦとして示される）、
（４）時間スロット３０９および３１０の間の逆データ・ビット（ＤＲ、ＮＯＴ ＤＲとして示される）、
（５）時間スロット３１１および３１２の間の逆制御ビット（ＣＲ、ＮＯＴ ＣＲとして示される）。
【００３１】
図３のプロトコルは、フレーム・サイズを調整するために追加されまたは取り除かれることができるダミーまたはパディング・ビット３３０も含むことができる。このように、広範なデータ速度は、ＳＳＩＣ１８０およびＬＳＩＣ１８２のクロック速度を変更することなく調節されることができる。例示として、磁束平衡を達成するために交互の値の６個のパディング・ビット（例えば、０、１、０、１、０、１）が、時間スロット３１３〜３１８内に示される。図４に示されるように、奇数番号のパディング・ビットは、２つの連続するフレーム、すなわちフレームｋおよびフレームｋ＋１にわたって、パディング・ビットの磁束を平衡化することによって調節されることもできる。例えば、フレームｋが、パディング・ビット・シーケンス[０１０１０]を含むなら、フレームｋ＋１は、シーケンス[１０１０１]を含むことができる。
【００３２】
前方フレーミング・シーケンスは、フレームが開始しかつ／または終了する場所を識別するために使用されることができる任意の独特なビット値のシーケンスであり得る。例えば、図３に示されるプロトコルにおいて、時間スロット３０４内の逆制御ビット（ＮＯＴ ＣＦ）は、その後、時間スロット３０５および３０６において２回繰り返される。この三回繰り返された値は、容易に識別されることができる独特な同期化（ｓｙｎｃ）パターンを提供し、マンチェスター符号化される限り、信号（０１、１０）は、同一値の３個の時間スロット・シーケンスを決して結果として生じない。この同期化パターンのための適切な検出回路は、例えば、３ビット・シフト・レジスタを介して実施されることができ、レジスタ内の各ビットは、三回繰り返された値が検出されたとき、信号を出力する３入力ＡＮＤゲートに提供される。他のフレーム検出技術が、上述された同期化パターンの代わりに使用されることもできる。例えば、大きなバッファが、到来するデータを格納するために使用されることができ、バッファリングされたデータは、次に、当技術で知られている技術によってフレーミングを決定するために、マイクロプロセッサによって統計的に解析されることができる。
【００３３】
図５および図６は、本発明のさらなる実施形態を示し、図１に示されるＬＳＩＣ１８２の整流器および三状態バッファの機能は、新規な「整流バッファ」によって提供され、インタフェース回路は、ＳＳＩＣ１８０からＬＳＩＣ１８２への電力の転送を強化するフィードバック経路を含む。図５を参照すると、整流バッファ５０４は、供給コンデンサおよびインタフェース端子Ｖｓ＋を介してＳＴＩＢ１３６に接続された三状態バッファ１５６と、三状態バッファに接続されたモード・スイッチＭＸ１Ｌと、ＳＴＩＢ１３６とモード・スイッチＭＸ１Ｌとの間のフィードバック経路５０８とを備える。整流バッファ５０４は、さらに、信号ＲｘＦ＋を出力するための「受信出力端子」と、信号ＴｘＲ＋を受信するための送信入力端子を有する。三状態バッファ１５６は、次に、相補的なトランジスタ対Ｍ１Ｌ（ＰチャネルＭＯＳＦＥＴ）およびＭ２Ｌ（ＮチャネルＭＯＳＦＥＴ）と、対における一方のトランジスタ（Ｍ１Ｌ）に接続されたＮＡＮＤ論理ゲートＮＤ１Ｌと、対における他方のトランジスタ（Ｍ２Ｌ）に接続されたＮＯＲ論理ゲートＮＲ２Ｌと、ＮＡＮＤおよびＮＯＲゲートのＥＮＡＢＬＥ入力間に接続されたインバータＩＮ１Ｌとを備える。
【００３４】
本発明のこの実施形態による、三状態バッファ内の相補的なトランジスタ対１５６、１７２は、ＳＳＩＣ１８０へ信号を送信するための出力ドライバ、およびＳＳＩＣ１８０から受信された信号を整流するための同期整流器の両方として作用する。整流バッファ５０４は、モード・スイッチＭＸ１Ｌの状態に応じて送信モードおよび整流モードの２つのモードを有効に有する。モード・スイッチＭＸ１Ｌは、次に、ライン側インタフェース制御論理（図示せず）によって制御される。
【００３５】
ＬＳＩＣ１８２およびＳＳＩＣ１８０は、好ましくは、図２〜図４に示されるＴＭＤプロトコルなどのＴＤＭプロトコルにしたがって通信するように構成される。特に、ＳＳＩＣ１８０は、ＴＤＭフレームの所定の時間スロットの間（「前方送信期間」）に送信し、ＬＳＩＣ１８２は、フレームの異なる時間スロットの間（「逆送信期間」）に送信する。前方送信期間の間、ＳＳＩＣ１８０がＳＴＩＢ１３６を越えて送信する一方、ライン側インタフェース制御論理（図示せず）は、整流バッファを整流モードにするために適切なＳｅｌＲ信号（例えば、ゼロ・ボルト信号）を提供し、整流モードにおいて、ＳＳＩＣ１８０によって送信された前方データ内のエネルギの実質的な部分が、供給コンデンサＣＬに逸らされかつ格納される。逆送信期間の間、ＬＳＩＣ１８２が、ＳＴＩＢ１３６を越えて逆データを送信するように予定されるとき、整流バッファを従来の三状態バッファとして動作させる（すなわち、ＳＴＩＢ１３６を介してＳＬＩＣからＳＳＩＣ１８０へデータ信号を渡す）適切なＳｅｌＲ信号（例えば、３．５ボルト信号）が提供される。
【００３６】
ＳＴＩＢ１３６を越えて送信される信号は、好ましくは差動信号（別名、両側終端処理されたまたは接地されていない）であるので、第２の整流バッファ５０６も、ＬＳＩＣ１８２内に提供されることができる。第２の整流バッファ５０６は、同様に、三状態バッファ１７２、モード・スイッチＭＸ２Ｌ、およびフィードバック経路５１０を含む。三状態バッファ１７２は、相補的なトランジスタＭ３ＬおよびＭ４Ｌ、ＮＡＮＤ論理ゲートＮＤ３Ｌ、ＮＯＲ倫理ゲートＮＲ４Ｌ、およびインバータＩＮ３Ｌを含む。整流バッファ１５６および整流バッファ１７２は、ともに差動整流バッファ５１２を形成する。
【００３７】
図６は、ＬＳＩＣ１８２内の供給コンデンサＣＬに電力を提供するために、差動整流バッファ５１２がどうのようにＳＴＩＢ１３６を越えてＳＳＩＣ１８０によって送信される差動信号を整流するように動作することができるかを示す。図６は、差動整流バッファ（結合される内部抵抗を有するスイッチＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌによって表される）および供給コンデンサＣＬへ、ＳＴＩＢ１３６を介して接続された差動プッシュ・プル送信器（結合される内部抵抗を有するスイッチＭ１Ｓ、Ｍ２Ｓ、Ｍ３Ｓ、およびＭ４Ｓによって表される）の簡略化された回路図のいくつかの状態を示す。回路の３つの連続する状態が、図６１０、６２０、および６３０に示され、送信器は、値「１」（図６１０）の送信から値「０」（図６３０）へ移行する。差動送信器は、従来、プッシュ・プル構成の２組の相補的なトランジスタを介して実施されるので、スイッチＭ１ＳおよびＭ２Ｓは、差動送信器の上方レグにおける２つの相補的なトランジスタを表し、一方、スイッチＭ３ＳおよびＭ４Ｓは、下方レグにおける２つの相補的なトランジスタを表す。
【００３８】
本発明によれば、差動整流バッファ５１２を備えるスイッチは、同期整流器として動作される。図６１０は、「１」送信ビットが、スイッチＭ１ＳおよびＭ４Ｓを閉鎖しかつスイッチＭ２ＳおよびＭ３Ｓを開放することによって、ＳＳＩＣ１８０からＬＳＩＣ１８２へ送信される、回路の例示的な状態を示す。前方電流ループは、供給源Ｖｓｐｌｙから、スイッチＭ１Ｓを通り、ＳＴＩＢ１３６の一次巻き線を通り、最終的にスイッチＭ４Ｓを通り接地へ作られる（内部抵抗を無視して）。ライン側で、スイッチＭ１ＬおよびＭ４Ｌは閉鎖され、一方、スイッチＭ２ＬおよびＭ３Ｌは開放される。結果として、ＳＴＩＢ１３６の二次巻き線に与えられる電流は、スイッチＭ１Ｌを通り、負荷インピーダンスＲＬを通り、最終的にスイッチＭ４Ｌを通って流れ、一方、同時に供給コンデンサＣＬを充電する。
【００３９】
図６２０において、差動整流バッファ内の全てのスイッチは、ＳＴＩＢ１３６の二次巻き線を通る電流の流れを遮断するために開放される。この時間期間の間、ＬＳＩＣ１８２負荷は、供給コンデンサＣＬによってだけ供給される。変圧器の二次巻き線を通るライン側の負荷電流が存在しないので、変圧器の一次巻き線の極性は、スイッチＭ２ＳおよびＭ３Ｓを閉鎖しかつスイッチＭ１ＳおよびＭ４Ｓを開放することによって容易に変更されることができる。したがって、図６２０内の送信器内の電流経路は、供給源Ｖｓｐｌｙから、スイッチＭ３Ｓを通り、変圧器の一次巻き線（反対の極性を有する）を通り、次にスイッチＭ２Ｓを通り接地までである。
【００４０】
最後に、図６３０において、ライン側のスイッチＭ１ＬおよびＭ４Ｌは開放され、一方、スイッチＭ２ＬおよびＭ３Ｌは閉鎖される。変圧器の極性が、フリップされているので、変圧器の二次巻き線は、今や正しい極性で負荷に再接続される。電流は、まだコンデンサＣＬの正端子に流れ、したがって電力は、「０」値がＳＳＩＣ１８０によって送信されるビット期間の間に、ＳＳＩＣ１８０からＬＳＩＣ１８２へ転送され続ける。したがって、ＳＳＩＣ１８０からの信号は、実質的にその信号と同期してスイッチＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌを動作することによって、差動整流バッファによって整流される。
【００４１】
図６２０に示される「ブレーク・ビフォア・メーク」ステップは、任意選択である。しかしながら、それが省略されるなら、システム側送信器は、恐らく、変圧器の二次巻き線を通る電流の流れを無効にするために、ライン側スイッチより著しくより強力（したがってより大きい）でなければならない。対照的に、上述の「ブレーク・ビフォア・メーク」実施において、ライン側スイッチは、システム側スイッチのサイズとほぼ等しくあり得る。ブレーク・ビフォア・メークの時間間隔は、好ましくは、二次巻き線内の電流の流れを遮断または実質的に低減するために十分に長い。所定のアプリケーションにおいて、例えば、高速モデム・アプリケーションにおいて、数ナノ秒の時間間隔が、この目的に十分である。
【００４２】
図５を再び参照すると、図５に示された実施形態における様々な信号が、以下の表に示される。全ての信号は、選択信号およびエネーブル信号を除いて、差動的または相補的である。
【００４３】
【表１−１】
【００４４】
【表１−２】
【００４５】
ＲｘＦ＋信号は、変圧器の二次巻き線の負端子Ｖｓ−から得られ、次にインバータＩＮ２Ｌによって反転され、一方、ＲｘＦ−信号は、変圧器の二次巻き線の正端子Ｖｓ＋から得られ、次にインバータＩＮ４Ｌによって反転される。結果として、ＲｘＦ＋での信号は、端子Ｖｓ＋での信号値を追跡し、ＲｘＦ−での信号は、端子Ｖｓ−での信号値を追跡する。
【００４６】
上記で言及したように、ＳｅｌＲ信号は、差動整流バッファのモードを制御する。モード・スイッチＭＸ１Ｓは、モード・スイッチＭＸ１ＳのピンＳＤでのＳｅｌＲ信号入力の値に応じて、ピンＤ０でのＲｘＦ＋信号またはピンＤ１でのＴｘＲ＋信号のいずれかを選択するためのマルチプレクサとして動作する。
【００４７】
信号ＳｅｌＦがローである（例えば、「整流」モードのために）なら、ＲｘＦ＋信号は、モード・スイッチＭＸ１ＳのＺ出力ピンに選択されかつ渡される。モード・スイッチＭＸ１Ｓからの信号出力は、次に三状態バッファ１５６に入力され、三状態バッファ１５６における相補的なトランジスタＭ１ＬおよびＭ２Ｌは、ＲｘＦ＋値をとる。例えば、ＲｘＦ＋信号が「ハイ」であるとき、トランジスタＭ２Ｌは開放し（すなわち、実質的に非導通状態に入り）、かつトランジスタＭ１Ｌは閉鎖し（すなわち、実質的に導通状態に入り）、変圧器の二次巻き線の正端子を供給コンデンサＣＬに有効に接続し、それによって供給コンデンサを供給電圧ＶｄｄＬに充電する。同時に、対応するＲｘＦ−信号は、ＲｘＦ＋信号の逆であるから、それは、ローになる。モード・スイッチＭＸ２Ｌは、ローＲｘＦ−信号を三状態バッファ１７２に渡し、トランジスタＭ３Ｌを開放させかつトランジスタＭ４Ｌを閉鎖する。変圧器の二次巻き線の負端子Ｖｓ−は、このようにライン側の絶縁された接地に有効に接続される。このように、（ａ）変圧器の二次巻き線の正端子Ｖｓ＋、（ｂ）トランジスタＭ１Ｌ、（ｃ）供給コンデンサＣＬ、（ｄ）絶縁された接地ノード、および（ｅ）変圧器の二次巻き線の負端子Ｖｓ−を通って形成される電流ループが完成し、電力が、このようにＳＳＩＣ１８０からＬＳＩＣ１８２へ送信される。
【００４８】
一旦、ＲｘＦ＋およびＲｘＦ−信号に関する所定の値が確立されると、ＳｅｌＲ信号がローであるなら、かつ三状態バッファが適切なＥｎＲ信号によって「エネーブル」されるとさらに仮定して、有効に値をラッチする正フィードバック・ループが作られる。ＳＳＩＣ１８０のトランジスタが、ＬＳＩＣ１８２のトランジスタを「無効にする」のに十分に大きくないなら、このラッチング効果は、大きな問題であり得る。したがって、本発明は、図６を参照して記載されるように、ラッチを中断しかつ新たな送信値が変圧器に課されることを可能にする、「ブレーク・ビフォア・メーク」スイッチング方法を提供する。特に、ＥｎＲ信号は、短い時間について三状態バッファをディセーブルするために使用されることができ、それによって、ラッチを中断し、かつ送信回路がより容易に変圧器を新たなデータ状態（ハイまたはローのいずれか）に課すことを可能にする。代わりに、選択ライン（ＳｅｌＦおよびＳｅｌＲ）は、ラッチをディセーブルしまたは中断するために使用されることもできる。
【００４９】
差動整流バッファを「送信」モードにするために、「ハイ」ＳｅｌＲ信号は、モード・スイッチＭＸ１ＬおよびＭＸ２Ｌに提供される。到来するデータＴｘＲ＋およびＴｘＲ−は、したがってモード・スイッチＭＸ１ＬおよびＭＸ２Ｌを通って三状態バッファ１５６、１７２へ渡される。したがって相補的なトランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌは、変圧器の二次巻き線にＴｘＲ値を課し、それによって逆データをＳＳＩＣ１８０へ送信する。
【００５０】
上述の差動整流バッファ構成は、図５に示されるようにＳＳＩＣ１８０に適用されることもできる。ＳＳＩＣ１８０が送信より受信するとき、ＴＤＭ時間間隔の間に、三状態バッファ１０８および１１４は、モード・スイッチＭＸ１ＳおよびＭＸ２Ｓならびに三状態バッファ１０８および１１４を通る正フィードバックの結果として、ＬＳＩＣ１８２によって送信される前方パルス・ストリームをラッチさせかつ反射させる。各ＴＤＭビット期間の終了時に、新たな値がＬＳＩＣ１８２に送信される直前に、ＳＳＩＣ１８０スイッチは、上述の同じ「ブレーク・ビフォア・メーク」方法で短い時間の期間について簡単にディセーブルされる（例えば、高インピーダンス状態に置かれる）。ＬＳＩＣ１８２は、したがって、ＳＳＩＣドライバからの干渉なしに、変圧器に新たなデータ値を課す機会を有する。ＳＳＩＣ１８０スイッチが再びエネーブルされるとき、ＳＳＩＣ１８０は、新たな値をラッチしかつ増幅する。実際には、送信回路と受信回路との間にマスタ・スレーブ関係が生じ、スレーブ回路は、マスタによって送信される値にラッチする。
【００５１】
有意に、一旦、ＳＳＩＣ１８０における三状態バッファ１０８および１１４は、所定の値をラッチすると、増幅された駆動電流は、トランジスタＭ１Ｓ、Ｍ２Ｓ、Ｍ３Ｓ、およびＭ４Ｓを通って供給源Ｖｓｐｌｙから流れる。この増幅された電流は、変圧器の一次巻き線内の電流に加えられ、このように応じてより大きな電流を変圧器の二次巻き線を通って流れさせ、実際に、ＬＳＩＣ１８２内の整流器へ転送される補足的なパルス・ストリームを生成する。より詳細には、変圧器の二次巻き線に生じる追加の電流は、システム側の供給源Ｖｓｐｌｙ内で生じ、かつライン側の供給コンデンサＣＬに転送される電力およびエネルギを表す。このように、ラッチされた状態において、ＬＳＩＣ１８２が送信しても、電力は、ＳＴＩＢ１３６からＬＳＩＣ１８２に前方へ実際に転送されることができる。結果として、供給コンデンサＣＬでの電圧の安定性が、劇的に改善される。なぜなら、電力は、ＳＳＩＣ１８０が送信するとき、およびＬＳＩＣ１８２が送信するときの両方で、ＬＳＩＣ１８２に転送される。
【００５２】
ＬＳＩＣ１８２およびＳＳＩＣ１８０の動作は、図５とともに図２におけるタイミング図を参照してさらに理解されることができる。ＳＳＩＣ１８０が、ＬＳＩＣ１８２に送信しようとしていると仮定すると、信号ＳｅｌＦは、「ハイ」に移行させ（２１０）、かつ信号ＳｅｌＲは、ローに移行させる（２２２）。したがって、モード・スイッチＭＸ１ＳおよびＭＸ２Ｓは、ＴｘＦ（＋／−）信号を選択しかつ出力するために設定される。「ハイ」ＴｘＦ＋信号（ビット期間２１０内の２１２）は、このように、「ハイ」信号としてノードＶｉｎＳ＋に渡され、一方、対応する差動「ロー」ＴｘＦ−信号は、ノードＶｉｎＳ−に渡される。ノードＶｉｎＳ＋およびＶｉｎＳ−での信号は、次に、論理ゲートＮＤ１Ｓ、ＮＤ３Ｓ、ならびにＮＯＲゲートＮＲ２ＳおよびＮＲ４Ｓに入力される。
【００５３】
ＥｎＦ信号も、論理ゲートＮＤ１ＳおよびＮＤ３Ｓに入力され、一方、その反転（インバータＩＮ１ＳおよびＩＮ３Ｓの後）が、論理ゲートＮＲ２ＳおよびＮＲ４Ｓに入力される。ＥｎＦ信号がハイであり（２１４）、かつＶｉｎＳ＋信号（ハイＴｘＦ信号２１２に対応する）もハイであるので、論理ゲートＮＤ１Ｓは、その出力で「ロー」信号を生成し、ｐ型トランジスタＭ１Ｓを「閉鎖」させ、それによって、変圧器Ｔ１のＶｐ＋端子を供給電圧ＶｄｄＳに有効に接続する。同時に、ＥｎＦ信号の反転が「ロー」信号であり、かつＶｉｎＳ＋信号が「ハイ」であるので、ＮＯＲゲートＮＲ２Ｓは、その出力で「ロー」信号を生成し、ｎ型トランジスタＭ２Ｓを開放させ、それによって、変圧器Ｔ１のＶｐ＋端子と接地との間の経路を遮断する。
【００５４】
それとは逆に、「ハイ」ＥｎＦ信号およびその「ロー」反転とともに、ＶｉｎＳ−での「ロー」信号の結果として、論理ゲートＮＤ３Ｓは、ｐ型トランジスタＭ３Ｓに「ハイ」信号を出力し、かつそれを開放させ、一方、論理ゲートＮＲ４Ｓは、トランジスタＭ４Ｓに「ロー」信号を出力し、それを閉鎖させる。結果として、変圧器Ｔ１の端子Ｖｐ−は、有効に接地に接続される。したがって、ＴｘＦでの「ハイ」信号入力は、変圧器の二次巻き線に「ハイ」信号を生じ、端子Ｖｐ＋は、供給電圧ＶｄｄＳに有効に接続され、かつ端子Ｖｐ−は、接地に有効に接続されることが見られることができる。この時間期間の間に、電流が所望の方向の流れる傾向を有するように、端子Ｖｐ＋での電圧は、好ましくは、供給電圧ＶｄｄＳ以上であり、端子Ｖｐ−での電圧は、好ましくは、接地での電圧以下であることが理解されるべきである。
【００５５】
「ハイ」信号が、変圧器の一次巻き線Ｖｐに配置される直前に、受信ラッチ、三状態バッファ、およびＬＳＩＣ１８２内の結合されるトランジスタは、「ロー」ＥｎＲ信号（図２における時間２１８で）によってディセーブルされることができる。結果として、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、Ｍ４Ｌは、全て非導通状態に置かれ、そうでなければ、変圧器Ｔ１の一次巻き線および二次巻き線に「ハイ」Ｖｐ信号を課すことに抵抗する傾向を有する反対側の電圧または電流が存在しない。したがって、「ロー」ＥｎＲ信号は、三状態バッファをディセーブルし、ラッチされた信号の強化を中断する。
【００５６】
変圧器Ｔ１での値における変化に抵抗する傾向を有する二次巻き線に電流が無いので、Ｖｐ＋での「ハイ」信号をＶｓ＋での「ハイ」信号へ移し、かつＶｐ−での「ロー」信号をＶｓ−での「ロー」信号へ移すことを、より容易に可能である。Ｖｓ＋およびＶｓ−での「ハイ」および「ロー」信号は、それぞれＲｘＦ−およびＲｘＦ＋に受信された「ロー」および「ハイ」信号を生成するために、それぞれインバータＩＮ４ＬおよびＩＮ２Ｌによって反転される。
【００５７】
ＬＳＩＣ１８２は、好ましくは、モード・スイッチＭＸ１ＬおよびＭＸ２Ｌに、逆送信信号ＴｘＲの代わりに受信信号ＲｘＦ−およびＲｘＦ＋を選択させかつ出力させる、２２２での「ロー」ＳｅｌＲ信号によって「受信」または「ラッチ」モードに置かれる。したがって、モード・スイッチＭＸ１Ｌは、ＶｉｎＬ＋に「ロー」信号を出力し、一方、モード・スイッチＭＸ２Ｌは、ＶｉｎＬ−に「ハイ」信号を出力する。
【００５８】
一方では、ＥｎＲ信号は、「ハイ」状態に戻り（図２における２２０で）、したがってＮＡＮＤおよびＮＯＲゲートを動作状態にする。この点で論理ゲートＮＤ１Ｌは、その入力として、ＶｉｎＬ＋で「ハイ」信号および「ハイ」ＥｎＲ信号を有するので、それは、「ロー」信号を出力し、したがってｐ型トランジスタＭ１Ｌを閉鎖する。入力として、ＶｉｎＬ＋で「ハイ」信号およびインバータＩＮ１Ｌの出力に「ロー」入力（すなわち、反転されたＥｎＲ信号）を有する論理ゲートＮＲ２Ｌは、「ロー」出力信号を生成し、したがってｎ型トランジスタＭ１Ｌを開放する。電流は、したがってＶｓ＋からＭ１Ｌを通ってＶｄｄＬへ流れ、したがって、コンデンサＣＬを充電する。このように、電力は、ＳＳＩＣ１８０からＬＳＩＣ１８２への前方送信の間に、ＳＳＩＣ１８０からＬＳＩＣ１８２電源（ＣＬによって部分的に形成される）へ転送される。
【００５９】
逆に、入力として、ＶｉｎＬ−で「ロー」信号および「ハイ」ＥｎＲ信号を有する論理ゲートＮＤ３Ｌは、ｐ型トランジスタＭ３Ｌに「ハイ」出力信号を出力し、それを開放させる。また、入力として、ＶｉｎＬ−で「ロー」信号および「ロー」反転されたＥｎＲ信号を有する論理ゲートＮＲ４Ｌは、ｎ型Ｍ４Ｌに「ハイ」信号を出力し、それを閉鎖させる。トランジスタＭ４Ｌの閉鎖は、電源コンデンサＣＬおよび負荷抵抗ＲＬを通って変圧器Ｔ１でのＶｓ−に戻って流れる、電流のための回路経路を完成する。
【００６０】
したがって、「ラッチされた」状態が、ＬＳＩＣ１８２で生じる。なぜなら、Ｖｓ＋が、ＶｄｄＬに電気接続され、一方、Ｖｓ−は、絶縁された接地に電気接続され、かつインバータＩＮ２Ｌ、ＩＮ４Ｌと、モード・スイッチＭｘ１Ｌ、Ｍｘ２Ｌと、三状態バッファＢＵＦ１ＳおよびＢＵＦ２Ｓを介する正フィードバックは、ビット期間２０２全体にラッチされた状態を維持するからである。
【００６１】
補足的な整流器は、ＤＡＡが初期的に給電されるとき、開始電力を提供するために、ＬＳＩＣ内に提供されることもできる。供給コンデンサＣＬが完全に枯渇するなら、制御論理が、差動整流バッファが動作するために必要であるエネーブルおよび選択信号を供給するには十分な電圧が存在しない。したがって、小さな「ブート・ストラップ」整流器（例えば、ダイオード整流器または同期整流器）が提供されることができる。ＳＳＩＣが送信を開始するとき、補足的な整流器が、ＳＳＩＣ１８０信号に従うように強制され、それによってコンデンサＣＬを充電するわずかな量の電力を転送する。一旦、ライン側供給電圧ＶｄｄＬが、ＬＳＩＣ論理が動作するために十分に高いレベルに到達すると、クロック検出、同期化、および初期化を含むバリアを横切るＴＤＭプロトコルが、確立されることができる。ＬＳＩＣ１８２は、次に、バリアの両側が、完全にマスタ／スレーブ構成になる標準の電力モードに入ることができる。
【００６２】
有利には、上述の差動整流バッファ内のトランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌ内に存在する寄生ダイオードが、所望の補足的またはブート・ストラップ整流器として使用されることができる。より詳細には、トランジスタＭ１ＬおよびＭ３Ｌは、好ましくは、そのドレイン（それぞれ変圧器端子Ｖｓ＋およびＶｓ−に接続された）から、そのソース（正供給電圧ＶｄｄＬに接続された）への寄生ｐｎダイオード接合をそれぞれ有するＰチャネルＭＯＳＦＥＴである。同様に、トランジスタＭ２ＬおよびＭ４Ｌは、好ましくは、そのソース（接地に接続された）からそのドレイン（それぞれ変圧器端子Ｖｓ＋およびＶｓ−に接続された）への寄生ｐｎダイオード接合をそれぞれ有するＮチャネルＭＯＳＦＥＴである。これら寄生ダイオードは、ＬＳＩＣ１８２を給電するために必要な初期開始電圧を生成するために用いられることができるダイオード・ブリッジを形成する。
【００６３】
さらに、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌ内の寄生ダイオードは、上記ダイオード１４６、１４８、１５０、および１５２に関連して記載されたように、ＳＳＩＣに関するＥＳＤ保護を提供するために使用されることもできる。この実施形態において、トランジスタＭ１Ｌ、Ｍ２Ｌ、Ｍ３Ｌ、およびＭ４Ｌは、予測されたＥＳＤインパルス電圧および電流に耐えるように設計されるべきである。
【００６４】
本発明は、差動構成よりむしろ単一終端処理された構成で実施されることもできる。図７は、例示的な単一終端処理された実施形態を示す。この実施形態は、変圧器の一次および二次巻き線の負端子Ｖｐ−およびＶｓ−が、接地に接続され、かつ一次巻き線端子Ｖｐ＋およびＶｓ＋が、それぞれＲｘＲ＋およびＲｘＦ＋に直接接続されることを除いて、図５の両側終端処理された実施形態に類似する。図７の単一終端処理された実施形態は、図５の両側終端処理された実施形態と同一の方法で動作する。
【００６５】
図８のチャートは、本発明を使用して、システム側回路とライン側回路との間の電力転送の予測される有効性を示す。より詳細には、ｙ軸は、上述の差動整流バッファ実施形態におけるコンデンサＣＬを横切って生成されるライン側供給電圧ＶｄｄＬを表す。ｘ軸は、０から１．０（または０％から１００％）に及ぶ前方送信比を表す。ライン側供給電圧は、前方送信比に関わらず、驚くほど安定しているままである（２．７５Ｖから２．７９Ｖの間）ことが見られ得る。
【００６６】
本発明は、したがって、従来ＤＡＡに対していくつかの有意な利点を有する。第１に、変圧器は、一次巻き線と二次巻き線との間に優れた高電圧絶縁を提供する。第２に、共通モード雑音除去は、ＳＴＩＢ１３６およびインタフェースを横切る差動シグナリングの使用によって著しく改善される。上述のラッチング技術は、さらに共通モード雑音を低減する。なぜなら、三状態バッファが、共通モード雑音が、バリアを横切って転送されても、スイッチが分離される間に（三状態にされる）、それが増大するだけであるように、標準ビット期間の非常にわずかな部分だけで非エネーブル状態に置かれるからである。第３に、単一の変換器が、データおよび電力信号の両方のための絶縁バリアとして使用されるので、複数の構成部品の絶縁バリアを使用する従来技術のシステムと比較されたとき、構成部品コストにおける著しい節約をする。
【００６７】
最後に、ＳＴＩＢ１３６を使用することによって、必要であれば電話ラインからのわずかな電力がＬＳＩＣに必要であるように、大規模な電力がＳＳＩＣからＬＳＩＣへ転送されることを可能にする。例えば、典型的なモデムにおいて、ライン側ＤＡＡおよび結合される回路は、約２５ミリワットから約５０ミリワットの範囲の電力を必要とすることがある。本発明を使用して、電話ラインから電力をタッピングすることなく、ライン側回路を動作するのに十分なこの量の電力（約２５ミリワットから約５０ミリワット）は、システム側回路からライン側回路へ容易に転送されることができる。一般に、本発明を使用して転送されることができる電力の量は、ＳＴＩＢ１３６の電力転送容量より、三状態バッファにおける相補的なトランジスタの電流搬送容量によって主に制限される。したがって、５０ミリワットより大きな電力、約１００ミリワット以上の電力でさえ、ＳＴＩＢ１３６を横切って転送されることができるように、ライン側およびシステム側回路における大きな相補的なトランジスタを提供することが可能である。
【００６８】
本発明は、呼び出しが進行中（すなわち、オフ・フック状態）である間に、電話ラインから電力をタップする従来技術のライン側回路とともに使用されることができることが認識される。そうであれば、ライン側電力の一部は、電話ラインから得られることができ、一方、残りの部分は、上述の方法でシステム側回路によって供給されることができる。この変形形態において、ライン側回路によって必要な電力の任意の所望のパーセンテージ（０％から１００％）は、本発明を介してシステム側回路から供給されることができる。好ましくは、呼び出しの間にライン側回路によって必要な電力の少なくとも実質的な部分（例えば、約３０％）は、ＳＴＩＢ１３６を横切ってシステム側回路によって供給される。まださらに好ましくは、ＳＴＩＢ１３６を横切ってシステム側回路によって供給される電力量は、ライン側回路によって必要な電力の少なくとも大部分、少なくとも大部分以上、またはほぼ全体である。
【００６９】
本発明のシステム側インタフェース回路、ライン側インタフェース回路、および整流バッファならびに送信プロトコルが、ＳＴＩＢ１３６に関連して上述されたが、それらは、変圧器絶縁バリアでの使用に制限されないことも理解されるべきである。むしろ、それらは、例えば、２ワイヤ・ツイスト対または２コンデンサ・インタフェースなどの４ポート・インタフェースを含む、任意の送信媒体を用いて使用されることができる。
【００７０】
このように、データ信号および電力信号の両方を搬送することができる、ＤＡＡにおけるシステム側回路とライン側回路との間のデジタル通信リンクが記載された。しかしながら、本発明の前述の記載は、例示のみを目的とし、変形形態は、請求項に示される本発明の範囲から逸脱することなく当業者によって明らかであることが理解される。
【特許請求の範囲】
【請求項１】
システム側回路から２ワイヤ・インタフェースを介して接続されたライン側回路への電力の低リップル電力転送方法であって、
第１の時間期間の間に前記システム側回路から前記ライン側回路へ前進パルス・ストリームを送信するステップと、
前記第１の時間期間の間に第１の整流された電圧を生成するために、前記ライン側回路内の前記前進パルス・ストリームを整流するステップと、
第２の時間期間の間に前記ライン側回路から前記システム側回路へ逆パルス・ストリームを送信するステップと、
前記第２の時間期間の間に補足パルス・ストリームを提供するステップと、
前記第２の時間期間の間に第２の整流された電圧を生成するために、前記ライン側回路内の前記補足パルス・ストリームを整流するステップとを含み、
それによって、整流された電圧が、前記第１および第２の時間期間の間に生成される方法。
【請求項２】
補足パルス・ストリームを提供する前記ステップが、
前記システム側回路で、前記ライン側回路から前記逆パルス・ストリームを受信するステップと、
前記システム側回路で、前記補足パルス・ストリームを生成するために前記逆パルス・ストリームを強化するステップと、
前記システム側回路から前記ライン側回路へ前記補足パルス・ストリームを転送するステップとを含む請求項１に記載の方法。
【請求項３】
前記逆パルス・ストリーム内の各パルスをラッチするステップをさらに含む請求項２に記載の方法。
【請求項４】
第１の回路を、格納デバイスと接地との間に接続された三状態バッファを有する第２の回路とインタフェースする方法であって、前記三状態バッファは、入力端子、エネーブル端子、および出力端子を含み、方法は、
前記三状態バッファの前記出力端子で交流周波数成分を有する第１の信号を受信するステップと、
（ｉ）第１の時間期間の間に、前記第１の信号が格納コンデンサに電気接続され、かつ（ｉｉ）第２の時間期間の間に、前記第１の信号が接地に電気接続されるように、前記三状態バッファを切り替えるステップとを含む方法。
【請求項５】
前記第１の時間期間の間に、前記第１の信号の前記電圧は、第１の所定のレベルより上であり、前記第２の時間期間の間に、前記第１の信号の前記電圧は、第２の所定のレベルより下である請求項４に記載の方法。
【請求項６】
前記第１の所定のレベルは、ほぼ前記格納デバイスでの電圧であり、前記第２の所定のレベルは、ほぼ接地での電圧である請求項５に記載の方法。
【請求項７】
前記三状態バッファは、前記第１の信号と実質的に同期して切り替えられる請求項４に記載の方法。
【請求項８】
前記切り替えステップは、
前記三状態バッファの前記入力端子に前記第１の信号の少なくとも一部を入力するステップを含む請求項７に記載の方法。
【請求項９】
前記受信するステップ、前記切り替えステップ、および前記入力するステップは、前記第１および第２の時間期間を含むフレームの第１の部分の間に実行される請求項８に記載の方法。
【請求項１０】
第２の信号が、前記フレームの第２の部分の間に前記三状態バッファの前記出力端子に渡されるように、前記フレームの前記第２の部分の間に、前記三状態バッファの前記入力端子に第２の信号を入力するステップをさらに含む請求項９に記載の方法。
【請求項１１】
前記第１の信号を入力する前記ステップ、および前記三状態バッファの前記入力端子に前記第２の信号を入力する前記ステップは、
前記第１の信号および前記第２の信号をモード選択スイッチに入力するステップと、
前記三状態バッファの前記入力端子に前記第１の信号または前記第２の信号のいずれかを前記モード選択スイッチに選択および出力させるモード選択信号を、前記モード選択スイッチに提供するステップとを含む請求項１０に記載の方法。
【請求項１２】
送信媒体にわたって通信するためのＩ／Ｏインタフェース回路であって、
第１のラッチを備え、前記第１のラッチは、
前記送信媒体を介して送信されるべき第１の送信信号を受信するための第１の送信入力端子、
前記送信媒体に接続することができる第１のインタフェース端子、
前記送信媒体から受信された第１の受信信号を出力するために、前記第１のインタフェース端子に接続された第１の受信出力端子、
前記第１のインタフェース端子に接続された出力端子、およびデータ入力端子を有する第１のバッファ、および
（ｉ）前記第１の送信入力端子および前記第１の受信出力端子にそれぞれ接続された２つの入力端子、（ｉｉ）前記第１のバッファのデータ入力端子に接続された出力端子、および（ｉｉｉ）前記送信媒体を介する送信のための前記第１の送信信号、または前記送信媒体から受信された前記第１の受信信号のいずれかを、前記第１のバッファへ渡すように前記第１のモード・スイッチを構成するためにモード選択信号を受信することができるモード選択端子を有する第１のモード・スイッチを含む、Ｉ／Ｏインタフェース回路。
【請求項１３】
前記第１のバッファに接続された格納デバイスをさらに備え、
前記第１のモード・スイッチが、前記第１の受信信号を前記第１のバッファに渡すように構成されるとき、前記第１のバッファへの前記第１のモード選択スイッチおよび入力を通過する信号が、前記第１のインタフェース端子での前記信号からのエネルギが、前記格納デバイス内に格納されるように、前記第１のバッファを前記第１のインタフェース端子で前記信号を同期して整流させる請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１４】
前記第１のバッファに接続された電源をさらに備え、
前記第１のモード・スイッチが、前記第１の受信信号を前記第１のバッファに渡すように構成されるとき、前記第１のバッファへの前記第１のモード選択スイッチおよび入力を通過する信号が、前記第１のバッファを、前記電源からのエネルギを用いて前記第１のインタフェース端子に表れる前記信号を強化させる請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１５】
前記第１のバッファは、
前記第１のバッファをエネーブルまたはディスエーブルするために、ラッチ制御信号を受信することができるラッチ制御端子をさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１６】
前記第１のバッファは、
前記第１のバッファの前記データ入力端子と前記出力端子との間に接続された相補的トランジスタ対をさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１７】
前記第１のバッファは、三状態バッファである請求項１６に記載のＩ／Ｏインタフェース回路。
【請求項１８】
前記送信媒体を介して送信されるべき第２の送信信号を受信するための第２の送信入力端子と、
前記送信媒体に接続することができる第２のインタフェース端子と、
前記送信媒体から受信された第２の受信信号を出力するために、前記第２のインタフェース端子に接続された第２の受信出力端子と、
前記第２のインタフェース端子に接続された出力端子、およびデータ入力端子を有する第２のバッファと、
（ｉ）前記第２の送信入力端子および前記第２の受信出力端子にそれぞれ接続された２つの入力端子、（ｉｉ）前記第２のバッファのデータ入力端子に接続された出力端子、および（ｉｉｉ）前記送信媒体を介する送信のための前記第２の送信信号、または前記送信媒体から受信された前記第２の受信信号のいずれかを、前記第２のバッファへ渡すように前記第２のモード・スイッチを構成するためにモード選択信号を受信することができるモード選択端子を有する第２のモード・スイッチとをさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１９】
前記送信媒体は、差動信号の送信に適しており、第１および第２の受信信号ならびに第１および第２の送信信号は、それぞれ差動受信信号および差動送信信号を形成する請求項１８に記載のＩ／Ｏインタフェース回路。
【請求項１】
システム側回路から２ワイヤ・インタフェースを介して接続されたライン側回路への電力の低リップル電力転送方法であって、
第１の時間期間の間に前記システム側回路から前記ライン側回路へ前進パルス・ストリームを送信するステップと、
前記第１の時間期間の間に第１の整流された電圧を生成するために、前記ライン側回路内の前記前進パルス・ストリームを整流するステップと、
第２の時間期間の間に前記ライン側回路から前記システム側回路へ逆パルス・ストリームを送信するステップと、
前記第２の時間期間の間に補足パルス・ストリームを提供するステップと、
前記第２の時間期間の間に第２の整流された電圧を生成するために、前記ライン側回路内の前記補足パルス・ストリームを整流するステップとを含み、
それによって、整流された電圧が、前記第１および第２の時間期間の間に生成される方法。
【請求項２】
補足パルス・ストリームを提供する前記ステップが、
前記システム側回路で、前記ライン側回路から前記逆パルス・ストリームを受信するステップと、
前記システム側回路で、前記補足パルス・ストリームを生成するために前記逆パルス・ストリームを強化するステップと、
前記システム側回路から前記ライン側回路へ前記補足パルス・ストリームを転送するステップとを含む請求項１に記載の方法。
【請求項３】
前記逆パルス・ストリーム内の各パルスをラッチするステップをさらに含む請求項２に記載の方法。
【請求項４】
第１の回路を、格納デバイスと接地との間に接続された三状態バッファを有する第２の回路とインタフェースする方法であって、前記三状態バッファは、入力端子、エネーブル端子、および出力端子を含み、方法は、
前記三状態バッファの前記出力端子で交流周波数成分を有する第１の信号を受信するステップと、
（ｉ）第１の時間期間の間に、前記第１の信号が格納コンデンサに電気接続され、かつ（ｉｉ）第２の時間期間の間に、前記第１の信号が接地に電気接続されるように、前記三状態バッファを切り替えるステップとを含む方法。
【請求項５】
前記第１の時間期間の間に、前記第１の信号の前記電圧は、第１の所定のレベルより上であり、前記第２の時間期間の間に、前記第１の信号の前記電圧は、第２の所定のレベルより下である請求項４に記載の方法。
【請求項６】
前記第１の所定のレベルは、ほぼ前記格納デバイスでの電圧であり、前記第２の所定のレベルは、ほぼ接地での電圧である請求項５に記載の方法。
【請求項７】
前記三状態バッファは、前記第１の信号と実質的に同期して切り替えられる請求項４に記載の方法。
【請求項８】
前記切り替えステップは、
前記三状態バッファの前記入力端子に前記第１の信号の少なくとも一部を入力するステップを含む請求項７に記載の方法。
【請求項９】
前記受信するステップ、前記切り替えステップ、および前記入力するステップは、前記第１および第２の時間期間を含むフレームの第１の部分の間に実行される請求項８に記載の方法。
【請求項１０】
第２の信号が、前記フレームの第２の部分の間に前記三状態バッファの前記出力端子に渡されるように、前記フレームの前記第２の部分の間に、前記三状態バッファの前記入力端子に第２の信号を入力するステップをさらに含む請求項９に記載の方法。
【請求項１１】
前記第１の信号を入力する前記ステップ、および前記三状態バッファの前記入力端子に前記第２の信号を入力する前記ステップは、
前記第１の信号および前記第２の信号をモード選択スイッチに入力するステップと、
前記三状態バッファの前記入力端子に前記第１の信号または前記第２の信号のいずれかを前記モード選択スイッチに選択および出力させるモード選択信号を、前記モード選択スイッチに提供するステップとを含む請求項１０に記載の方法。
【請求項１２】
送信媒体にわたって通信するためのＩ／Ｏインタフェース回路であって、
第１のラッチを備え、前記第１のラッチは、
前記送信媒体を介して送信されるべき第１の送信信号を受信するための第１の送信入力端子、
前記送信媒体に接続することができる第１のインタフェース端子、
前記送信媒体から受信された第１の受信信号を出力するために、前記第１のインタフェース端子に接続された第１の受信出力端子、
前記第１のインタフェース端子に接続された出力端子、およびデータ入力端子を有する第１のバッファ、および
（ｉ）前記第１の送信入力端子および前記第１の受信出力端子にそれぞれ接続された２つの入力端子、（ｉｉ）前記第１のバッファのデータ入力端子に接続された出力端子、および（ｉｉｉ）前記送信媒体を介する送信のための前記第１の送信信号、または前記送信媒体から受信された前記第１の受信信号のいずれかを、前記第１のバッファへ渡すように前記第１のモード・スイッチを構成するためにモード選択信号を受信することができるモード選択端子を有する第１のモード・スイッチを含む、Ｉ／Ｏインタフェース回路。
【請求項１３】
前記第１のバッファに接続された格納デバイスをさらに備え、
前記第１のモード・スイッチが、前記第１の受信信号を前記第１のバッファに渡すように構成されるとき、前記第１のバッファへの前記第１のモード選択スイッチおよび入力を通過する信号が、前記第１のインタフェース端子での前記信号からのエネルギが、前記格納デバイス内に格納されるように、前記第１のバッファを前記第１のインタフェース端子で前記信号を同期して整流させる請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１４】
前記第１のバッファに接続された電源をさらに備え、
前記第１のモード・スイッチが、前記第１の受信信号を前記第１のバッファに渡すように構成されるとき、前記第１のバッファへの前記第１のモード選択スイッチおよび入力を通過する信号が、前記第１のバッファを、前記電源からのエネルギを用いて前記第１のインタフェース端子に表れる前記信号を強化させる請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１５】
前記第１のバッファは、
前記第１のバッファをエネーブルまたはディスエーブルするために、ラッチ制御信号を受信することができるラッチ制御端子をさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１６】
前記第１のバッファは、
前記第１のバッファの前記データ入力端子と前記出力端子との間に接続された相補的トランジスタ対をさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１７】
前記第１のバッファは、三状態バッファである請求項１６に記載のＩ／Ｏインタフェース回路。
【請求項１８】
前記送信媒体を介して送信されるべき第２の送信信号を受信するための第２の送信入力端子と、
前記送信媒体に接続することができる第２のインタフェース端子と、
前記送信媒体から受信された第２の受信信号を出力するために、前記第２のインタフェース端子に接続された第２の受信出力端子と、
前記第２のインタフェース端子に接続された出力端子、およびデータ入力端子を有する第２のバッファと、
（ｉ）前記第２の送信入力端子および前記第２の受信出力端子にそれぞれ接続された２つの入力端子、（ｉｉ）前記第２のバッファのデータ入力端子に接続された出力端子、および（ｉｉｉ）前記送信媒体を介する送信のための前記第２の送信信号、または前記送信媒体から受信された前記第２の受信信号のいずれかを、前記第２のバッファへ渡すように前記第２のモード・スイッチを構成するためにモード選択信号を受信することができるモード選択端子を有する第２のモード・スイッチとをさらに備える請求項１２に記載のＩ／Ｏインタフェース回路。
【請求項１９】
前記送信媒体は、差動信号の送信に適しており、第１および第２の受信信号ならびに第１および第２の送信信号は、それぞれ差動受信信号および差動送信信号を形成する請求項１８に記載のＩ／Ｏインタフェース回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１３８９２９（Ｐ２０１２−１３８９２９Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１２−３１６５４（Ｐ２０１２−３１６５４）
【出願日】平成２４年２月１６日（２０１２．２．１６）
【分割の表示】特願２００８−５１８２５６（Ｐ２００８−５１８２５６）の分割
【原出願日】平成１８年６月１６日（２００６．６．１６）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２４年２月１６日（２０１２．２．１６）
【分割の表示】特願２００８−５１８２５６（Ｐ２００８−５１８２５６）の分割
【原出願日】平成１８年６月１６日（２００６．６．１６）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
[ Back to top ]