DC−DCコンバータ
【課題】スイッチングロスのない高効率のDC−DCコンバーを提供する。
【解決手段】家庭用燃料電池や太陽電池を含む低電圧直流電源からの電力を入力し、ゼロ電圧スイッチングによりDC−AC変換を行う電圧共振回路11と、前記変換された電力を伝送する絶縁型高周波トランス12と、前記トランスの2次側に配置され、ゼロ電流スイッチングを行う電流共振回路13と、前記電流共振回路から出力された整流する整流回路14と、前記整流回路からの出力を平滑化する平滑回路と、を備えた高効率のDC−DCコンバータが提供される。
【解決手段】家庭用燃料電池や太陽電池を含む低電圧直流電源からの電力を入力し、ゼロ電圧スイッチングによりDC−AC変換を行う電圧共振回路11と、前記変換された電力を伝送する絶縁型高周波トランス12と、前記トランスの2次側に配置され、ゼロ電流スイッチングを行う電流共振回路13と、前記電流共振回路から出力された整流する整流回路14と、前記整流回路からの出力を平滑化する平滑回路と、を備えた高効率のDC−DCコンバータが提供される。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、DC−DCコンバータに係り、特に、分散型直流電源からの電力を中電力容量の電力に変換する分散型電源用の絶縁型DC−DCコンバータ及びこのDC−DCコンバータを用いた連系インバータに関する。
【背景技術】
【0002】
分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システムから電力を中電力容量(0.3KW〜10KW)の電力に変換する分散型電源システムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力(1次側)と系統(2次側)との絶縁が望まれている。このような電力変換装置に、高周波絶縁型のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【0003】
また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多くなることから、上記のような定格出力時における効率向上はもとより、定格出力の50%以下の小電力の小出力運転時の効率を向上することが重要な課題となっている。
【課題を解決するための手段】
【0004】
本発明は、上記問題点を解決するためになされてものであり、その目的は、高効率のDC−DCコンバーを提供することにある。
【0005】
この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第1の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1の絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1の電流共振回路と、
前記第1の電流共振回路から出力される出力電流を整流する第1の整流回路と、
前記第1の整流回路からの出力電圧を平滑化する第1の平滑回路と、
前記出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第2の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第2の電圧共振回路からの出力電圧が入力される第2の絶縁型高周波トランスと、
前記第2のトランスの2次側に接続される第2の電流共振回路と、
前記第2の電流共振回路から出力される出力電流を整流する第2の整流回路と、
前記第2の整流回路からの出力電圧を平滑化する第2の平滑回路と、
前記第1及び第2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とするDC―DCコンバータが提供される。
【0006】
また、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDC―DCコンバータが提供される。
【0007】
更に、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1及び第2の絶縁型高周波トランスと、
前記第1及び第2のトランスの2次側に夫々接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDCDCコンバータが提供される。
【発明の効果】
【0008】
この発明のDC−DCコンバータによれば、スイッチングロスのない高効率の変換を実現することができる。
【発明を実施するための最良の形態】
【0009】
以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るDC−DCコンバータを説明する。
【0010】
以下、図面を参照して、この発明の実施の形態に係るDC−DCコンバータ及びこれを用いた連系インバータについて説明する。
【0011】
図1は、この発明の実施の形態に係るコンバータ部10(DC−DCコンバータ)とDC−AC変換を行うインバータ部20からなる連系インバータ2が適用される分散型電源システム1の概略構成を示している。
【0012】
図1に分散型電源システム1おいて、出力に変動を伴う直流電源3、例えば、燃料電池、太陽電池、或いは風力発電からの出力(直流電力)がパワーコンディショナーとしての連系インバータに入力され、連系インバータ内のコンバータ部でDC-DC変換され、変換されたDC出力がインバータ部20で交流出力、比較的小出力(例えば、0.3kW〜数10kW程度)に変換されて、負荷に、例えば、家庭内の負荷に商用電圧(系統電圧)として出力される。ここで、商用電圧(系統電圧)は、日本では、101V或いは202V(単相3線接続の場合)に相当し、米国では、115V或いは230Vに相当している。
【0013】
尚、燃料電池システムでは、コンバータ部10に入力電圧として80V以下、現状では、20V〜60Vの電圧が入力され、無負荷の際にその出力電圧Voutが最も高く、負荷が大きくなるにつれて電圧が25%〜30%程度低下する特性を有している。また、太陽電池モジュールを備える太陽光発電システムでは、1枚の太陽電池モジュールで17−21Vの電圧が出力され、システムとしては、170V〜350Vが出力される。その出力電圧Voutは、120V〜450Vの範囲で変動される。更に、風力発電システムでは、50V程度の出力電圧Voutが発生されるが、羽根が回転している際には、30V〜50Vの範囲で出力が変動される。
【0014】
図2は、この発明の一実施の形態に係るコンバータ部10の回路構成を示すブロック図である。
【0015】
このコンバータ部10は、高周波絶縁型のDC−DCコンバータであって、高周波トランス12、図1に示される直流電源3と高周波トランス12の一次側との間に配置され、高周波の電圧を出力する電圧共振回路11、高周波トランス12の二次側に配置された電流共振回路13及び電流共振回路13からの出力電流を整流する整流回路14を備えている。コンバータ部10は、この整流回路14からの出力電圧Voutに応じて電圧共振回路11を制御するスイッチング制御部17を更に備えている。図2に示されるDC−DCコンバータは、通常の高電圧電源に適用されるDC−DCコンバータとは異なり、電圧共振回路11が一次側に配置され、電流共振回路13が高い電圧を出力する二次側に配置されている。後に説明されるようにこのDC−DCコンバータは、出力制御されてそのDC−DCコンバータからは略一定電圧、例えば、目標電圧として400Vが出力される。
【0016】
通常の高電圧電源に適用されるDC−DCコンバータでは、高周波トランス12の一次側に電流共振回路及び電圧共振回路を配置している。しかし、図2に示されるDC−DCコンバータ部10では、比較的低電圧な電源3に適用されるため、通常のDC−DCコンバータと同様に高周波トランス12の一次側に電流共振回路が配置される場合には、出力される電力量が増加されると、必然的に電流が多くなり、電流値が高くなり過ぎてしまう。従って、図2に示すコンバータ10部では、電圧共振回路11が高周波トランス12の一次側に配置され、電流共振回路13が高電圧が出力される高周波トランス12の二次側に配置されている。連系インバータが日本で使用される場合を想定すると、DC−DCコンバータ部10が通常系統200Vの連系インバータユニットに接続され、高周波トランス12の二次側からは、370V程度の電圧が出力される。
【0017】
一次側に配置された電圧共振回路11は、FET(電界効果トランジスタ)或いはIGBT(絶縁ゲート・バイポーラトランジスタ)等のスイッチング素子を備え、スイッチング素子のソース・ドレイン間(IGBTの場合にはエミッタ・コレクタ間)にキャパシタが接続され、電圧共振回路11が電圧共振するように構成される。また、二次側に配置された電流共振回路13は、直列共振により、電流共振するように構成される。
【0018】
上記のようにスイッチング素子を備えた回路構成における回路の動作を以下に簡単に説明する。
【0019】
電圧共振回路11では、電源からの出力が減少されると、出力電圧(高周波の電圧)Voutを略一定にすべくスイッチング素子の動作周波数が増加される。この動作周波数の増加に伴い、電流共振回路のインピーダンスが増加される。即ち、電流共振回路では、共振周波数で最も出力が大きくなり、出力が小さくなるにつれて周波数が増加される。
【0020】
図3A及び図3Bを参照して電圧共振回路におけるスイッチングロスについてより詳細に説明する。図3Aは、電圧共振回路からの出力が大きい定格出力モードにおける高周波トランスの2次側の電流及び電圧波形を示し、図3Bは、電圧共振回路からの出力が小さい小出力モードにおける高周波トランスの2次側の電流及び電圧波形を示している。電源からの出力が十分に大きい定格出力モードでは、スイッチング素子が所定の動作周波数で動作されて図3Aに示されるように出力電流が正弦波で変化されるに対して、電圧共振回路からの出力が減少されて出力が低下される小出力モードでは、高周波トランスの2次側の電流及び電圧波形を示す図3Bに示されるように電流波形は、歪んでいびつになり、周波数が増加される。
【0021】
本実施形態に係るDC−DCコンバータでは、電流共振回路13の動作周波数を変えてDC−DCコンバータのエネルギーの変換を制御することによって、電圧共振回路11において電圧を位相変調し、共振を維持しながら、高効率で、ゼロ電圧スイッチング(ZVS)を実現している。このように、この発明の実施形態では、周波数を変化させると、2次側の電流共振回路13の動作点が移動し、周波数が下がるとパワーが上昇し、周波数を上げるとパワーが下降するという、エネルギーの伝送量が変化する性質を利用している。従って、高効率のDC−DCコンバータを実現することができる。
【0022】
図2に示される電圧共振回路11は、
(1)フルブリッジ
(2)ハーフブリッジ
(3)プッシュプル
の3通りの回路構成を採用することができる。これら電圧共振回路の具体的な回路例が図4から図6に示されている。
【0023】
また、図2に示す電流共振回路13は、
(4)フルブリッジ整流回路
(5)倍電圧整流回路
の2通りの回路構成を採用することができる。これら電流共振回路13の具体的な回路例が図7及び図8に示されている。
【0024】
上述の記述から明らかなように、電圧共振回路11と電流共振回路13の組み合わせは、合計6通りであり、図2に示したDC−DCコンバータ回路10は、この6通りの組み合わせで実現することができる。
【0025】
図4から図6を参照して電圧共振回路11の回路例を説明する。尚、図4から図6において、蓄電用のキャパシタC1は、通常電解コンデンサが使用されるが、各回路において共通であるので、説明を省略する。また、スイッチング素子として、FETを用いた場合を説明する。
【0026】
図4は、フルブリッジ回路で電圧共振回路11を構成した第1の回路例を示している。
【0027】
図4に示す電圧共振回路においては、スイッチング素子Q1及びスイッチング素子Q2が直列接続され、スイッチング素子Q3及びスイッチング素子Q4が直列接続されている。スイッチング素子Q1〜Q4には、キャパシタC2〜C5が夫々スイッチング素子のソース・ドレイン間に並列に接続されている。また、スイッチング素子Q1、Q2の直列回路及びスイッチング素子Q3,Q4の直列回路がフルブリッジ回路を構成するように夫々入力側の直流電源に並列接続されている。即ち、スイッチング素子Q1、Q3のドレインが電源のプラス側に接続され、スイッチング素子Q2、Q4のソースが電源のマイナス側に接続されている。
【0028】
また、スイッチング素子Q1及びスイッチング素子Q2間の接続部が出力側のトランスT1の一端部に接続され、スイッチング素子Q3及びスイッチング素子Q4の接続部がトランスT1の他端部に接続されている。
【0029】
図4に示すフルブリッジ回路には、スイッチング素子Q1〜Q4を所定のタイミングでオン・オフするためにスイッチング制御部17が設けられている。このスイッチング制御部17は、ドライバDR1、DR2、MCU(マイクロコントロールユニット)18、インターフェースIFから構成されている。このスイッチング制御部17においては、DC−DCコンバータ回路10の出力電圧Voutが検出されてこの検出信号がインターフェースIF、例えば、アイソレーションアンプを介してMCU18に与えられ、このMCU18から周波数制御及び位相制御用の制御信号がドライバDR1、DR2に出力される。ドライバDR1、DR2からは、フィードバック信号としてスイッチング素子Q1〜Q4のゲートに制御信号が与えられ、スイッチング素子Q1〜Q4が制御されている。
【0030】
図4に示す電圧共振回路には、スイッチング素子Q1、Q2の直列接続及びスイッチング素子Q3、Q4の直列接続に、更に、キャパシタC10、C11の直列接続が並列接続されている。そして、キャパシタC10、C11の接続点にチョークコイルLCの一端が接続され、チョークコイルLCの他端がトランスT1の1次側のコイルの中間点に接続されている。なお、この明細書においては、キャパシタC10、C11及びチョークコイルLCからなる回路を「転流回路」と称する。
【0031】
この転流回路は、定格出力の数%から30%程度の小出力時の効率を向上させるために設けられ、小出力時において、この転流回路によって、電圧共振が維持される。具体的には、定格出力などの比較的高出力時には、共振回路、即ち、例えば、トランジスタQ1とキャパシタC2とで形成される共振回路で共振を行い、低出力時には、このような回路では、共振が維持できないので、チョークコイルLCとキャパシタC1、C2、C3、C4、C5によって共振を維持している。具体的には、電力が低下するとトランスに流れる電流が減少されるが、この電流がチョークコイルLCからの電流で補われることにより、共振が維持される。
【0032】
従って、上記のように電圧共振回路11とトランスとの間に転流回路を設けることで、小出力時においても共振を維持することができ、小出力時においても高い変換効率を実現することができる。
【0033】
図4に示される回路の動作については、後に説明する。
【0034】
図5は、ハーフブリッジ回路で電圧共振回路11を構成した第2の回路例を示している。図5においては、図4と同一回路部品及び同一部分には、同一符号を付している。
【0035】
図5に示す電圧共振回路おいては、スイッチング素子Q1及びスイッチング素子Q2が直列接続され、スイッチング素子Q1、Q2には、キャパシタC2、C3がそれぞれスイッチング素子のソース・ドレイン間に並列に接続されている。また、スイッチング素子Q1、Q2の直列回路には、直列接続されたキャパシタC6,C7が並列接続されてハーフブリッジ回路を構成している。
【0036】
そして、スイッチング素子Q1及びスイッチング素子Q2の接続部がトランスT1の一端部に接続され、キャパシタC6及びキャパシタC7の接続部がトランスT1の他端部に接続されている。
【0037】
図5に示すハーフブリッジ回路には、スイッチング素子Q1、Q2を所定のタイミングでオン・オフするために、ドライバDR1が設けられている。DC−DCコンバータ回路10の出力電圧Voutが検出されてこの信号がインターフェースIFを介してMCU18に与えられ、このMCU18から周波数制御用の制御信号がドライバDR1に出力される。ドライバDR1からは、フィードバック信号としてスイッチング素子Q1、Q2のゲートに制御信号が与えられ、スイッチング素子Q1、Q2が制御されている。
【0038】
図6は、プッシュプル型で電圧共振回路11を構成した第3の回路例を示している。図6は、プッシュプル型の電圧共振回路を示している。図6においては、図4と同一回路部品及び同一部分には、同一符号を付している。
【0039】
図6において、スイッチング素子Q1のドレインがトランスT1の一端部に接続され、スイッチング素子Q2のドレインがトランスT1の他端部に接続され、スイッチング素子Q1、Q2のソースは、直流電源のマイナス側に接続されている。また、直流電源のプラス側は、トランスT1の一端部と他端部の中間部に接続されている。
【0040】
図6に示すプッシュプル型で電圧共振回路11には、スイッチング素子Q1、Q2を所定のタイミングでオン・オフするために、ドライバDR1が設けられている。DC−DCコンバータ回路10の出力電圧Voutが検出されてこの信号がインターフェースIFを介してMCU18に与えられ、このMCU18から周波数制御用の制御信号がドライバDR1に出力される。ドライバDR1からは、フィードバック信号としてスイッチング素子Q1、Q2のゲートに制御信号が与えられ、スイッチング素子Q1、Q2が制御されている。
【0041】
次に、図7及び図8を参照して電流共振回路13の具体的な回路例を示す。
【0042】
図7は、フルブリッジ整流回路14及び電流共振回路13を組み合わせた第4の回路例を示している。
【0043】
電流共振回路13は、インダクタL及びキャパシタC8を直列接続して構成されている。この電流共振回路13では、トランスT1の一端部にインダクタLが接続され、キャパシタC8が出力側のブリッジ整流回路14に接続されている。ブリッジ整流回路14では、キャパシタC8の出力側は、直列接続されたダイオードD1及びダイオードD2の接続部に接続され、トランスT1の他端は、ダイオードD3とダイオードD4の接続部に接続されている。また、ダイオードD1、D2が直列接続され、ダイオードD3、D4が直列接続され、ダイオードD1、D2の直列接続とD3、D4の直列接続とが並列接続されてブリッジ回路を構成している。ブリッジ回路の出力側には、平滑用のキャパシタC9がブリッジ回路に並列に接続されている。平滑用のキャパシタC9としては、通常電解コンデンサが使用される。この平滑用のキャパシタC9には、インターフェースIFが接続され、出力電圧信号VoutがこのインターフェースIFに出力される。
【0044】
図8は、昇圧ブリッジ回路14及び電流共振回路13を組み合わせた第5の回路例を示している。図8においては、図7と同一回路部品及び同一部分には、同一符号を付している。
【0045】
電流共振回路13は、図7に示す回路と同様にインダクタLとキャパシタC8とが直列接続され、トランスT1の一端部にインダクタLが接続され、キャパシタC8が出力側に接続されている。昇圧ブリッジ回路14では、ダイオードD1及びダイオードD2が直列接続され、キャパシタC8の出力側が直列接続されたダイオードD1、D2の接続部に接続されている。また、トランスT1の他端は、ダイオードD2のアノード側に接続され、キャパシタC9の一端に接続されている。また、ダイオードD2のアノード側がキャパシタC9の一端に接続され、ダイオードD1のカソード側はキャパシタC9の他端に接続されてダイオードD1、D2の直列回路に平滑用のキャパシタC9が並列に接続されている。この平滑用のキャパシタC9には、スイッチング制御部17のインターフェースIFが接続され、出力電圧信号VoutがこのインターフェースIFに出力される。
【0046】
図9及び図10を参照して定格出力モード、小出力モード及び無負荷モードにおけるDC−DCコンバータの動作について説明する。図9は、図4に示すフルブリッジ電圧共振回路11に図7に示されるフルブリッジ整流回路14を組み合わせたDC−DCコンバータの回路構成を示している。図9においては、図4及び図7に示されると同一部分には同じ符号を付してその説明は省略する。また、図10は、スイッチング制御部17のMCU18の機能を説明する為の機能ブロックを示している。
【0047】
図10に示されるように、MCU18において、整流回路14からの出力電圧信号Voutが目標電圧Vrefと比較される。整流回路14に負荷が接続されていない場合には、無負荷モードでDC−DCコンバータが動作される。また、整流回路14に負荷が接続され、目標電圧Vrefに相当する定格の電圧の範囲内に入る出力電圧が検出される場合には、定格出力モードでDC−DCコンバータ11が動作される。更に、整流回路14に負荷が接続されているが、目標電圧Vrefに相当する定格電圧よりも若干低い出力電圧信号Voutが検出される場合には、小出力モードでDC−DCコンバータが動作される。
【0048】
無負荷モードでは、設定された目標電圧Vrefと出力電圧信号Voutとが比較器34で比較される。無負荷モードでは、出力電圧信号Voutが目標電圧Vrefに比べて十分に大きい或いは略等しいことから、図9に示す電圧共振回路の共振周波数f0よりも大きな周波数faが周波数テーブル30から選定され、また、第1及び第3のFETQ1,Q3が同位相で、また、第2及び第4のFETQ2,Q4が同位相で動作される位相が位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この無負荷モードでは、基本的には、高周波トランスT1の一次側が交互に直流電圧源のプラス側及びマイナス側に交互に接続されるようにDC−DCコンバータが動作される。
【0049】
定格モードでは、比較器34で比較される出力電圧信号Voutが目標電圧Vrefに対して低いことから、図9に示す電圧共振回路の共振周波数f0に略等しい周波数f0が周波数テーブル30から選定され、また、第1及び第4のFETQ1,Q4が同位相で、また、第2及び第3のFETQ2,Q3が同位相で動作される位相が位相テーブル32から選定される。ここで、第1及び第3のFETQ1,Q3に関しては、180度の位相差が与えられ、また、第2及び第4のFETQ2,Q4に関しても180度の位相差が与えられるタイミングが位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この定格モードでは、基本的には、高周波トランスT1の一次側両端が直流電圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるようにDC−DCコンバータが動作される。
【0050】
小出力モードでは、比較器34で比較される目標電圧Vrefに比べて出力電圧信号Voutが高いことから、図9に示す電圧共振回路の共振周波数f0よりも大きな周波数fbが周波数テーブル30で選定され、第1及び第3のFETQ1,Q4が出力に応じて定められた0〜180度間の位相差を有し、また、第2及び第4のFETQ2,Q4がある位相が位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この小出力モードでは、基本的には、高周波トランスT1の一次側両端が直流電圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるとともにその間において転流回路からエネルギー供給を受けてDC−DCコンバータが動作される。
【0051】
尚、DC−DCコンバータの出力を抑制するには、周波数テーブル30から選定される周波数が高く選定され、電流共振回路のインピーダンスを共振点からずらすことによって達成される。従って、目標電圧とともに周波数テーブルで選定される周波数をMCU18の外部から選定するようにしても良い。
【0052】
始めに、図11(A)〜図11(H)を参照して直流電源3が定格で出力電圧(目標電圧Vout)を発生する定格出力モードでのDC−DCコンバータの動作について説明する。
【0053】
図9に示すDC−DCコンバータが図示せぬスイッチを介して直流電源3に接続されると、キャパシタC1の充電が開始される。同様に、キャパシタC1に対して並列に接続されているキャパシタC2,C3の直列回路及びキャパシタC4,C5の直列回路の充電も開始される。
【0054】
ある時点t1で制御パルス信号がドライバ回路DR1、DR2に与えられてドライバ回路DR1、DR2が動作される。この時点t1において、制御パルス信号に同期して図11(E)に示す第1及び第4のゲート信号が高レベルから低レベルに切り替えられる。従って、図11(A)に示すように、第1及び第4のゲートパルスが与えられていたFETQ1,Q4は、オフに維持される。
【0055】
時点t1後、トランスの励磁電流によって、FETQ2,Q3のソース・ドレイン間の電圧が図11(B)に示すように低下し始め、図11(A)に示すように、FETQ1,Q4のソース・ドレイン間の電圧が上昇し始める。また、図11(C)に示すように、高周波トランスT1の一次側電圧も上昇を開始する。
【0056】
時点t1から所定時間Δtだけ経過した時点t2に達すると、FETQ2,Q3のゲートに図11(D)に示される第2及び第3のゲート信号が与えられ、そのソース・ドレイン間が図11(B)に示されるように導通され、FETQ2,Q3のソース・ドレイン間電圧がゼロに低下され、FETQ2,Q3は、オン状態に維持される。また、オフに維持されるFETQ1,Q4のソース・ドレイン間電圧は、図11(A)に示すように入力電圧に達する。従って、図11(C)に示すように高周波トランスT1の一次側電圧もある所定の電圧に達し、FETQ2,Q3に電流が供給され、そのドレイン電流が図11(F)に示すように増加される。この電流が励磁電流として高周波トランスT1の一次側に供給され、その結果、その二次側に誘起電圧が発生される。
【0057】
尚、高周波トランスT1の2次側に接続される電流共振回路のインピーダンスは、FETQ2,Q3がオンした直後は高いことから、FETQ2,Q3のドレイン電流はゼロから緩やかに増加される。また、時点t2〜時点t3には、この高周波トランスT1の2次側に接続される電流共振回路の共振周波数に応じて半波の正弦波となるドレイン電流が生ずることとなる。
【0058】
時点t3において、FETQ2,Q3に与えられていた第2及び第3のゲート信号がオフされると、FETQ2,Q3がオフされ、ドレイン電流が図11(F)に示すようにゼロとなる。従って、高周波トランスT1の2次側へのエネルギーの供給が停止される。また、図11(B)に示すようにオフされたFETQ2,Q3のソース・ドレイン間電圧が次第に上昇され、図11(A)に示すようにオフされているFETQ2,Q4のソース・ドレイン間電圧が次第に上昇される。FETQ2,Q3のソース・ドレイン間電圧の上昇に伴ってこのFETQ1,Q4のソース・ドレイン間の電圧が低下する。従って、高周波トランスT1の一次側電圧も次第に低下される。
【0059】
時点t3から所定時間Δtだけ経過した時点t4に達すると、FETQ2、Q3のゲートに図11(E)に示される第1及び第4のゲート信号が与えられ、そのソース・ドレイン間が図11(A)に示されるように導通され、FETQ1、Q4のソース・ドレイン間電圧がゼロに低下される。時点t4から時点t5までは、FETQ1、Q4はオン状態に維持される。また、オフに維持されるFETQ2、Q4のソース・ドレイン間電圧は、図11(B)に示すように入力電圧に達する。従って、図11(C)に示すように高周波トランスT1の一次側電圧もマイナス側のある所定の電圧に達し、キャパシタC1、C2,C3から導通したFETQ2、Q3に電流が供給され、そのドレイン電流が図11(G)に示すように増加される。この電流が励磁電流として高周波トランスT1の一次側に供給され、その結果、その二次側に誘起電圧が発生される。
【0060】
ここで、時点t3〜t4においては、FETQ1,Q4に並列に接続されているキャパシタC2,C5は、緩やかに放電され、従って、FETQ1,Q4のソース・ドレイン間電圧も緩やかに降下される。その後時点t4でFETQ1,Q4がオンされるが、スイッチングした瞬間におけるFETQ1,Q4のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング(ZVS)が実現される。
【0061】
時点t5からは、再び時点t1〜t4におけると同様の動作が繰り返されて高周波トランスT1の二次側に誘起電圧が発生される。ここで、時点t5,t6,t7,t8は、夫々時点t1,t2,t3,t4に相当し、対応する時点の説明を参照されたい。
【0062】
ここで、時点t5〜t6においても、FETQ1,Q4に並列に接続されているキャパシタC2,C5は、同様に緩やかに充電され、従って、FETQ1,Q4のソース・ドレイン間電圧も緩やかに上昇される。その後時点t6でFETQ2,Q3がオンされるが、スイッチングした瞬間におけるFETQ2,Q3のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング(ZVS)が実現される。
【0063】
上述したように電圧共振回路が動作されることによって高周波トランスT1の2次側には、図12(A)及び11(B)に示すような電圧波形及び電流波形が出力される。即ち、図11(C)に示される高周波トランスT1の1次側の電圧波形に対応して図12(A)に示すように台形波の電圧が高周波トランスT1の2次側に現れ、また、図11(H)に示される高周波トランスT1の1次側の電流波形に対応して図12(B)に示すように台形波の電圧が高周波トランスT1の2次側に現れる。
【0064】
尚、上述したDC−DCコンバータにおいては、FETQ1,Q4のゲートに印加される第1及び第4のゲート信号が同位相で発生され、また、FETQ2,Q3のゲートに印加される第2及び第3のゲート信号が同位相で発生されることから、チョークコイルLC及びキャパシタC10,C11で構成される転流回路には、電流が供給されず、実質的に作動されないこととなる。
【0065】
図5に示すハーフブリッジ電圧共振回路11及び図6に示すプッシュプル型で電圧共振回路11についての動作は、図4のフルブリッジ電圧共振回路11の説明を参照すれば当業者であれば、容易に理解することができることからその説明は省略する。
【0066】
上述したDC−DCコンバータの動作説明では、対象とする電源3が定格で電圧を出力しているものとして説明している。しかし、通常の電源、例えば燃料電池では、定格出力未満、いわゆる小出力(定格の30%程度)で運転される場合が多い。この場合には、共振が維持できなくなる(即ち、ソフトスイッチングが不完全になる)ことにより、効率が極端に低下することになる。従って、小出力モード、特に、定格出力の50%以下の小出力運転時における効率を上げる必要がある。そこで、小出力モード時にも効率を維持できるように制御信号が調整される。即ち、小出力モードにおいては、二次側電圧が定格以上の電圧(目標電圧以上、例えば、400V以下)に達する場合には、MCU18は、ドライバに小出力モード時における制御信号を与え、ドライバから下記のように定格モード時に比べて高い周波数の第1〜第4のゲート信号を発生させる。また、MCU18は、下記に説明するように第1及び第4のゲート信号に位相差を与え、また、第2及び第3のゲート信号に位相差を与えるようにドライバ回路DR1、DR2を動作させる。
【0067】
電源3が小出力モード(定格の30%程度)となった場合において、図4で説明したフルブリッジの回路で構成される図9に示すDC−DCコンバータがその出力を維持するための動作を図13(A)〜図13(M)を参照して説明する。図9に示されるようにチョークコイルLCに流れる電流IL1が+電流である場合には、キャパシタC7からトランスT1の中間タップに電流が流れ、IL1が−電流である場合には、キャパシタC7にトランスT1の中間タップから電流が流れるとしている。また、高周波トランスT1の一次側に流れる電流IT1は、トランジスタQ1、Q2の接続点に高周波トランスT1の一次側から流れる向きをプラスとし、トランジスタQ1、Q2の接続点から高周波トランスT1の一次側から流れる向きをマイナスとしている。同様に高周波トランスT1の一次側に流れる電流IT2は、トランジスタQ3、Q4の接続点に高周波トランスT1の一次側から流れる向きをプラスとし、トランジスタQ1、Q2の接続点から高周波トランスT1の一次側から流れる向きをマイナスとしている。
【0068】
図9に示すDC−DCコンバータが図示せぬスイッチを介して直流電源3に接続されると、キャパシタC1の充電が開始される。同様に、キャパシタC1に対して並列に接続されているキャパシタC2,C3の直列回路、キャパシタC4,C5の直列回路及びキャパシタC6,C7の直列回路の充電も開始される。
【0069】
時点t11前において、制御パルス信号がドライバ回路DR1、DR2に与えられてこのドライバFETDR1、DR2が動作され、トランジスタQ2、Q4がオンされている状態にある場合には、図13(E)に示されるように高周波トランスT1の一次側がマイナス側に接続されて接地電位となる。従って、キャパシタC7が充電状態にあれば、このキャパシタC7から電流IL1が図13(J)に示すようにチョークコイルLCを介して高周波トランスT1の一次側に流れ始めることとなる。この電流IL1は、高周波トランスT1の一次側で分岐されて高周波トランスの一次側にFETQ2、Q4を介して直流電源のマイナス側に流れることとなる。その結果、図13(K)及び(L)に示すように電流IT1,IT2が高周波トランスの一次側に電流が流れることとなる。ここで、高周波トランスT1の一次側が接地電位のままであることから、高周波トランスT1の2次側の電流共振回路13からは、電流Irが出力されない。
【0070】
ある時点t11でドライバ回路DR1からの第2のゲート信号が図13(H)に示すように高レベルから低レベルに切り替えられ、オン状態にあったFETQ2がオフされる。また、時点t11からΔtk経過した時点t12で第1のゲート信号が図13(I)に示すように低レベルから高レベルに切り替えられる。従って、図13(B)に示すように、オフ状態になったFETQ2のソース・ドレイン間電圧が上昇される。
【0071】
時点t11においては、図13(F)に示すように第3のゲート信号が低レベルに維持される。従って、図13(C)に示すように、第3のゲートパルスが与えられているFETQ3は、オフ状態に維持される。また、時点t11においても、図13(G)に示すように第4のゲート信号が高レベルに維持されている。従って、図13(D)に示すように、第4のゲートパルスが与えられているFETQ4のみがオン状態に維持される。
【0072】
時点t11後、FETQ2に与えられたゲートの遮断る電圧によってFETQ2のソース・ドレイン間がオフ状態となる。従って、FETQ1のソース・ドレイン間の電圧が図13(A)に示すように低下し始め、図13(B)に示すように、オフに切り替えられたFETQ2のソース・ドレイン間の電圧が上昇し始める。また、時点t11以後においても、トランジスタQ3、Q4は、夫々オフ及びオンに維持されていることから、トランジスタQ3、Q4のドレイン・ソース間電圧は、高レベル及び低レベルに維持されることとなる。FETQ2がオフされることに伴い、図13(E)に示すようにトランスLCの一次側電位が次第にマイナス側から上昇し、図13(K)及び12(L)に示すように高周波トランスT1の一次側の電流IT1がピークに達し、電流IT2が増加し始める。また、図13(J)に示すようにキャパシタC7からチョークコイルLC11を介してチョーク電流IL1が供給され続ける。
【0073】
時点t12に達すると、FETQ1のゲートに図13(I)に示される第1のゲート信号が与えられ、そのソース・ドレイン間が図13(A)に示されるように導通され、FETQ1のソース・ドレイン間電圧がゼロに低下されてFETQ1は、オン状態に維持される。また、オフに維持されるFETQ2のソース・ドレイン間電圧は、図13(B)に示すように入力電圧に達する。従って、オン状態にあるFETQ1、Q4の直列回路を介して図13(E)に示すように高周波トランスT1の一次側電圧もある所定の電圧に達し、高周波トランスT1の一次側の電流IT1が次第に減少され、電流IT2が増加される。時点t12以降においも、図13(J)に示すようにキャパシタC11からチョークコイルLCを介して電流が供給され続けられる。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるように電流Irが出力され始める。
【0074】
時点t13において、図13(G)に示すように第4のゲート信号がFETQ4をオフすると、高周波トランスT1の1次側の電圧が降下を開始し、また、キャパシタC7からのチョークコイルLCを介する電流の供給が低下し、この低下に伴って高周波トランスT1の一次側の電流IT1が実質的に停止し、また、電流IT2がピークから低下し始める。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにマイナス側のピークに達した電流Irが減少し始める。
【0075】
時点t13から所定時間Δtだけ経過した時点t14においては、FETQ3のソース・ドレイン電圧が略ゼロとなると略同時に図13(F)に示すように第3のゲート信号がFETQ3を導通させる。FETQ1,Q3がオンされ、FETQ2,Q4がオフされていることから、図13(E)に示すように高周波トランスT1の一次側は、プラス側電圧に維持され、図13(J)に示すようにキャパシタC7を充電する方向に電流がチョークコイルLCを流れるようにチョークコイルLCを流れる電流の方向が変化される。従って、高周波トランスT1の一次側は、図13(E)に示すように接地電圧となり、電流共振回路13からは、図13(M)に示されるように電流Irの供給が停止される。また、図13(K)及び図13(L)に示すように、高周波トランスT1の一次側に流れる電流IT1もマイナス方向に増加され、電流IT2も減少される。
【0076】
時点t15において、第1のゲートパルスによってFETQ1がオフされると、FETQ1のドレイン・ソース間電圧が上昇され、FETQ2のドレイン・ソース間電圧が低下される。ここで、FETQ3がオン状態にあることから、図13(E)に示すように高周波トランスT1の一次側の電圧が低下し始める。
【0077】
時点t16において、第2のゲートパルスによってFETQ2がオンされると、そのソース・ドレイン間が図13(B)に示されるように導通され、FETQ2のソース・ドレイン間電圧がゼロに低下されてFETQ2は、オン状態に維持される。また、オフに維持されるFETQ1のソース・ドレイン間電圧は、図13(A)に示すように入力電圧に達すまで上昇される。従って、オン状態にあるFETQ2、Q3の直列回路を介して図13(E)に示すように高周波トランスT1の一次側電圧もマイナス側のある所定の電圧に達し、高周波トランスT1の一次側のマイナス電流IT1が次第に減少され、電流IT2もマイナス側により増加される。時点t16以降においも、図13(J)に示すようにキャパシタC7にチョークコイルLCを介して電流が供給され続けられてキャパシタC7が充電される。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにプラスの電流Irが出力され始める。
【0078】
時点t17において、図13(G)に示すように第3のゲート信号がFETQ3をオフすると、高周波トランスT1の1次側の電圧が上昇を開始し、また、キャパシタC7を充電する為のチョークコイルLCを介する電流IL1の供給が低下し、この低下に伴って高周波トランスT1の一次側の電流IT1が実質的に停止し、また、マイナス電流IT2がピークから減少し始める。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにプラス側のピークに達した電流Irが減少し始める。
【0079】
時点t17から所定時間Δtだけ経過した時点t18においては、FETQ4のソース・ドレイン電圧が略ゼロとなると略同時に図13(G)に示すように第4のゲート信号がFETQ4を導通させる。FETQ2,Q4がオンされ、FETQ1,Q3がオフされていることから、図13(E)に示すように高周波トランスT1の一次側は、ゼロ電圧に維持され、図13(J)に示すようにキャパシタC7からチョークコイルLCへの電流が開始される。従って、高周波トランスT1の一次側は、図13(E)に示すように接地電圧となり、電流共振回路13からは、図13(M)に示されるように電流Irの供給が停止される。また、図13(K)及び図13(L)に示すように、高周波トランスT1の一次側に流れる電流IT1もプラス側に増加され、電流IT2もプラス側に増加される。
【0080】
時点t19に達すると、時点t11〜時点t18を参照して説明した動作が再び繰り返され、電流共振回路13からは、図13(M)に示されるように電流Irが供給される。
【0081】
図5に示すハーフブリッジ電圧共振回路11及び図6に示すプッシュプル型で電圧共振回路11についての動作は、図4のフルブリッジ電圧共振回路11の説明を参照すれば当業者であれば、容易に理解することができることからその説明は省略する。
【0082】
図14(A)〜13(M)は、整流回路14に負荷が接続されていない場合における図9に示される各部の波形を示している。整流回路14に負荷が接続されていない場合にあっても電圧共振回路11では、電圧共振が維持されるが、電流共振回路14に高周波トランスT1から電流が供給されないことから、電流共振回路14は、動作されないこととなる。
【0083】
無負荷時には、図14(F)〜13(I)に示されるように第2及び第4のゲート信号が同位相で発生され、また、第1及び第3のゲート信号が同位相で発生され、図14(A)〜13(D)に示されるようにFETQ2,Q4及びトランジスタQ1,Q3が同期してオン・オフされる。以下に無負荷時における図9に示す回路の動作を説明する。
【0084】
時点t11において、制御パルス信号に同期して図14(G)及び図14(H)に示すように第2及び第4のゲート信号が高レベルから低レベルに切り替えられる。従って、図14(A)に示すように、第2及び第4のゲートパルスが与えられていたFETQ2,Q4は、オフに維持される。また、時点t12では、第1及び第3のゲート信号が図14(F)及び図14(I)に示すように発生される。
【0085】
時点t11前においては、FETQ2,Q4がオンに維持され、FETQ1,Q3がオフに維持されていることから、高周波トランスT1の一次側は、導通したFETQ2、Q4によって直流電源のマイナス側に接続され、同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持されることとなる。また、図14(J)に示すように充電されているキャパシタC11からチョークコイルL1を介して高周波トランスT1の中間タップに電流IL1が供給され、図14(K)及び13(L)に示すようにその一次側からFETQ2,Q4に電流IT1,IT2が供給される。
【0086】
時点t11においては、FETQ2,Q4がオフされるにともなって図14(J)に示すように電流IL1の増加が止まり、また、図14(K)及び13(L)に示すように高周波トランスT1の一次側からFETQ2,Q4に流れていた電流IT1,IT2の増加が停止される。この時点t11においても、高周波トランスT1の一次側は、同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持される。
【0087】
時点t11後、チョークコイルL1の電流によりキャパシタC2,C4及びC3,C5が夫々充電される。従って、FETQ1,Q3のソース・ドレイン間の電圧が図14(A)及び図14(C)に示すように低下し始め、図14(B)及び図14(D)に示すように、FETQ2,Q4のソース・ドレイン間の電圧が上昇し始める。
【0088】
時点t11から所定時間Δtだけ経過した時点t12に達すると、FETQ1、Q3のゲートに図14(F)及び13(I)に示されるように高レベルの第1及び第3のゲート信号が与えられ、そのソース・ドレイン間が図14(A)及び13(C)に示されるように導通され、FETQ1、Q3のソース・ドレイン間電圧がゼロに低下され、FETQ1、Q3は、オン状態に維持される。また、オフに維持されるFETQ2、Q4のソース・ドレイン間電圧は、図14(B)及び図14(D)に示すように入力電圧に達する。高周波トランスT1の一次側は、導通したFETQ1、Q3によって同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持される
時点t12〜時点t15においては、図14(J)に示すように電流IL1が次第に減少し、電源のプラス側からの電流によってキャパシタC11が充電され始める。即ち、電流IL1がプラスからマイナスに変化してキャパシタC11を充電し始める。電流IL1の変化に伴い、図14(K)及び13(L)に示すように電流IT1,IT2もプラスからマイナスに緩やかに変化される。
【0089】
時点t15において、FETQ1,Q3に与えられていた第1及び第3のゲート信号がオフされると、FETQ1,Q3がオフされ、FETQ1,Q3のソース、ドレイン間電圧が緩やかに上昇される。
【0090】
また、時点t15から所定時間Δtだけ経過した時点t16において、FETQ2、Q4のゲートに図14(G)及び図14(H)に示される第2及び第4のゲート信号が与えられて図14(B)及び図14(D)に示されるようにFETQ2、Q4が導通され、FETQ2、Q4のソース・ドレイン間電圧がゼロに低下される。高周波トランスT1の一次側は、FETQ2、Q4を介して電源のマイナス側に接続され、その両端が同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トランスT1の2次側からは、同様に図14(M)に示すように電流Ir1が出力されず、ゼロに維持される。
【0091】
その後、時点t11に相当する時点18において、FETQ2、Q4がオフされ、FETQ1、Q3がオンされて時点t11から時点t18が繰り返される。
【0092】
上述した連系インバータでは、コンバータ部10が1つのDC−DCコンバータ回路を有する場合にその変換効率を向上するための構成を説明したが、図15に示すように2つのDC−DCコンバータ回路、即ち、ユニットを有する回路構成としても良い。このようなコンバータ部10では、下記に説明するように、効率向上を図るために、2つのDC−DCコンバータユニットの接続がスイッチングされて切り替えられ、高効率で電圧が出力される。
【0093】
図15に示すコンバータユニット10−1、10−2では、その1次側回路11が図4〜図6のいずれかに示す回路のいずれかで構成され、トランスT1が図4〜図9のいずれかに示されるトランスT1に相当している。また、2次側回路13は、図7又は図8に示される回路に相当している。従って、このコンバータユニット10−1、10−2からは、2次側回路13内のキャパシタC9の両端電圧が電圧信号として出力される。コンバータユニット10−1、10−2については、既にこれら図面を参照して説明しているので、その説明は省略する。
【0094】
尚、図15に示すコンバータユニット10−1、10−2の1次側回路11を図4、図9に示すキャパシタC10,C11及チョークコイルL1で構成される転流回路LCは設けられなくとも良い。即ち、図15に示される回路では、第1のコンバータユニット10−1及び第2のコンバータユニット10−2は、小出力時に電力エネルギーを補充する為のチョークコイルL1及びキャパシタC10,C11から成る転流回路を備えなくても良く、コンバータ部10での効率向上を図ることができる。
【0095】
図15に示すように、第1のコンバータユニット10−1の高電圧側に相当する平滑コンデンサC9の高電位側と第2のコンバータユニット10−2の高電圧側に相当する平滑コンデンサC9の高電位側との間および第1のコンバータユニット10−1の低電圧側に相当する平滑コンデンサC9の低電位側と第2のコンバータユニット10−2の低電圧側に相当する平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。ダイオードD5、D6のアノード側が第2のコンバータユニット10−2に、ダイオードD5、D6のカソード側が第1のコンバータユニット10−1に接続されている。また、第1のコンバータユニット10−1の低電圧側と、第2のコンバータユニット10−2の高電圧側との間にトランジスタQ7が設けられている。トランジスタQ7は、ドライバ17によりパルス幅変調(PWM)動作されることによって駆動される。これにより、スイッチングの電圧差が低減されて、スイッチング損失が低減される。図15に示す回路では、平滑回路15の出力がPWM発生器16にフィードバックされ、これに基づいてPWM信号がPWM発生器16で発生されてトランジスタQ7が駆動される。このドライバ17は、フォトカプラを含み電気的には、トランジスタQTが平滑回路15の出力側から分離されている。
【0096】
図15に示す回路においては、図16(A)及び16(B)に示すように第1のコンバータユニット10−1及び第2のコンバータユニット10−2からは、一定の出力電圧Vout1,Vout2が出力される。ある時点t21において、PWM信号発生器16からPWM信号が発生され、ドライバ17によって図16(C)に示すようにトランジスタQ7がオンされると、ダイオードD5,D6が直列接続され、ダイオードD5,D6間の接続点に第1のコンバータユニット10−1の低電圧側が接続されるとともに第2のコンバータユニット10−2の高電圧側が接続される。従って、図16(D)に示すように、電源Vout1及び電源Vout2を直列接続したような電圧Vout3がダイオードD5,D6の直列回路から出力され、この電圧Vout3が平滑回路15に入力される。時点t22において、PWM信号がオフになると、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側が並列に平滑回路15に接続され、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側から平滑回路15に電圧Vout1或いはVout2が供給される。従って、平滑回路15の入力電圧は、図16(D)に示すように低下される。同様に時点t23において、PWM信号発生器16からのPWM信号がオンされて図16(C)に示すようにトランジスタQ7がオンされると、ダイオードD5,D6が直列接続され、ダイオードD5,D6間の接続点に第1のコンバータユニット10−1の低電圧側が接続されるとともに第2のコンバータユニット10−2の高電圧側が接続される。従って、図16(D)に示すように、電源Vout1及び電源Vout2を直列接続したような電圧Vout3がダイオードD5,D6の直列回路から出力され、この電圧Vout3が平滑回路15に入力される。時点t24において、PWM信号がオフになると、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側が並列に平滑回路15に接続され、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側から平滑回路15に電圧Vout1或いはVout2が供給される。PWM信号のパルス幅に応じて図16(E)に示すように平滑回路15からは入力電圧Vout3を平滑化した出力電圧Vout4が出力される。ここで、PWM信号のパルス幅が大きければ、平滑回路15からの出力電圧Vout4が大きくなり、PWM信号のパルス幅が小さければ、平滑回路15からの出力電圧Vout4が小さくなる。従って、平滑回路15からの出力電圧がPWM信号発生器16で検出され、適切なパルス幅が選定されることによって平滑回路15の出力を一定とすることができる。
【0097】
以上のように、トランジスタQ7がPWM動作をすると、第1のコンバータユニット10−1と第2のコンバータユニット10−2が、直並列を繰り返す。このとき、2つのユニットで回路が構成される場合には、出力Voutは、
Vout≒Vout1×PWM比率+Vout2
となり、出力制御範囲は、
Vout=Vout1×2
となる。即ち、図17に示すようにトランジスタQ7のオン・オフに応じた出力電圧Vout4が出力される。
【0098】
なお、上述したコンバータ部10の回路は、1つの1次側の回路に2つ或いはそれ以上の2次側の回路が図18に示すように設けられても良い。即ち、図18に示すように、1つのトランスT1に、複数の2次側まき線を巻いた回路にも適用することができる。即ち、トランスT1が1つの1次側有し、また、複数、例えば、2つの2次側を有し、図4〜図6に示される電圧共振回路がトランスT1の一次側に接続され、2つの2次側の夫々に図7又は図8に示されるように構成される第1及び第2の整流回路13―1、13−2が接続されている。そして、第1の整流回路13―1の平滑コンデンサC9の高電位側と第2の整流回路13―2の平滑コンデンサC9の高電位側との間および第1の整流回路13―1の平滑コンデンサC9の低電位側と第2の整流回路13―2の平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。図15と同様にドライバ17によりパルス幅変調(PWM)動作されるトランジスタQ7がダイオードD5、D6間に接続されている。図18においては、ドライバ17及びPWM信号発生器については図示を省略しているが、図16(A)〜(E)に示すと同様に動作される。
【0099】
また、図19に示すように、1つの1次側の回路に複数のトランスT1−1,T1−2が用意されても良い。図19に示される回路においては、複数のトランスT1−1,T1−2の夫々には、図7又は図8に示されるように構成される第1及び第2の整流回路13―1、13−2が接続されている。そして、第1の整流回路13―1の平滑コンデンサC9の高電位側と第2の整流回路13―2の平滑コンデンサC9の高電位側との間および第1の整流回路13―1の平滑コンデンサC9の低電位側と第2の整流回路13―2の平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。図15と同様にドライバ17によりパルス幅変調(PWM)動作されるトランジスタQ7がダイオードD5、D6間に接続されている。図18においては、ドライバ17及びPWM信号発生器については図示を省略しているが、図16(A)〜(E)に示すと同様に動作される。
【0100】
尚、図18及び図19に示す1次側回路11には、図4、図9に示すキャパシタC10,C11及チョークコイルL1で構成される転流回路LCは設けられなくとも良いことを明記しておく。また、本実施形態に係る回路は、2次側の出力が2つ以上であれば、電圧−電流共振型のDC−DCコンバータを用いていない回路にも適用可能である。
【0101】
上述したDC−DCコンバータにおいては、下記の実施態様が好ましい。なお、下記の実施態様は、独立に適用してもよいし、適宜組み合わせて適用してもよい。
【0102】
(1) 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであること。
【0103】
(2) (1)において、前記ブリッジ型の電圧共振回路は、並列接続されたスイッチング素子とキャパシタがブリッジを構成するように接続されていること。
【0104】
(3) (2)において、前記ブリッジ型の電圧共振回路は、第1から第4のスイッチング素子と、前記第1から第4のスイッチング素子にそれぞれ並列に接続された第1から第4のキャパシタとを備え、直列接続された前記第1と第2のスイッチング素子と直列接続された前記第3と第4のスイッチング素子とが並列接続されてブリッジを構成すること。
【0105】
尚、(2)及び(3)において、スイッチング素子に並列に接続されるキャパシタは、スイッチング素子の内部容量によって代用することもできる。
【0106】
(4) 前記電流共振回路は、直列接続されたコイルとキャパシタを備え、前記コイルが前記トランスの第1端に接続され、前記キャパシタが整流回路に接続されていること。
【0107】
(5) 前記整流回路は、フルブリッジ整流回路または倍電圧整流回路であること。
【0108】
(6) 低電力入力時における共振を維持するための転流回路を前記電圧共振回路と前記トランスとの間に設けたこと。
【0109】
(7) 前記転流回路は、前記ブリッジ回路に並列に接続され、直列接続された2つのキャパシタと、前記キャパシタの接続点と前記トランスの1次側まき線とに接続されたコイルとを含むこと。
【0110】
以上のように,定格出力時はもちろんのこと、小出力時においても高い変換効率を有するDC−DCコンバータを提供できる。
【0111】
この発明は、上記各実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記各実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより種々の発明が抽出され得る。
【0112】
また、例えば各実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【0113】
【図1】図1は、この発明のコンバータ部及びインバータ部からなる連系インバータが適用される分散型電源システムを概略的に示す構成図である。
【図2】この発明の一実施の形態にかかるDC−DCコンバータ部の回路構成を示すブロック図である。
【図3A】DC−DCコンバータの2次側の出力を概略的に示す波形図である。
【図3B】DC−DCコンバータの2次側の出力を概略的に示す波形図である。
【図4】図2に示す電圧共振回路の1例を示す回路図である。
【図5】図2に示す電圧共振回路の他の例を示す回路図である。
【図6】図2に示す電圧共振回路の更に他の例を示す回路図である。
【図7】図2に示す電流共振回路の回路例を示す回路図である。
【図8】図2に示す電流共振回路の他の回路例を示す回路図である。
【図9】図4及び図7の組み合わせに係る回路例を示す回路図である。
【図10】図9に示すDC−DCコンバータのMCUの機能を示す制御部ブロック図である。
【図11】(A)〜(H)は、図9に示すDC−DCコンバータの定格出力モードにおける各部の波形を示す波形図である。
【図12】(A)及び(B)は、定格出力モードにおける図9に示す高周波トランスの2次側の電圧及電流波形を示す波形図である。
【図13】(A)〜(M)は、図9に示すDC−DCコンバータの小出力モードにおける各部の波形を示す波形図である。
【図14】(A)〜(M)は、図9に示すDC−DCコンバータの無負荷モードにおける各部の波形を示す波形図である。
【図15】図15は、図1に示されるコンバータ部が2つのDC−DCコンバータユニットで構成される回路を示すブロック図である。
【図16】(A)〜(E)は、図15に示す回路における各部の波形を示す波形図である。
【図17】図15に示す回路における出力電圧Voutの変化を示すグラフである。
【図18】図15に示す回路の変形例を示すブロック図である。
【図19】図15に示す回路の変形例を示すブロック図である。
【符号の説明】
【0114】
C1〜C11…キャパシタ、Q1〜Q4…スイッチング素子、T1…トランス、DR1、DR2…ドライバ、D1〜D6…ダイオード、L…インダクタ、LC…チョークコイル、QT…トランジスタ、1…分散型電源システム、2…連系インバータ、3…電源、10…コンバータ部、11…電圧共振回路、12…高周波トランス、13…電流共振回路、14…整流回路、16…PWM発生器、17…ドライバ、20…インバータ部
【技術分野】
【0001】
この発明は、DC−DCコンバータに係り、特に、分散型直流電源からの電力を中電力容量の電力に変換する分散型電源用の絶縁型DC−DCコンバータ及びこのDC−DCコンバータを用いた連系インバータに関する。
【背景技術】
【0002】
分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システムから電力を中電力容量(0.3KW〜10KW)の電力に変換する分散型電源システムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力(1次側)と系統(2次側)との絶縁が望まれている。このような電力変換装置に、高周波絶縁型のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【0003】
また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多くなることから、上記のような定格出力時における効率向上はもとより、定格出力の50%以下の小電力の小出力運転時の効率を向上することが重要な課題となっている。
【課題を解決するための手段】
【0004】
本発明は、上記問題点を解決するためになされてものであり、その目的は、高効率のDC−DCコンバーを提供することにある。
【0005】
この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第1の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1の絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1の電流共振回路と、
前記第1の電流共振回路から出力される出力電流を整流する第1の整流回路と、
前記第1の整流回路からの出力電圧を平滑化する第1の平滑回路と、
前記出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第2の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第2の電圧共振回路からの出力電圧が入力される第2の絶縁型高周波トランスと、
前記第2のトランスの2次側に接続される第2の電流共振回路と、
前記第2の電流共振回路から出力される出力電流を整流する第2の整流回路と、
前記第2の整流回路からの出力電圧を平滑化する第2の平滑回路と、
前記第1及び第2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とするDC―DCコンバータが提供される。
【0006】
また、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDC―DCコンバータが提供される。
【0007】
更に、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1及び第2の絶縁型高周波トランスと、
前記第1及び第2のトランスの2次側に夫々接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDCDCコンバータが提供される。
【発明の効果】
【0008】
この発明のDC−DCコンバータによれば、スイッチングロスのない高効率の変換を実現することができる。
【発明を実施するための最良の形態】
【0009】
以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るDC−DCコンバータを説明する。
【0010】
以下、図面を参照して、この発明の実施の形態に係るDC−DCコンバータ及びこれを用いた連系インバータについて説明する。
【0011】
図1は、この発明の実施の形態に係るコンバータ部10(DC−DCコンバータ)とDC−AC変換を行うインバータ部20からなる連系インバータ2が適用される分散型電源システム1の概略構成を示している。
【0012】
図1に分散型電源システム1おいて、出力に変動を伴う直流電源3、例えば、燃料電池、太陽電池、或いは風力発電からの出力(直流電力)がパワーコンディショナーとしての連系インバータに入力され、連系インバータ内のコンバータ部でDC-DC変換され、変換されたDC出力がインバータ部20で交流出力、比較的小出力(例えば、0.3kW〜数10kW程度)に変換されて、負荷に、例えば、家庭内の負荷に商用電圧(系統電圧)として出力される。ここで、商用電圧(系統電圧)は、日本では、101V或いは202V(単相3線接続の場合)に相当し、米国では、115V或いは230Vに相当している。
【0013】
尚、燃料電池システムでは、コンバータ部10に入力電圧として80V以下、現状では、20V〜60Vの電圧が入力され、無負荷の際にその出力電圧Voutが最も高く、負荷が大きくなるにつれて電圧が25%〜30%程度低下する特性を有している。また、太陽電池モジュールを備える太陽光発電システムでは、1枚の太陽電池モジュールで17−21Vの電圧が出力され、システムとしては、170V〜350Vが出力される。その出力電圧Voutは、120V〜450Vの範囲で変動される。更に、風力発電システムでは、50V程度の出力電圧Voutが発生されるが、羽根が回転している際には、30V〜50Vの範囲で出力が変動される。
【0014】
図2は、この発明の一実施の形態に係るコンバータ部10の回路構成を示すブロック図である。
【0015】
このコンバータ部10は、高周波絶縁型のDC−DCコンバータであって、高周波トランス12、図1に示される直流電源3と高周波トランス12の一次側との間に配置され、高周波の電圧を出力する電圧共振回路11、高周波トランス12の二次側に配置された電流共振回路13及び電流共振回路13からの出力電流を整流する整流回路14を備えている。コンバータ部10は、この整流回路14からの出力電圧Voutに応じて電圧共振回路11を制御するスイッチング制御部17を更に備えている。図2に示されるDC−DCコンバータは、通常の高電圧電源に適用されるDC−DCコンバータとは異なり、電圧共振回路11が一次側に配置され、電流共振回路13が高い電圧を出力する二次側に配置されている。後に説明されるようにこのDC−DCコンバータは、出力制御されてそのDC−DCコンバータからは略一定電圧、例えば、目標電圧として400Vが出力される。
【0016】
通常の高電圧電源に適用されるDC−DCコンバータでは、高周波トランス12の一次側に電流共振回路及び電圧共振回路を配置している。しかし、図2に示されるDC−DCコンバータ部10では、比較的低電圧な電源3に適用されるため、通常のDC−DCコンバータと同様に高周波トランス12の一次側に電流共振回路が配置される場合には、出力される電力量が増加されると、必然的に電流が多くなり、電流値が高くなり過ぎてしまう。従って、図2に示すコンバータ10部では、電圧共振回路11が高周波トランス12の一次側に配置され、電流共振回路13が高電圧が出力される高周波トランス12の二次側に配置されている。連系インバータが日本で使用される場合を想定すると、DC−DCコンバータ部10が通常系統200Vの連系インバータユニットに接続され、高周波トランス12の二次側からは、370V程度の電圧が出力される。
【0017】
一次側に配置された電圧共振回路11は、FET(電界効果トランジスタ)或いはIGBT(絶縁ゲート・バイポーラトランジスタ)等のスイッチング素子を備え、スイッチング素子のソース・ドレイン間(IGBTの場合にはエミッタ・コレクタ間)にキャパシタが接続され、電圧共振回路11が電圧共振するように構成される。また、二次側に配置された電流共振回路13は、直列共振により、電流共振するように構成される。
【0018】
上記のようにスイッチング素子を備えた回路構成における回路の動作を以下に簡単に説明する。
【0019】
電圧共振回路11では、電源からの出力が減少されると、出力電圧(高周波の電圧)Voutを略一定にすべくスイッチング素子の動作周波数が増加される。この動作周波数の増加に伴い、電流共振回路のインピーダンスが増加される。即ち、電流共振回路では、共振周波数で最も出力が大きくなり、出力が小さくなるにつれて周波数が増加される。
【0020】
図3A及び図3Bを参照して電圧共振回路におけるスイッチングロスについてより詳細に説明する。図3Aは、電圧共振回路からの出力が大きい定格出力モードにおける高周波トランスの2次側の電流及び電圧波形を示し、図3Bは、電圧共振回路からの出力が小さい小出力モードにおける高周波トランスの2次側の電流及び電圧波形を示している。電源からの出力が十分に大きい定格出力モードでは、スイッチング素子が所定の動作周波数で動作されて図3Aに示されるように出力電流が正弦波で変化されるに対して、電圧共振回路からの出力が減少されて出力が低下される小出力モードでは、高周波トランスの2次側の電流及び電圧波形を示す図3Bに示されるように電流波形は、歪んでいびつになり、周波数が増加される。
【0021】
本実施形態に係るDC−DCコンバータでは、電流共振回路13の動作周波数を変えてDC−DCコンバータのエネルギーの変換を制御することによって、電圧共振回路11において電圧を位相変調し、共振を維持しながら、高効率で、ゼロ電圧スイッチング(ZVS)を実現している。このように、この発明の実施形態では、周波数を変化させると、2次側の電流共振回路13の動作点が移動し、周波数が下がるとパワーが上昇し、周波数を上げるとパワーが下降するという、エネルギーの伝送量が変化する性質を利用している。従って、高効率のDC−DCコンバータを実現することができる。
【0022】
図2に示される電圧共振回路11は、
(1)フルブリッジ
(2)ハーフブリッジ
(3)プッシュプル
の3通りの回路構成を採用することができる。これら電圧共振回路の具体的な回路例が図4から図6に示されている。
【0023】
また、図2に示す電流共振回路13は、
(4)フルブリッジ整流回路
(5)倍電圧整流回路
の2通りの回路構成を採用することができる。これら電流共振回路13の具体的な回路例が図7及び図8に示されている。
【0024】
上述の記述から明らかなように、電圧共振回路11と電流共振回路13の組み合わせは、合計6通りであり、図2に示したDC−DCコンバータ回路10は、この6通りの組み合わせで実現することができる。
【0025】
図4から図6を参照して電圧共振回路11の回路例を説明する。尚、図4から図6において、蓄電用のキャパシタC1は、通常電解コンデンサが使用されるが、各回路において共通であるので、説明を省略する。また、スイッチング素子として、FETを用いた場合を説明する。
【0026】
図4は、フルブリッジ回路で電圧共振回路11を構成した第1の回路例を示している。
【0027】
図4に示す電圧共振回路においては、スイッチング素子Q1及びスイッチング素子Q2が直列接続され、スイッチング素子Q3及びスイッチング素子Q4が直列接続されている。スイッチング素子Q1〜Q4には、キャパシタC2〜C5が夫々スイッチング素子のソース・ドレイン間に並列に接続されている。また、スイッチング素子Q1、Q2の直列回路及びスイッチング素子Q3,Q4の直列回路がフルブリッジ回路を構成するように夫々入力側の直流電源に並列接続されている。即ち、スイッチング素子Q1、Q3のドレインが電源のプラス側に接続され、スイッチング素子Q2、Q4のソースが電源のマイナス側に接続されている。
【0028】
また、スイッチング素子Q1及びスイッチング素子Q2間の接続部が出力側のトランスT1の一端部に接続され、スイッチング素子Q3及びスイッチング素子Q4の接続部がトランスT1の他端部に接続されている。
【0029】
図4に示すフルブリッジ回路には、スイッチング素子Q1〜Q4を所定のタイミングでオン・オフするためにスイッチング制御部17が設けられている。このスイッチング制御部17は、ドライバDR1、DR2、MCU(マイクロコントロールユニット)18、インターフェースIFから構成されている。このスイッチング制御部17においては、DC−DCコンバータ回路10の出力電圧Voutが検出されてこの検出信号がインターフェースIF、例えば、アイソレーションアンプを介してMCU18に与えられ、このMCU18から周波数制御及び位相制御用の制御信号がドライバDR1、DR2に出力される。ドライバDR1、DR2からは、フィードバック信号としてスイッチング素子Q1〜Q4のゲートに制御信号が与えられ、スイッチング素子Q1〜Q4が制御されている。
【0030】
図4に示す電圧共振回路には、スイッチング素子Q1、Q2の直列接続及びスイッチング素子Q3、Q4の直列接続に、更に、キャパシタC10、C11の直列接続が並列接続されている。そして、キャパシタC10、C11の接続点にチョークコイルLCの一端が接続され、チョークコイルLCの他端がトランスT1の1次側のコイルの中間点に接続されている。なお、この明細書においては、キャパシタC10、C11及びチョークコイルLCからなる回路を「転流回路」と称する。
【0031】
この転流回路は、定格出力の数%から30%程度の小出力時の効率を向上させるために設けられ、小出力時において、この転流回路によって、電圧共振が維持される。具体的には、定格出力などの比較的高出力時には、共振回路、即ち、例えば、トランジスタQ1とキャパシタC2とで形成される共振回路で共振を行い、低出力時には、このような回路では、共振が維持できないので、チョークコイルLCとキャパシタC1、C2、C3、C4、C5によって共振を維持している。具体的には、電力が低下するとトランスに流れる電流が減少されるが、この電流がチョークコイルLCからの電流で補われることにより、共振が維持される。
【0032】
従って、上記のように電圧共振回路11とトランスとの間に転流回路を設けることで、小出力時においても共振を維持することができ、小出力時においても高い変換効率を実現することができる。
【0033】
図4に示される回路の動作については、後に説明する。
【0034】
図5は、ハーフブリッジ回路で電圧共振回路11を構成した第2の回路例を示している。図5においては、図4と同一回路部品及び同一部分には、同一符号を付している。
【0035】
図5に示す電圧共振回路おいては、スイッチング素子Q1及びスイッチング素子Q2が直列接続され、スイッチング素子Q1、Q2には、キャパシタC2、C3がそれぞれスイッチング素子のソース・ドレイン間に並列に接続されている。また、スイッチング素子Q1、Q2の直列回路には、直列接続されたキャパシタC6,C7が並列接続されてハーフブリッジ回路を構成している。
【0036】
そして、スイッチング素子Q1及びスイッチング素子Q2の接続部がトランスT1の一端部に接続され、キャパシタC6及びキャパシタC7の接続部がトランスT1の他端部に接続されている。
【0037】
図5に示すハーフブリッジ回路には、スイッチング素子Q1、Q2を所定のタイミングでオン・オフするために、ドライバDR1が設けられている。DC−DCコンバータ回路10の出力電圧Voutが検出されてこの信号がインターフェースIFを介してMCU18に与えられ、このMCU18から周波数制御用の制御信号がドライバDR1に出力される。ドライバDR1からは、フィードバック信号としてスイッチング素子Q1、Q2のゲートに制御信号が与えられ、スイッチング素子Q1、Q2が制御されている。
【0038】
図6は、プッシュプル型で電圧共振回路11を構成した第3の回路例を示している。図6は、プッシュプル型の電圧共振回路を示している。図6においては、図4と同一回路部品及び同一部分には、同一符号を付している。
【0039】
図6において、スイッチング素子Q1のドレインがトランスT1の一端部に接続され、スイッチング素子Q2のドレインがトランスT1の他端部に接続され、スイッチング素子Q1、Q2のソースは、直流電源のマイナス側に接続されている。また、直流電源のプラス側は、トランスT1の一端部と他端部の中間部に接続されている。
【0040】
図6に示すプッシュプル型で電圧共振回路11には、スイッチング素子Q1、Q2を所定のタイミングでオン・オフするために、ドライバDR1が設けられている。DC−DCコンバータ回路10の出力電圧Voutが検出されてこの信号がインターフェースIFを介してMCU18に与えられ、このMCU18から周波数制御用の制御信号がドライバDR1に出力される。ドライバDR1からは、フィードバック信号としてスイッチング素子Q1、Q2のゲートに制御信号が与えられ、スイッチング素子Q1、Q2が制御されている。
【0041】
次に、図7及び図8を参照して電流共振回路13の具体的な回路例を示す。
【0042】
図7は、フルブリッジ整流回路14及び電流共振回路13を組み合わせた第4の回路例を示している。
【0043】
電流共振回路13は、インダクタL及びキャパシタC8を直列接続して構成されている。この電流共振回路13では、トランスT1の一端部にインダクタLが接続され、キャパシタC8が出力側のブリッジ整流回路14に接続されている。ブリッジ整流回路14では、キャパシタC8の出力側は、直列接続されたダイオードD1及びダイオードD2の接続部に接続され、トランスT1の他端は、ダイオードD3とダイオードD4の接続部に接続されている。また、ダイオードD1、D2が直列接続され、ダイオードD3、D4が直列接続され、ダイオードD1、D2の直列接続とD3、D4の直列接続とが並列接続されてブリッジ回路を構成している。ブリッジ回路の出力側には、平滑用のキャパシタC9がブリッジ回路に並列に接続されている。平滑用のキャパシタC9としては、通常電解コンデンサが使用される。この平滑用のキャパシタC9には、インターフェースIFが接続され、出力電圧信号VoutがこのインターフェースIFに出力される。
【0044】
図8は、昇圧ブリッジ回路14及び電流共振回路13を組み合わせた第5の回路例を示している。図8においては、図7と同一回路部品及び同一部分には、同一符号を付している。
【0045】
電流共振回路13は、図7に示す回路と同様にインダクタLとキャパシタC8とが直列接続され、トランスT1の一端部にインダクタLが接続され、キャパシタC8が出力側に接続されている。昇圧ブリッジ回路14では、ダイオードD1及びダイオードD2が直列接続され、キャパシタC8の出力側が直列接続されたダイオードD1、D2の接続部に接続されている。また、トランスT1の他端は、ダイオードD2のアノード側に接続され、キャパシタC9の一端に接続されている。また、ダイオードD2のアノード側がキャパシタC9の一端に接続され、ダイオードD1のカソード側はキャパシタC9の他端に接続されてダイオードD1、D2の直列回路に平滑用のキャパシタC9が並列に接続されている。この平滑用のキャパシタC9には、スイッチング制御部17のインターフェースIFが接続され、出力電圧信号VoutがこのインターフェースIFに出力される。
【0046】
図9及び図10を参照して定格出力モード、小出力モード及び無負荷モードにおけるDC−DCコンバータの動作について説明する。図9は、図4に示すフルブリッジ電圧共振回路11に図7に示されるフルブリッジ整流回路14を組み合わせたDC−DCコンバータの回路構成を示している。図9においては、図4及び図7に示されると同一部分には同じ符号を付してその説明は省略する。また、図10は、スイッチング制御部17のMCU18の機能を説明する為の機能ブロックを示している。
【0047】
図10に示されるように、MCU18において、整流回路14からの出力電圧信号Voutが目標電圧Vrefと比較される。整流回路14に負荷が接続されていない場合には、無負荷モードでDC−DCコンバータが動作される。また、整流回路14に負荷が接続され、目標電圧Vrefに相当する定格の電圧の範囲内に入る出力電圧が検出される場合には、定格出力モードでDC−DCコンバータ11が動作される。更に、整流回路14に負荷が接続されているが、目標電圧Vrefに相当する定格電圧よりも若干低い出力電圧信号Voutが検出される場合には、小出力モードでDC−DCコンバータが動作される。
【0048】
無負荷モードでは、設定された目標電圧Vrefと出力電圧信号Voutとが比較器34で比較される。無負荷モードでは、出力電圧信号Voutが目標電圧Vrefに比べて十分に大きい或いは略等しいことから、図9に示す電圧共振回路の共振周波数f0よりも大きな周波数faが周波数テーブル30から選定され、また、第1及び第3のFETQ1,Q3が同位相で、また、第2及び第4のFETQ2,Q4が同位相で動作される位相が位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この無負荷モードでは、基本的には、高周波トランスT1の一次側が交互に直流電圧源のプラス側及びマイナス側に交互に接続されるようにDC−DCコンバータが動作される。
【0049】
定格モードでは、比較器34で比較される出力電圧信号Voutが目標電圧Vrefに対して低いことから、図9に示す電圧共振回路の共振周波数f0に略等しい周波数f0が周波数テーブル30から選定され、また、第1及び第4のFETQ1,Q4が同位相で、また、第2及び第3のFETQ2,Q3が同位相で動作される位相が位相テーブル32から選定される。ここで、第1及び第3のFETQ1,Q3に関しては、180度の位相差が与えられ、また、第2及び第4のFETQ2,Q4に関しても180度の位相差が与えられるタイミングが位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この定格モードでは、基本的には、高周波トランスT1の一次側両端が直流電圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるようにDC−DCコンバータが動作される。
【0050】
小出力モードでは、比較器34で比較される目標電圧Vrefに比べて出力電圧信号Voutが高いことから、図9に示す電圧共振回路の共振周波数f0よりも大きな周波数fbが周波数テーブル30で選定され、第1及び第3のFETQ1,Q4が出力に応じて定められた0〜180度間の位相差を有し、また、第2及び第4のFETQ2,Q4がある位相が位相テーブル32から選定される。パルスジェネレータ35は、この選定された位相及び周波数で第1〜第4のゲートパルスを対応するFETQ1〜Q4に与えることとなる。この小出力モードでは、基本的には、高周波トランスT1の一次側両端が直流電圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるとともにその間において転流回路からエネルギー供給を受けてDC−DCコンバータが動作される。
【0051】
尚、DC−DCコンバータの出力を抑制するには、周波数テーブル30から選定される周波数が高く選定され、電流共振回路のインピーダンスを共振点からずらすことによって達成される。従って、目標電圧とともに周波数テーブルで選定される周波数をMCU18の外部から選定するようにしても良い。
【0052】
始めに、図11(A)〜図11(H)を参照して直流電源3が定格で出力電圧(目標電圧Vout)を発生する定格出力モードでのDC−DCコンバータの動作について説明する。
【0053】
図9に示すDC−DCコンバータが図示せぬスイッチを介して直流電源3に接続されると、キャパシタC1の充電が開始される。同様に、キャパシタC1に対して並列に接続されているキャパシタC2,C3の直列回路及びキャパシタC4,C5の直列回路の充電も開始される。
【0054】
ある時点t1で制御パルス信号がドライバ回路DR1、DR2に与えられてドライバ回路DR1、DR2が動作される。この時点t1において、制御パルス信号に同期して図11(E)に示す第1及び第4のゲート信号が高レベルから低レベルに切り替えられる。従って、図11(A)に示すように、第1及び第4のゲートパルスが与えられていたFETQ1,Q4は、オフに維持される。
【0055】
時点t1後、トランスの励磁電流によって、FETQ2,Q3のソース・ドレイン間の電圧が図11(B)に示すように低下し始め、図11(A)に示すように、FETQ1,Q4のソース・ドレイン間の電圧が上昇し始める。また、図11(C)に示すように、高周波トランスT1の一次側電圧も上昇を開始する。
【0056】
時点t1から所定時間Δtだけ経過した時点t2に達すると、FETQ2,Q3のゲートに図11(D)に示される第2及び第3のゲート信号が与えられ、そのソース・ドレイン間が図11(B)に示されるように導通され、FETQ2,Q3のソース・ドレイン間電圧がゼロに低下され、FETQ2,Q3は、オン状態に維持される。また、オフに維持されるFETQ1,Q4のソース・ドレイン間電圧は、図11(A)に示すように入力電圧に達する。従って、図11(C)に示すように高周波トランスT1の一次側電圧もある所定の電圧に達し、FETQ2,Q3に電流が供給され、そのドレイン電流が図11(F)に示すように増加される。この電流が励磁電流として高周波トランスT1の一次側に供給され、その結果、その二次側に誘起電圧が発生される。
【0057】
尚、高周波トランスT1の2次側に接続される電流共振回路のインピーダンスは、FETQ2,Q3がオンした直後は高いことから、FETQ2,Q3のドレイン電流はゼロから緩やかに増加される。また、時点t2〜時点t3には、この高周波トランスT1の2次側に接続される電流共振回路の共振周波数に応じて半波の正弦波となるドレイン電流が生ずることとなる。
【0058】
時点t3において、FETQ2,Q3に与えられていた第2及び第3のゲート信号がオフされると、FETQ2,Q3がオフされ、ドレイン電流が図11(F)に示すようにゼロとなる。従って、高周波トランスT1の2次側へのエネルギーの供給が停止される。また、図11(B)に示すようにオフされたFETQ2,Q3のソース・ドレイン間電圧が次第に上昇され、図11(A)に示すようにオフされているFETQ2,Q4のソース・ドレイン間電圧が次第に上昇される。FETQ2,Q3のソース・ドレイン間電圧の上昇に伴ってこのFETQ1,Q4のソース・ドレイン間の電圧が低下する。従って、高周波トランスT1の一次側電圧も次第に低下される。
【0059】
時点t3から所定時間Δtだけ経過した時点t4に達すると、FETQ2、Q3のゲートに図11(E)に示される第1及び第4のゲート信号が与えられ、そのソース・ドレイン間が図11(A)に示されるように導通され、FETQ1、Q4のソース・ドレイン間電圧がゼロに低下される。時点t4から時点t5までは、FETQ1、Q4はオン状態に維持される。また、オフに維持されるFETQ2、Q4のソース・ドレイン間電圧は、図11(B)に示すように入力電圧に達する。従って、図11(C)に示すように高周波トランスT1の一次側電圧もマイナス側のある所定の電圧に達し、キャパシタC1、C2,C3から導通したFETQ2、Q3に電流が供給され、そのドレイン電流が図11(G)に示すように増加される。この電流が励磁電流として高周波トランスT1の一次側に供給され、その結果、その二次側に誘起電圧が発生される。
【0060】
ここで、時点t3〜t4においては、FETQ1,Q4に並列に接続されているキャパシタC2,C5は、緩やかに放電され、従って、FETQ1,Q4のソース・ドレイン間電圧も緩やかに降下される。その後時点t4でFETQ1,Q4がオンされるが、スイッチングした瞬間におけるFETQ1,Q4のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング(ZVS)が実現される。
【0061】
時点t5からは、再び時点t1〜t4におけると同様の動作が繰り返されて高周波トランスT1の二次側に誘起電圧が発生される。ここで、時点t5,t6,t7,t8は、夫々時点t1,t2,t3,t4に相当し、対応する時点の説明を参照されたい。
【0062】
ここで、時点t5〜t6においても、FETQ1,Q4に並列に接続されているキャパシタC2,C5は、同様に緩やかに充電され、従って、FETQ1,Q4のソース・ドレイン間電圧も緩やかに上昇される。その後時点t6でFETQ2,Q3がオンされるが、スイッチングした瞬間におけるFETQ2,Q3のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング(ZVS)が実現される。
【0063】
上述したように電圧共振回路が動作されることによって高周波トランスT1の2次側には、図12(A)及び11(B)に示すような電圧波形及び電流波形が出力される。即ち、図11(C)に示される高周波トランスT1の1次側の電圧波形に対応して図12(A)に示すように台形波の電圧が高周波トランスT1の2次側に現れ、また、図11(H)に示される高周波トランスT1の1次側の電流波形に対応して図12(B)に示すように台形波の電圧が高周波トランスT1の2次側に現れる。
【0064】
尚、上述したDC−DCコンバータにおいては、FETQ1,Q4のゲートに印加される第1及び第4のゲート信号が同位相で発生され、また、FETQ2,Q3のゲートに印加される第2及び第3のゲート信号が同位相で発生されることから、チョークコイルLC及びキャパシタC10,C11で構成される転流回路には、電流が供給されず、実質的に作動されないこととなる。
【0065】
図5に示すハーフブリッジ電圧共振回路11及び図6に示すプッシュプル型で電圧共振回路11についての動作は、図4のフルブリッジ電圧共振回路11の説明を参照すれば当業者であれば、容易に理解することができることからその説明は省略する。
【0066】
上述したDC−DCコンバータの動作説明では、対象とする電源3が定格で電圧を出力しているものとして説明している。しかし、通常の電源、例えば燃料電池では、定格出力未満、いわゆる小出力(定格の30%程度)で運転される場合が多い。この場合には、共振が維持できなくなる(即ち、ソフトスイッチングが不完全になる)ことにより、効率が極端に低下することになる。従って、小出力モード、特に、定格出力の50%以下の小出力運転時における効率を上げる必要がある。そこで、小出力モード時にも効率を維持できるように制御信号が調整される。即ち、小出力モードにおいては、二次側電圧が定格以上の電圧(目標電圧以上、例えば、400V以下)に達する場合には、MCU18は、ドライバに小出力モード時における制御信号を与え、ドライバから下記のように定格モード時に比べて高い周波数の第1〜第4のゲート信号を発生させる。また、MCU18は、下記に説明するように第1及び第4のゲート信号に位相差を与え、また、第2及び第3のゲート信号に位相差を与えるようにドライバ回路DR1、DR2を動作させる。
【0067】
電源3が小出力モード(定格の30%程度)となった場合において、図4で説明したフルブリッジの回路で構成される図9に示すDC−DCコンバータがその出力を維持するための動作を図13(A)〜図13(M)を参照して説明する。図9に示されるようにチョークコイルLCに流れる電流IL1が+電流である場合には、キャパシタC7からトランスT1の中間タップに電流が流れ、IL1が−電流である場合には、キャパシタC7にトランスT1の中間タップから電流が流れるとしている。また、高周波トランスT1の一次側に流れる電流IT1は、トランジスタQ1、Q2の接続点に高周波トランスT1の一次側から流れる向きをプラスとし、トランジスタQ1、Q2の接続点から高周波トランスT1の一次側から流れる向きをマイナスとしている。同様に高周波トランスT1の一次側に流れる電流IT2は、トランジスタQ3、Q4の接続点に高周波トランスT1の一次側から流れる向きをプラスとし、トランジスタQ1、Q2の接続点から高周波トランスT1の一次側から流れる向きをマイナスとしている。
【0068】
図9に示すDC−DCコンバータが図示せぬスイッチを介して直流電源3に接続されると、キャパシタC1の充電が開始される。同様に、キャパシタC1に対して並列に接続されているキャパシタC2,C3の直列回路、キャパシタC4,C5の直列回路及びキャパシタC6,C7の直列回路の充電も開始される。
【0069】
時点t11前において、制御パルス信号がドライバ回路DR1、DR2に与えられてこのドライバFETDR1、DR2が動作され、トランジスタQ2、Q4がオンされている状態にある場合には、図13(E)に示されるように高周波トランスT1の一次側がマイナス側に接続されて接地電位となる。従って、キャパシタC7が充電状態にあれば、このキャパシタC7から電流IL1が図13(J)に示すようにチョークコイルLCを介して高周波トランスT1の一次側に流れ始めることとなる。この電流IL1は、高周波トランスT1の一次側で分岐されて高周波トランスの一次側にFETQ2、Q4を介して直流電源のマイナス側に流れることとなる。その結果、図13(K)及び(L)に示すように電流IT1,IT2が高周波トランスの一次側に電流が流れることとなる。ここで、高周波トランスT1の一次側が接地電位のままであることから、高周波トランスT1の2次側の電流共振回路13からは、電流Irが出力されない。
【0070】
ある時点t11でドライバ回路DR1からの第2のゲート信号が図13(H)に示すように高レベルから低レベルに切り替えられ、オン状態にあったFETQ2がオフされる。また、時点t11からΔtk経過した時点t12で第1のゲート信号が図13(I)に示すように低レベルから高レベルに切り替えられる。従って、図13(B)に示すように、オフ状態になったFETQ2のソース・ドレイン間電圧が上昇される。
【0071】
時点t11においては、図13(F)に示すように第3のゲート信号が低レベルに維持される。従って、図13(C)に示すように、第3のゲートパルスが与えられているFETQ3は、オフ状態に維持される。また、時点t11においても、図13(G)に示すように第4のゲート信号が高レベルに維持されている。従って、図13(D)に示すように、第4のゲートパルスが与えられているFETQ4のみがオン状態に維持される。
【0072】
時点t11後、FETQ2に与えられたゲートの遮断る電圧によってFETQ2のソース・ドレイン間がオフ状態となる。従って、FETQ1のソース・ドレイン間の電圧が図13(A)に示すように低下し始め、図13(B)に示すように、オフに切り替えられたFETQ2のソース・ドレイン間の電圧が上昇し始める。また、時点t11以後においても、トランジスタQ3、Q4は、夫々オフ及びオンに維持されていることから、トランジスタQ3、Q4のドレイン・ソース間電圧は、高レベル及び低レベルに維持されることとなる。FETQ2がオフされることに伴い、図13(E)に示すようにトランスLCの一次側電位が次第にマイナス側から上昇し、図13(K)及び12(L)に示すように高周波トランスT1の一次側の電流IT1がピークに達し、電流IT2が増加し始める。また、図13(J)に示すようにキャパシタC7からチョークコイルLC11を介してチョーク電流IL1が供給され続ける。
【0073】
時点t12に達すると、FETQ1のゲートに図13(I)に示される第1のゲート信号が与えられ、そのソース・ドレイン間が図13(A)に示されるように導通され、FETQ1のソース・ドレイン間電圧がゼロに低下されてFETQ1は、オン状態に維持される。また、オフに維持されるFETQ2のソース・ドレイン間電圧は、図13(B)に示すように入力電圧に達する。従って、オン状態にあるFETQ1、Q4の直列回路を介して図13(E)に示すように高周波トランスT1の一次側電圧もある所定の電圧に達し、高周波トランスT1の一次側の電流IT1が次第に減少され、電流IT2が増加される。時点t12以降においも、図13(J)に示すようにキャパシタC11からチョークコイルLCを介して電流が供給され続けられる。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるように電流Irが出力され始める。
【0074】
時点t13において、図13(G)に示すように第4のゲート信号がFETQ4をオフすると、高周波トランスT1の1次側の電圧が降下を開始し、また、キャパシタC7からのチョークコイルLCを介する電流の供給が低下し、この低下に伴って高周波トランスT1の一次側の電流IT1が実質的に停止し、また、電流IT2がピークから低下し始める。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにマイナス側のピークに達した電流Irが減少し始める。
【0075】
時点t13から所定時間Δtだけ経過した時点t14においては、FETQ3のソース・ドレイン電圧が略ゼロとなると略同時に図13(F)に示すように第3のゲート信号がFETQ3を導通させる。FETQ1,Q3がオンされ、FETQ2,Q4がオフされていることから、図13(E)に示すように高周波トランスT1の一次側は、プラス側電圧に維持され、図13(J)に示すようにキャパシタC7を充電する方向に電流がチョークコイルLCを流れるようにチョークコイルLCを流れる電流の方向が変化される。従って、高周波トランスT1の一次側は、図13(E)に示すように接地電圧となり、電流共振回路13からは、図13(M)に示されるように電流Irの供給が停止される。また、図13(K)及び図13(L)に示すように、高周波トランスT1の一次側に流れる電流IT1もマイナス方向に増加され、電流IT2も減少される。
【0076】
時点t15において、第1のゲートパルスによってFETQ1がオフされると、FETQ1のドレイン・ソース間電圧が上昇され、FETQ2のドレイン・ソース間電圧が低下される。ここで、FETQ3がオン状態にあることから、図13(E)に示すように高周波トランスT1の一次側の電圧が低下し始める。
【0077】
時点t16において、第2のゲートパルスによってFETQ2がオンされると、そのソース・ドレイン間が図13(B)に示されるように導通され、FETQ2のソース・ドレイン間電圧がゼロに低下されてFETQ2は、オン状態に維持される。また、オフに維持されるFETQ1のソース・ドレイン間電圧は、図13(A)に示すように入力電圧に達すまで上昇される。従って、オン状態にあるFETQ2、Q3の直列回路を介して図13(E)に示すように高周波トランスT1の一次側電圧もマイナス側のある所定の電圧に達し、高周波トランスT1の一次側のマイナス電流IT1が次第に減少され、電流IT2もマイナス側により増加される。時点t16以降においも、図13(J)に示すようにキャパシタC7にチョークコイルLCを介して電流が供給され続けられてキャパシタC7が充電される。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにプラスの電流Irが出力され始める。
【0078】
時点t17において、図13(G)に示すように第3のゲート信号がFETQ3をオフすると、高周波トランスT1の1次側の電圧が上昇を開始し、また、キャパシタC7を充電する為のチョークコイルLCを介する電流IL1の供給が低下し、この低下に伴って高周波トランスT1の一次側の電流IT1が実質的に停止し、また、マイナス電流IT2がピークから減少し始める。従って、高周波トランスT1の2次側の電流共振回路13からは、図13(M)に示されるようにプラス側のピークに達した電流Irが減少し始める。
【0079】
時点t17から所定時間Δtだけ経過した時点t18においては、FETQ4のソース・ドレイン電圧が略ゼロとなると略同時に図13(G)に示すように第4のゲート信号がFETQ4を導通させる。FETQ2,Q4がオンされ、FETQ1,Q3がオフされていることから、図13(E)に示すように高周波トランスT1の一次側は、ゼロ電圧に維持され、図13(J)に示すようにキャパシタC7からチョークコイルLCへの電流が開始される。従って、高周波トランスT1の一次側は、図13(E)に示すように接地電圧となり、電流共振回路13からは、図13(M)に示されるように電流Irの供給が停止される。また、図13(K)及び図13(L)に示すように、高周波トランスT1の一次側に流れる電流IT1もプラス側に増加され、電流IT2もプラス側に増加される。
【0080】
時点t19に達すると、時点t11〜時点t18を参照して説明した動作が再び繰り返され、電流共振回路13からは、図13(M)に示されるように電流Irが供給される。
【0081】
図5に示すハーフブリッジ電圧共振回路11及び図6に示すプッシュプル型で電圧共振回路11についての動作は、図4のフルブリッジ電圧共振回路11の説明を参照すれば当業者であれば、容易に理解することができることからその説明は省略する。
【0082】
図14(A)〜13(M)は、整流回路14に負荷が接続されていない場合における図9に示される各部の波形を示している。整流回路14に負荷が接続されていない場合にあっても電圧共振回路11では、電圧共振が維持されるが、電流共振回路14に高周波トランスT1から電流が供給されないことから、電流共振回路14は、動作されないこととなる。
【0083】
無負荷時には、図14(F)〜13(I)に示されるように第2及び第4のゲート信号が同位相で発生され、また、第1及び第3のゲート信号が同位相で発生され、図14(A)〜13(D)に示されるようにFETQ2,Q4及びトランジスタQ1,Q3が同期してオン・オフされる。以下に無負荷時における図9に示す回路の動作を説明する。
【0084】
時点t11において、制御パルス信号に同期して図14(G)及び図14(H)に示すように第2及び第4のゲート信号が高レベルから低レベルに切り替えられる。従って、図14(A)に示すように、第2及び第4のゲートパルスが与えられていたFETQ2,Q4は、オフに維持される。また、時点t12では、第1及び第3のゲート信号が図14(F)及び図14(I)に示すように発生される。
【0085】
時点t11前においては、FETQ2,Q4がオンに維持され、FETQ1,Q3がオフに維持されていることから、高周波トランスT1の一次側は、導通したFETQ2、Q4によって直流電源のマイナス側に接続され、同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持されることとなる。また、図14(J)に示すように充電されているキャパシタC11からチョークコイルL1を介して高周波トランスT1の中間タップに電流IL1が供給され、図14(K)及び13(L)に示すようにその一次側からFETQ2,Q4に電流IT1,IT2が供給される。
【0086】
時点t11においては、FETQ2,Q4がオフされるにともなって図14(J)に示すように電流IL1の増加が止まり、また、図14(K)及び13(L)に示すように高周波トランスT1の一次側からFETQ2,Q4に流れていた電流IT1,IT2の増加が停止される。この時点t11においても、高周波トランスT1の一次側は、同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持される。
【0087】
時点t11後、チョークコイルL1の電流によりキャパシタC2,C4及びC3,C5が夫々充電される。従って、FETQ1,Q3のソース・ドレイン間の電圧が図14(A)及び図14(C)に示すように低下し始め、図14(B)及び図14(D)に示すように、FETQ2,Q4のソース・ドレイン間の電圧が上昇し始める。
【0088】
時点t11から所定時間Δtだけ経過した時点t12に達すると、FETQ1、Q3のゲートに図14(F)及び13(I)に示されるように高レベルの第1及び第3のゲート信号が与えられ、そのソース・ドレイン間が図14(A)及び13(C)に示されるように導通され、FETQ1、Q3のソース・ドレイン間電圧がゼロに低下され、FETQ1、Q3は、オン状態に維持される。また、オフに維持されるFETQ2、Q4のソース・ドレイン間電圧は、図14(B)及び図14(D)に示すように入力電圧に達する。高周波トランスT1の一次側は、導通したFETQ1、Q3によって同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランスT1の2次側からは、図14(M)に示すように電流Ir1が出力されず、ゼロに維持される
時点t12〜時点t15においては、図14(J)に示すように電流IL1が次第に減少し、電源のプラス側からの電流によってキャパシタC11が充電され始める。即ち、電流IL1がプラスからマイナスに変化してキャパシタC11を充電し始める。電流IL1の変化に伴い、図14(K)及び13(L)に示すように電流IT1,IT2もプラスからマイナスに緩やかに変化される。
【0089】
時点t15において、FETQ1,Q3に与えられていた第1及び第3のゲート信号がオフされると、FETQ1,Q3がオフされ、FETQ1,Q3のソース、ドレイン間電圧が緩やかに上昇される。
【0090】
また、時点t15から所定時間Δtだけ経過した時点t16において、FETQ2、Q4のゲートに図14(G)及び図14(H)に示される第2及び第4のゲート信号が与えられて図14(B)及び図14(D)に示されるようにFETQ2、Q4が導通され、FETQ2、Q4のソース・ドレイン間電圧がゼロに低下される。高周波トランスT1の一次側は、FETQ2、Q4を介して電源のマイナス側に接続され、その両端が同電位に維持されることから、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トランスT1の2次側からは、同様に図14(M)に示すように電流Ir1が出力されず、ゼロに維持される。
【0091】
その後、時点t11に相当する時点18において、FETQ2、Q4がオフされ、FETQ1、Q3がオンされて時点t11から時点t18が繰り返される。
【0092】
上述した連系インバータでは、コンバータ部10が1つのDC−DCコンバータ回路を有する場合にその変換効率を向上するための構成を説明したが、図15に示すように2つのDC−DCコンバータ回路、即ち、ユニットを有する回路構成としても良い。このようなコンバータ部10では、下記に説明するように、効率向上を図るために、2つのDC−DCコンバータユニットの接続がスイッチングされて切り替えられ、高効率で電圧が出力される。
【0093】
図15に示すコンバータユニット10−1、10−2では、その1次側回路11が図4〜図6のいずれかに示す回路のいずれかで構成され、トランスT1が図4〜図9のいずれかに示されるトランスT1に相当している。また、2次側回路13は、図7又は図8に示される回路に相当している。従って、このコンバータユニット10−1、10−2からは、2次側回路13内のキャパシタC9の両端電圧が電圧信号として出力される。コンバータユニット10−1、10−2については、既にこれら図面を参照して説明しているので、その説明は省略する。
【0094】
尚、図15に示すコンバータユニット10−1、10−2の1次側回路11を図4、図9に示すキャパシタC10,C11及チョークコイルL1で構成される転流回路LCは設けられなくとも良い。即ち、図15に示される回路では、第1のコンバータユニット10−1及び第2のコンバータユニット10−2は、小出力時に電力エネルギーを補充する為のチョークコイルL1及びキャパシタC10,C11から成る転流回路を備えなくても良く、コンバータ部10での効率向上を図ることができる。
【0095】
図15に示すように、第1のコンバータユニット10−1の高電圧側に相当する平滑コンデンサC9の高電位側と第2のコンバータユニット10−2の高電圧側に相当する平滑コンデンサC9の高電位側との間および第1のコンバータユニット10−1の低電圧側に相当する平滑コンデンサC9の低電位側と第2のコンバータユニット10−2の低電圧側に相当する平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。ダイオードD5、D6のアノード側が第2のコンバータユニット10−2に、ダイオードD5、D6のカソード側が第1のコンバータユニット10−1に接続されている。また、第1のコンバータユニット10−1の低電圧側と、第2のコンバータユニット10−2の高電圧側との間にトランジスタQ7が設けられている。トランジスタQ7は、ドライバ17によりパルス幅変調(PWM)動作されることによって駆動される。これにより、スイッチングの電圧差が低減されて、スイッチング損失が低減される。図15に示す回路では、平滑回路15の出力がPWM発生器16にフィードバックされ、これに基づいてPWM信号がPWM発生器16で発生されてトランジスタQ7が駆動される。このドライバ17は、フォトカプラを含み電気的には、トランジスタQTが平滑回路15の出力側から分離されている。
【0096】
図15に示す回路においては、図16(A)及び16(B)に示すように第1のコンバータユニット10−1及び第2のコンバータユニット10−2からは、一定の出力電圧Vout1,Vout2が出力される。ある時点t21において、PWM信号発生器16からPWM信号が発生され、ドライバ17によって図16(C)に示すようにトランジスタQ7がオンされると、ダイオードD5,D6が直列接続され、ダイオードD5,D6間の接続点に第1のコンバータユニット10−1の低電圧側が接続されるとともに第2のコンバータユニット10−2の高電圧側が接続される。従って、図16(D)に示すように、電源Vout1及び電源Vout2を直列接続したような電圧Vout3がダイオードD5,D6の直列回路から出力され、この電圧Vout3が平滑回路15に入力される。時点t22において、PWM信号がオフになると、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側が並列に平滑回路15に接続され、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側から平滑回路15に電圧Vout1或いはVout2が供給される。従って、平滑回路15の入力電圧は、図16(D)に示すように低下される。同様に時点t23において、PWM信号発生器16からのPWM信号がオンされて図16(C)に示すようにトランジスタQ7がオンされると、ダイオードD5,D6が直列接続され、ダイオードD5,D6間の接続点に第1のコンバータユニット10−1の低電圧側が接続されるとともに第2のコンバータユニット10−2の高電圧側が接続される。従って、図16(D)に示すように、電源Vout1及び電源Vout2を直列接続したような電圧Vout3がダイオードD5,D6の直列回路から出力され、この電圧Vout3が平滑回路15に入力される。時点t24において、PWM信号がオフになると、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側が並列に平滑回路15に接続され、第1のコンバータユニット10−1及び第2のコンバータユニット10−2の高周波トランスの2次側から平滑回路15に電圧Vout1或いはVout2が供給される。PWM信号のパルス幅に応じて図16(E)に示すように平滑回路15からは入力電圧Vout3を平滑化した出力電圧Vout4が出力される。ここで、PWM信号のパルス幅が大きければ、平滑回路15からの出力電圧Vout4が大きくなり、PWM信号のパルス幅が小さければ、平滑回路15からの出力電圧Vout4が小さくなる。従って、平滑回路15からの出力電圧がPWM信号発生器16で検出され、適切なパルス幅が選定されることによって平滑回路15の出力を一定とすることができる。
【0097】
以上のように、トランジスタQ7がPWM動作をすると、第1のコンバータユニット10−1と第2のコンバータユニット10−2が、直並列を繰り返す。このとき、2つのユニットで回路が構成される場合には、出力Voutは、
Vout≒Vout1×PWM比率+Vout2
となり、出力制御範囲は、
Vout=Vout1×2
となる。即ち、図17に示すようにトランジスタQ7のオン・オフに応じた出力電圧Vout4が出力される。
【0098】
なお、上述したコンバータ部10の回路は、1つの1次側の回路に2つ或いはそれ以上の2次側の回路が図18に示すように設けられても良い。即ち、図18に示すように、1つのトランスT1に、複数の2次側まき線を巻いた回路にも適用することができる。即ち、トランスT1が1つの1次側有し、また、複数、例えば、2つの2次側を有し、図4〜図6に示される電圧共振回路がトランスT1の一次側に接続され、2つの2次側の夫々に図7又は図8に示されるように構成される第1及び第2の整流回路13―1、13−2が接続されている。そして、第1の整流回路13―1の平滑コンデンサC9の高電位側と第2の整流回路13―2の平滑コンデンサC9の高電位側との間および第1の整流回路13―1の平滑コンデンサC9の低電位側と第2の整流回路13―2の平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。図15と同様にドライバ17によりパルス幅変調(PWM)動作されるトランジスタQ7がダイオードD5、D6間に接続されている。図18においては、ドライバ17及びPWM信号発生器については図示を省略しているが、図16(A)〜(E)に示すと同様に動作される。
【0099】
また、図19に示すように、1つの1次側の回路に複数のトランスT1−1,T1−2が用意されても良い。図19に示される回路においては、複数のトランスT1−1,T1−2の夫々には、図7又は図8に示されるように構成される第1及び第2の整流回路13―1、13−2が接続されている。そして、第1の整流回路13―1の平滑コンデンサC9の高電位側と第2の整流回路13―2の平滑コンデンサC9の高電位側との間および第1の整流回路13―1の平滑コンデンサC9の低電位側と第2の整流回路13―2の平滑コンデンサC9の低電位側との間に、それぞれダイオードD5、D6が接続されている。図15と同様にドライバ17によりパルス幅変調(PWM)動作されるトランジスタQ7がダイオードD5、D6間に接続されている。図18においては、ドライバ17及びPWM信号発生器については図示を省略しているが、図16(A)〜(E)に示すと同様に動作される。
【0100】
尚、図18及び図19に示す1次側回路11には、図4、図9に示すキャパシタC10,C11及チョークコイルL1で構成される転流回路LCは設けられなくとも良いことを明記しておく。また、本実施形態に係る回路は、2次側の出力が2つ以上であれば、電圧−電流共振型のDC−DCコンバータを用いていない回路にも適用可能である。
【0101】
上述したDC−DCコンバータにおいては、下記の実施態様が好ましい。なお、下記の実施態様は、独立に適用してもよいし、適宜組み合わせて適用してもよい。
【0102】
(1) 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであること。
【0103】
(2) (1)において、前記ブリッジ型の電圧共振回路は、並列接続されたスイッチング素子とキャパシタがブリッジを構成するように接続されていること。
【0104】
(3) (2)において、前記ブリッジ型の電圧共振回路は、第1から第4のスイッチング素子と、前記第1から第4のスイッチング素子にそれぞれ並列に接続された第1から第4のキャパシタとを備え、直列接続された前記第1と第2のスイッチング素子と直列接続された前記第3と第4のスイッチング素子とが並列接続されてブリッジを構成すること。
【0105】
尚、(2)及び(3)において、スイッチング素子に並列に接続されるキャパシタは、スイッチング素子の内部容量によって代用することもできる。
【0106】
(4) 前記電流共振回路は、直列接続されたコイルとキャパシタを備え、前記コイルが前記トランスの第1端に接続され、前記キャパシタが整流回路に接続されていること。
【0107】
(5) 前記整流回路は、フルブリッジ整流回路または倍電圧整流回路であること。
【0108】
(6) 低電力入力時における共振を維持するための転流回路を前記電圧共振回路と前記トランスとの間に設けたこと。
【0109】
(7) 前記転流回路は、前記ブリッジ回路に並列に接続され、直列接続された2つのキャパシタと、前記キャパシタの接続点と前記トランスの1次側まき線とに接続されたコイルとを含むこと。
【0110】
以上のように,定格出力時はもちろんのこと、小出力時においても高い変換効率を有するDC−DCコンバータを提供できる。
【0111】
この発明は、上記各実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記各実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより種々の発明が抽出され得る。
【0112】
また、例えば各実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【0113】
【図1】図1は、この発明のコンバータ部及びインバータ部からなる連系インバータが適用される分散型電源システムを概略的に示す構成図である。
【図2】この発明の一実施の形態にかかるDC−DCコンバータ部の回路構成を示すブロック図である。
【図3A】DC−DCコンバータの2次側の出力を概略的に示す波形図である。
【図3B】DC−DCコンバータの2次側の出力を概略的に示す波形図である。
【図4】図2に示す電圧共振回路の1例を示す回路図である。
【図5】図2に示す電圧共振回路の他の例を示す回路図である。
【図6】図2に示す電圧共振回路の更に他の例を示す回路図である。
【図7】図2に示す電流共振回路の回路例を示す回路図である。
【図8】図2に示す電流共振回路の他の回路例を示す回路図である。
【図9】図4及び図7の組み合わせに係る回路例を示す回路図である。
【図10】図9に示すDC−DCコンバータのMCUの機能を示す制御部ブロック図である。
【図11】(A)〜(H)は、図9に示すDC−DCコンバータの定格出力モードにおける各部の波形を示す波形図である。
【図12】(A)及び(B)は、定格出力モードにおける図9に示す高周波トランスの2次側の電圧及電流波形を示す波形図である。
【図13】(A)〜(M)は、図9に示すDC−DCコンバータの小出力モードにおける各部の波形を示す波形図である。
【図14】(A)〜(M)は、図9に示すDC−DCコンバータの無負荷モードにおける各部の波形を示す波形図である。
【図15】図15は、図1に示されるコンバータ部が2つのDC−DCコンバータユニットで構成される回路を示すブロック図である。
【図16】(A)〜(E)は、図15に示す回路における各部の波形を示す波形図である。
【図17】図15に示す回路における出力電圧Voutの変化を示すグラフである。
【図18】図15に示す回路の変形例を示すブロック図である。
【図19】図15に示す回路の変形例を示すブロック図である。
【符号の説明】
【0114】
C1〜C11…キャパシタ、Q1〜Q4…スイッチング素子、T1…トランス、DR1、DR2…ドライバ、D1〜D6…ダイオード、L…インダクタ、LC…チョークコイル、QT…トランジスタ、1…分散型電源システム、2…連系インバータ、3…電源、10…コンバータ部、11…電圧共振回路、12…高周波トランス、13…電流共振回路、14…整流回路、16…PWM発生器、17…ドライバ、20…インバータ部
【特許請求の範囲】
【請求項1】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第1の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1の絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1の電流共振回路と、
前記第1の電流共振回路から出力される出力電流を整流する第1の整流回路と、
前記第1の整流回路からの出力電圧を平滑化する第1の平滑回路と、
前記出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第2の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第2の電圧共振回路からの出力電圧が入力される第2の絶縁型高周波トランスと、
前記第2のトランスの2次側に接続される第2の電流共振回路と、
前記第2の電流共振回路から出力される出力電流を整流する第2の整流回路と、
前記第2の整流回路からの出力電圧を平滑化する第2の平滑回路と、
前記第1及び第2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とするDC―DCコンバータ。
【請求項2】
前記第1及び第2の電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項1のDC―DCコンバータ。
【請求項3】
前記第1及び第2の電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項2に記載のDC−DCコンバータ。
【請求項4】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチング素子を含むことを特徴とする請求項1に記載のDC−DCコンバータ。
【請求項5】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDC―DCコンバータ。
【請求項6】
前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項5のDC―DCコンバータ。
【請求項7】
前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項6に記載のDC−DCコンバータ。
【請求項8】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチチング素子を含むことを特徴とする請求項5に記載のDC−DCコンバータ。
【請求項9】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1及び第2の絶縁型高周波トランスと、
前記第1及び第2のトランスの2次側に夫々接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDCDCコンバータ。
【請求項10】
前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項9のDC―DCコンバータ。
【請求項11】
前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項10に記載のDC−DCコンバータ。
【請求項12】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチチング素子を含むことを特徴とする請求項9に記載のDC−DCコンバータ。
【請求項1】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第1の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1の絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1の電流共振回路と、
前記第1の電流共振回路から出力される出力電流を整流する第1の整流回路と、
前記第1の整流回路からの出力電圧を平滑化する第1の平滑回路と、
前記出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する第2の電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第2の電圧共振回路からの出力電圧が入力される第2の絶縁型高周波トランスと、
前記第2のトランスの2次側に接続される第2の電流共振回路と、
前記第2の電流共振回路から出力される出力電流を整流する第2の整流回路と、
前記第2の整流回路からの出力電圧を平滑化する第2の平滑回路と、
前記第1及び第2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とするDC―DCコンバータ。
【請求項2】
前記第1及び第2の電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項1のDC―DCコンバータ。
【請求項3】
前記第1及び第2の電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項2に記載のDC−DCコンバータ。
【請求項4】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチング素子を含むことを特徴とする請求項1に記載のDC−DCコンバータ。
【請求項5】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される絶縁型高周波トランスと、
前記第1のトランスの2次側に接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDC―DCコンバータ。
【請求項6】
前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項5のDC―DCコンバータ。
【請求項7】
前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項6に記載のDC−DCコンバータ。
【請求項8】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチチング素子を含むことを特徴とする請求項5に記載のDC−DCコンバータ。
【請求項9】
その出力電圧が変動する低電圧直流電源から直流電力が入力され、DC−AC変換して出力する電圧共振回路と、
1次側及び2次側を有し、その1次側に前記第1の電圧共振回路からの出力電圧が入力される第1及び第2の絶縁型高周波トランスと、
前記第1及び第2のトランスの2次側に夫々接続される第1及び第2の電流共振回路と、
前記第1及び第2の電流共振回路から出力される出力電流を整流する第1及び第2の整流回路と、
前記第1及び第2の整流回路からの出力電圧を夫々平滑化する第1及び第2の平滑回路と、
前記第1及び第2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回路と、
前記パルス幅変調回路からの出力電圧を平滑化する第3の平滑回路と、
を具備するDCDCコンバータ。
【請求項10】
前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりDC−AC変換して高周波の電圧を出力することを特徴とする請求項9のDC―DCコンバータ。
【請求項11】
前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項10に記載のDC−DCコンバータ。
【請求項12】
前記パルス幅変調回路は、前記第1及び第2の平滑回路に夫々接続された第1及び第2のダイオードと、オン動作で前記第1及び第2のダイオードを前記第3の平滑回路に直列接続し、オフ動作で前記第1及び第2のダイオードを夫々前記第1及び第2の平滑回路に並列接続するスイッチチング素子を含むことを特徴とする請求項9に記載のDC−DCコンバータ。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2006−115680(P2006−115680A)
【公開日】平成18年4月27日(2006.4.27)
【国際特許分類】
【出願番号】特願2005−77858(P2005−77858)
【出願日】平成17年3月17日(2005.3.17)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り
【出願人】(000005913)三井物産株式会社 (37)
【出願人】(592018685)株式会社ウインズ (6)
【Fターム(参考)】
【公開日】平成18年4月27日(2006.4.27)
【国際特許分類】
【出願日】平成17年3月17日(2005.3.17)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り
【出願人】(000005913)三井物産株式会社 (37)
【出願人】(592018685)株式会社ウインズ (6)
【Fターム(参考)】
[ Back to top ]