ＤＣ−ＤＣコンバータ
【課題】出力電圧可変型のＤＣ−ＤＣコンバータにおいて、設定された出力電圧によって特性が劣化することを有効に防止する。
【解決手段】出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備える。
【解決手段】出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器等の電源供給に用いられるＤＣ−ＤＣコンバータの制御技術に関する。
【背景技術】
【０００２】
携帯機器において、バッテリー持続時間を延ばすための消費電力の低減は重要な課題である。消費電力の低減のため、携帯機器では、高速動作と低速動作の選択を可能とし、高速動作必要時に限り電圧を上げ、通常時は電圧を下げる対応を行う場合がある。
【０００３】
このような異なる電圧を供給する電圧供給源として、高効率かつ小型化しやすい出力電圧可変型のＤＣ−ＤＣコンバータが使用されることが多い（例えば、特許文献１〜３を参照。）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した出力電圧可変型のＤＣ−ＤＣコンバータでは、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループの位相特性の位相余裕（ゲイン０ｄＢでの位相）とゲイン余裕（位相０°でのゲイン）が充分に確保されている場合には動作が安定しているが、これらの位相余裕やゲイン余裕が所定値よりも小さくなると、サブハーモニック発振により出力電圧が不安定になる。小振幅の交流信号を扱う回路では出力電圧による位相特性の変化を考慮する必要はないが、直流信号を扱う回路では出力電圧により位相特性が大きく変化し、出力電圧によっては特性が劣化し、供給先デバイスからの要求特性を満たせない場合がある。
【０００５】
ＤＣ−ＤＣコンバータによっては、特性劣化を防ぐため、外付け部品を実装可能とすることで対応しているが、部品点数が増え、コストアップするという問題がある。
【０００６】
特許文献１には、広範囲の入力電圧に対応するＤＣ−ＤＣコンバータにおいて、発振を防ぐためにゲイン可変と位相補償の周波数可変対応を行う技術が開示されている。しかし、入力電圧の変動を対象としたものであり、上述した出力電圧の変動を対象としたものではなく、上記の問題を解決できるものではない。
【０００７】
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、出力電圧可変型のＤＣ−ＤＣコンバータにおいて、設定された出力電圧によって特性が劣化することを有効に防止することのできるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明にあっては、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備えるようにしている。
【発明の効果】
【０００９】
本発明のＤＣ−ＤＣコンバータにあっては、設定された出力電圧によって特性が劣化することを有効に防止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかるＤＣ−ＤＣコンバータの構成例を示す図である。
【図２】位相補償部の構成例を示す図である。
【図３】位相補償制御回路の構成例を示す図である。
【図４】系全体におけるボーデ線図の例を示す図である。
【図５】位相補償部におけるボーデ線図の例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の好適な実施形態につき説明する。
【００１２】
＜回路構成＞
図１は本発明の一実施形態にかかるＤＣ−ＤＣコンバータ１の構成例を示す図である。
【００１３】
図示の回路は電流モード制御のＤＣ−ＤＣコンバータであり、ＤＡコンバータ（DAC）１０１、誤差増幅回路（ERR AMP）１０２、分圧部１０３（抵抗R1、R2）、ＰＷＭコンパレータ（PWM COMP）１０４、インダクタ電流検出回路（I/V）１０５、発振回路（OSC）１０６、ＰＷＭ制御回路１０７、スイッチンングトランジスタ（PchTr）１０８、同期整流トランジスタ（NchTr）１０９、インダクタ（Lo）１１０、コンデンサ（Co）１１１、位相補償部１１２、ＲＯＭ１１３、レジスタ１１４、インタフェース部１１５、操作入力部１１６、位相補償制御回路１１７を備えている。
【００１４】
ＤＡコンバータ１０１には、レジスタ１１４から出力電圧設定コードVosetが入力され、ＤＡ変換することで電圧に変換され出力される。その出力は誤差増幅回路１０２の非反転入力に基準電圧Vrefとして入力される。誤差増幅回路１０２の反転入力には、負荷２に与えられる出力電圧Vfbを分圧部１０３の抵抗R1と抵抗R2で分圧した電圧Vfbinが入力される。
【００１５】
誤差増幅回路１０２の出力は、ＰＷＭコンパレータ１０４の反転入力に入力される。ＰＷＭコンパレータ１０４の非反転入力には、インダクタ電流検出回路１０５の出力が入力される。インダクタ電流検出回路１０５は、インダクタLoの帰還電流に対し、サブハーモニック発振を防止するスロープ補償を行った上で、電圧に変換し出力を行う。
【００１６】
ＰＷＭ制御回路１０７は発振回路１０６からのクロックCLKとＰＷＭコンパレータ１０４の出力によって、スイッチンングトランジスタ１０８のＯＮ／ＯＦＦのデューティを制御し、また、同期整流トランジスタ１０９をスイッチンングトランジスタ１０８と相補的にＯＮ／ＯＦＦするよう制御する。
【００１７】
スイッチンングトランジスタ１０８のソースは入力電圧VINに接続され、ドレインは同期整流トランジスタ１０９のドレインに接続され、同期整流トランジスタ１０９のソースはグランド（GND）に接続される。スイッチンングトランジスタ１０８のドレインはインダクタLoおよびコンデンサCoを介してGNDに接続され、インダクタLoとコンデンサCoの接続点は負荷２に接続される。
【００１８】
位相補償部１１２の主経路の入出力は分圧部１０３の入力（Vfb）と誤差増幅回路１０２の反転入力（Vfbin）の間に接続される。なお、位相補償部１１２は、図示の箇所だけでなく、Vfbinと誤差増幅回路１０２の出力間や、誤差増幅回路１０２の出力とGND間に入れることも可能である。また、位相補償部１１２を複数設けてもよい。
【００１９】
位相補償部１１２の制御入力には、位相補償制御回路１１７の出力Phase_sftが入力される。
【００２０】
位相補償制御回路１１７には、レジスタ１１４の出力である出力電圧設定コードVosetとＲＯＭ１１３の出力である位相補償設定コードExtset1とレジスタ１１４の出力である位相補償設定コードExtset2と位相補償設定選択信号Swset_selとが入力される。
【００２１】
レジスタ１１４にはホストシステム３からのソフトウェア操作を受け付けるインタフェース部１１５が接続されるとともに、手動操作を受け付ける操作入力部１１６が接続される。
【００２２】
図２は位相補償部１１２の構成例を示す図である。
【００２３】
図２において、位相補償部１１２は、位相補償制御回路１１７の出力Phase_sftによりＯＮ／ＯＦＦが制御されるスイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'と、スイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'ＯＮによりVfbとVfbinの間に接続されるコンデンサCph1、Cph2、Cph3とを備えている。スイッチSw1とスイッチSw1'は同じ動作をし、スイッチSw2とスイッチSw2'は同じ動作をし、スイッチSw3とスイッチSw3'は同じ動作をする。スイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'のＯＮ／ＯＦＦの組み合わせで、コンデンサCph1、Cph2、Cph3の使用の組み合わせが選択され、位相補償の定数の変更が行われる。位相補償の定数を変更することで、出力電圧変更での不安定動作を回避することができる。なお、図示の位相補償部１１２はスイッチと容量で構成し、容量を可変としているが、スイッチと容量に抵抗を加え、スイッチにより、抵抗を可変もしくは容量と抵抗の両方を可変にしてもよい。また、容量、抵抗の値を手動により直接にトリミングできるようにしてもよい。
【００２４】
図３は位相補償制御回路１１７の構成例を示す図である。
【００２５】
図３において、位相補償制御回路１１７は、レジスタ１１４からの出力電圧設定コードVosetをデコードするデコード回路DEC1と、レジスタ１１４からの出力電圧設定コードVosetとＲＯＭ１１３からの位相補償設定コードExtset1とをデコードするデコード回路DEC2と、レジスタ１１４からの出力電圧設定コードVosetとレジスタ１１４からの位相補償設定コードExtset2とをデコードするデコード回路DEC3と、レジスタ１１４からの位相補償設定選択信号Swset_selに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swon_selとして出力するセレクタSEL1と、セレクタSEL1の出力に基づき、予め設定されたスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号から一つを選択してPhase_sftとして出力するセレクタSEL2とを備えている。
【００２６】
デコード回路DEC1は、所定のビット数で表わされる出力電圧設定コードVosetの示す値の範囲に対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号（例えば、図示の７通りの組み合わせの信号を選択する場合には、３ビットの組み合わせで選択内容を表現するか、７通りのそれぞれに対応する７ビットにより選択を表現）を出力する。出力電圧設定コードVosetは、ホストシステム３からインタフェース部１１５を介して、あるいは手動操作により操作入力部１１６を介してレジスタ１１４に設定されるデジタル値による出力電圧値である。デコード回路DEC1における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。
【００２７】
デコード回路DEC2は、出力電圧設定コードVosetと位相補償設定コードExtset1をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC2における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset1の両方からのデコードにより位相補償定数を決定する利点は、出力電圧設定コードVosetのみで予め決めた設定で特性を満たせない場合に、位相補償設定コードExtset1により、スイッチSw1、Sw2、Sw3のＯＮの組み合わせを変更することが可能で、特性を補正できることにある。ユーザへの出荷前段階で、ＲＯＭ１１３に補正値として位相補償設定コードExtset1を設定し、特性を確保することが可能である。
【００２８】
デコード回路DEC3は、出力電圧設定コードVosetと位相補償設定コードExtset2をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC3における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset2の両方からのデコードにより位相補償定数を決定する利点は、上述したＲＯＭ１１３での位相補償設定コードExtset1を決定するためにレジスタ１１４の位相補償設定コードExtset2で容易に事前確認できることにある。位相補償設定コードExtset2はレジスタ１１４にソフトウェアで設定可能であるため、スイッチSw1、Sw2、Sw3のＯＮの組み合わせを変更することを可能とし、変更での特性確認を容易に行うことができる。
【００２９】
セレクタSEL1は、位相補償設定選択信号Swset_selに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swon_selとして出力する。
【００３０】
セレクタSEL2は、セレクタSEL1の出力である選択信号Swon_selに基づき、予め設定されたスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号から一つを選択してPhase_sftとして出力する。Phase_sftは位相補償部１１２に供給される。
【００３１】
なお、位相補償制御回路１１７への入力は上述したようにＲＯＭ１１３やソフトウェアで設定されるレジスタ１１４を用いているが、ソフトウェアからの設定パスがない場合には、外部端子等の操作入力部１１６により手動設定することができる。
【００３２】
また、一般にフィルタ定数を変更する場合には入力電圧や出力電圧のアナログ量をモニタし、アナログ量に基づいて変更を行っているが、本実施形態では、レジスタ１１４やＲＯＭ１１３に設定するデジタル値によって基準電圧とフィルタ定数の制御を行っているため、回路構成が容易である。アナログ量を扱う回路では、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮も必要であるが、デジタル値を扱う本回路では、それらの考慮が不要である。
【００３３】
＜位相補償の手法＞
図１に示したＤＣ−ＤＣコンバータ１においては、誤差増幅回路１０２、ＰＷＭコンパレータ１０４、ＰＷＭ制御回路１０７、スイッチンングトランジスタ１０８、同期整流トランジスタ１０９、インダクタ１１０、コンデンサ１１１、分圧部１０３、位相補償部１１２、インダクタ電流検出回路１０５によって構成される負帰還ループによって、出力電圧Vfbが一定になるように制御される。
【００３４】
ここで、負帰還ループの位相特性が、例えば図４のボーデ線図で与えられる場合を考える。
【００３５】
図１のＤＣ−ＤＣコンバータ１において、入力電圧、出力設定電圧、負荷電流、インダクタLo、コンデンサCoの条件の組み合わせによって、位相余裕またはゲイン余裕が十分に確保できていない状況において、サブハーモニック発振により出力電圧が不安定になる可能性がある。図４において、位相余裕はゲイン0dBでの位相（周波数fg0）、ゲイン余裕は位相０°でのゲイン（周波数fp0）とそれぞれ定義される。図１のＤＣ−ＤＣコンバータ１においては、位相補償を施して位相余裕およびゲイン余裕を十分に確保して、出力電圧のサブハーモニック発振を防ぐことが必要とされる。
【００３６】
図１のＤＣ−ＤＣコンバータ１では、出力電圧設定コードVosetにより基準電圧Vrefが設定され、各設定に応じた出力電圧Vfbを出力することができる。しかし、位相補償部１１２の容量値が出力設定電圧によらず一定である場合には、出力設定電圧によっては、負帰還ループの位相余裕またはゲイン余裕を十分に確保することができず、出力電圧が不安定になる可能性がある。この点、本実施形態では、出力設定電圧に応じて図２に示した位相補償部１１２の定数を可変にすることにより、負帰還ループの位相余裕およびゲイン余裕を最適化することが可能である。
【００３７】
このことを説明するために、出力電圧Vfbからその分圧した電圧Vfbinへの伝達関数を計算し、この伝達関数からボーデ線図を求める。
【００３８】
まず、ラプラス変換形式における電圧Vfbinは、回路定数R1、R2、Cを用いて、次式で与えられる。ただし、ｓ＝ｉωとする。ｉは虚数、ωは角周波数である。
【００３９】
【数１】
ここで、
【００４０】
【数２】
【００４１】
【数３】
とおくと、式（１）は次式のように書き換えることができる。
【００４２】
【数４】
この式から、伝達関数は次式で与えられる。
【００４３】
【数５】
したがって、伝達関数Vfbin／Vfb（ｓ）のボーデ線図は図５に示すようになり、周波数fz、fpの間に位相カーブの山ができる。ただし、図５の周波数fz、fpは、前記のωｚ＝２πｆｚ、ωｐ＝２πｆｐにより計算される。
【００４４】
式（２）、（３）、（５）から伝達関数Vfbin/Vfb(s)の位相特性は、周波数fz、fp、すなわちR1、R2、Cの回路定数によって決定されることが分かる。
【００４５】
したがって、位相補償部１１２におけるトータルの容量Cの値を可変にすることで、位相カーブにおける山のピーク周波数を変化させることができるので、図４に示す負帰還ループのボーデ線図における位相余裕およびゲイン余裕を決定する周波数fg0、fp0の付近に位相補償部１１２の山のピーク周波数を重ね、位相余裕およびゲイン余裕を十分に確保できるように、各出力設定電圧に応じて位相補償部１１２のトータルの容量Cの値を最適化すればよい。
【００４６】
以上から、ＤＣ−ＤＣコンバータ１において、出力設定電圧に応じて位相補償部１１２の容量を変更することにより、出力電圧を一定に保つための負帰還ループの位相特性を最適化することが可能になる。
【００４７】
＜総括＞
以上説明したように、本実施形態によれば次のような利点がある。
【００４８】
（１）位相補償制御手段としての位相補償制御回路により、位相補償手段としての位相補償部の回路定数を電圧設定信号に基づいて変更して所望の位相特性とするため、出力電圧の変更に伴う負帰還ループの位相特性の劣化を防ぐことができ、安定した電圧を供給することが可能となる。
【００４９】
（２）電圧設定信号と位相補償の設定を全てデジタル値で行うことにより、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮が不要となり、回路構成が容易となる。
【００５０】
（３）マニュアル操作により補正設定信号を与えられるようにしたことで、ＤＣ−ＤＣコンバータの用途、接続環境、半導体製造過程でのプロセスばらつきにより事前に想定した特性変動を超える場合にも、確実な位相補償を行うことができる。また、位相補償のための外付け部品が不要であり、コストダウンに寄与することができる。
【００５１】
（４）ソフトウェア、外部端子等による変更を行えるようにしたことで、自動変更のみの使用で発振問題が発生した際の解析を容易にすることができる。また、ＤＣ−ＤＣコンバータの使用状況に応じ、設定変更が可能なため、より確実な位相補償が可能となる。ＲＯＭやトリミングでの変更手段を持つことで、自動変更と同様にユーザ側での負担もない。
【００５２】
（５）自動変更の他に、ソフトウェアでの補正、さらにはトリミングやＲＯＭでの補正も組み合わせることで、より確実に位相補償を行うことができる。また、エンジニアサンプルでの位相補償の評価をソフトウェアからの設定で行い、その結果をトリミングやＲＯＭの設定に反映することも可能となる。
【００５３】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
【符号の説明】
【００５４】
１ ＤＣ−ＤＣコンバータ
２ 負荷
１０１ ＤＡコンバータ
１０２ 誤差増幅回路
１０３ 分圧部
１０４ ＰＷＭコンパレータ
１０５ インダクタ電流検出回路
１０６ 発振回路
１０７ ＰＷＭ制御回路
１０８ スイッチンングトランジスタ
１０９ 同期整流トランジスタ
１１０ インダクタ
１１１ コンデンサ
１１２ 位相補償部
１１３ ＲＯＭ
１１４ レジスタ
１１５ インタフェース部
１１６ 操作入力部
１１７ 位相補償制御回路
３ ホストシステム
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】特開平１１−１８７６４７号公報
【特許文献２】特開２００９−２６１０４８号公報
【特許文献３】特開２０１０−１３０８５６号公報
【技術分野】
【０００１】
本発明は、携帯機器等の電源供給に用いられるＤＣ−ＤＣコンバータの制御技術に関する。
【背景技術】
【０００２】
携帯機器において、バッテリー持続時間を延ばすための消費電力の低減は重要な課題である。消費電力の低減のため、携帯機器では、高速動作と低速動作の選択を可能とし、高速動作必要時に限り電圧を上げ、通常時は電圧を下げる対応を行う場合がある。
【０００３】
このような異なる電圧を供給する電圧供給源として、高効率かつ小型化しやすい出力電圧可変型のＤＣ−ＤＣコンバータが使用されることが多い（例えば、特許文献１〜３を参照。）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した出力電圧可変型のＤＣ−ＤＣコンバータでは、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループの位相特性の位相余裕（ゲイン０ｄＢでの位相）とゲイン余裕（位相０°でのゲイン）が充分に確保されている場合には動作が安定しているが、これらの位相余裕やゲイン余裕が所定値よりも小さくなると、サブハーモニック発振により出力電圧が不安定になる。小振幅の交流信号を扱う回路では出力電圧による位相特性の変化を考慮する必要はないが、直流信号を扱う回路では出力電圧により位相特性が大きく変化し、出力電圧によっては特性が劣化し、供給先デバイスからの要求特性を満たせない場合がある。
【０００５】
ＤＣ−ＤＣコンバータによっては、特性劣化を防ぐため、外付け部品を実装可能とすることで対応しているが、部品点数が増え、コストアップするという問題がある。
【０００６】
特許文献１には、広範囲の入力電圧に対応するＤＣ−ＤＣコンバータにおいて、発振を防ぐためにゲイン可変と位相補償の周波数可変対応を行う技術が開示されている。しかし、入力電圧の変動を対象としたものであり、上述した出力電圧の変動を対象としたものではなく、上記の問題を解決できるものではない。
【０００７】
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、出力電圧可変型のＤＣ−ＤＣコンバータにおいて、設定された出力電圧によって特性が劣化することを有効に防止することのできるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明にあっては、出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、前記負帰還ループ内に配置された位相補償手段と、前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段とを備えるようにしている。
【発明の効果】
【０００９】
本発明のＤＣ−ＤＣコンバータにあっては、設定された出力電圧によって特性が劣化することを有効に防止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかるＤＣ−ＤＣコンバータの構成例を示す図である。
【図２】位相補償部の構成例を示す図である。
【図３】位相補償制御回路の構成例を示す図である。
【図４】系全体におけるボーデ線図の例を示す図である。
【図５】位相補償部におけるボーデ線図の例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の好適な実施形態につき説明する。
【００１２】
＜回路構成＞
図１は本発明の一実施形態にかかるＤＣ−ＤＣコンバータ１の構成例を示す図である。
【００１３】
図示の回路は電流モード制御のＤＣ−ＤＣコンバータであり、ＤＡコンバータ（DAC）１０１、誤差増幅回路（ERR AMP）１０２、分圧部１０３（抵抗R1、R2）、ＰＷＭコンパレータ（PWM COMP）１０４、インダクタ電流検出回路（I/V）１０５、発振回路（OSC）１０６、ＰＷＭ制御回路１０７、スイッチンングトランジスタ（PchTr）１０８、同期整流トランジスタ（NchTr）１０９、インダクタ（Lo）１１０、コンデンサ（Co）１１１、位相補償部１１２、ＲＯＭ１１３、レジスタ１１４、インタフェース部１１５、操作入力部１１６、位相補償制御回路１１７を備えている。
【００１４】
ＤＡコンバータ１０１には、レジスタ１１４から出力電圧設定コードVosetが入力され、ＤＡ変換することで電圧に変換され出力される。その出力は誤差増幅回路１０２の非反転入力に基準電圧Vrefとして入力される。誤差増幅回路１０２の反転入力には、負荷２に与えられる出力電圧Vfbを分圧部１０３の抵抗R1と抵抗R2で分圧した電圧Vfbinが入力される。
【００１５】
誤差増幅回路１０２の出力は、ＰＷＭコンパレータ１０４の反転入力に入力される。ＰＷＭコンパレータ１０４の非反転入力には、インダクタ電流検出回路１０５の出力が入力される。インダクタ電流検出回路１０５は、インダクタLoの帰還電流に対し、サブハーモニック発振を防止するスロープ補償を行った上で、電圧に変換し出力を行う。
【００１６】
ＰＷＭ制御回路１０７は発振回路１０６からのクロックCLKとＰＷＭコンパレータ１０４の出力によって、スイッチンングトランジスタ１０８のＯＮ／ＯＦＦのデューティを制御し、また、同期整流トランジスタ１０９をスイッチンングトランジスタ１０８と相補的にＯＮ／ＯＦＦするよう制御する。
【００１７】
スイッチンングトランジスタ１０８のソースは入力電圧VINに接続され、ドレインは同期整流トランジスタ１０９のドレインに接続され、同期整流トランジスタ１０９のソースはグランド（GND）に接続される。スイッチンングトランジスタ１０８のドレインはインダクタLoおよびコンデンサCoを介してGNDに接続され、インダクタLoとコンデンサCoの接続点は負荷２に接続される。
【００１８】
位相補償部１１２の主経路の入出力は分圧部１０３の入力（Vfb）と誤差増幅回路１０２の反転入力（Vfbin）の間に接続される。なお、位相補償部１１２は、図示の箇所だけでなく、Vfbinと誤差増幅回路１０２の出力間や、誤差増幅回路１０２の出力とGND間に入れることも可能である。また、位相補償部１１２を複数設けてもよい。
【００１９】
位相補償部１１２の制御入力には、位相補償制御回路１１７の出力Phase_sftが入力される。
【００２０】
位相補償制御回路１１７には、レジスタ１１４の出力である出力電圧設定コードVosetとＲＯＭ１１３の出力である位相補償設定コードExtset1とレジスタ１１４の出力である位相補償設定コードExtset2と位相補償設定選択信号Swset_selとが入力される。
【００２１】
レジスタ１１４にはホストシステム３からのソフトウェア操作を受け付けるインタフェース部１１５が接続されるとともに、手動操作を受け付ける操作入力部１１６が接続される。
【００２２】
図２は位相補償部１１２の構成例を示す図である。
【００２３】
図２において、位相補償部１１２は、位相補償制御回路１１７の出力Phase_sftによりＯＮ／ＯＦＦが制御されるスイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'と、スイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'ＯＮによりVfbとVfbinの間に接続されるコンデンサCph1、Cph2、Cph3とを備えている。スイッチSw1とスイッチSw1'は同じ動作をし、スイッチSw2とスイッチSw2'は同じ動作をし、スイッチSw3とスイッチSw3'は同じ動作をする。スイッチSw1／Sw1'、Sw2／Sw2'、Sw3／Sw3'のＯＮ／ＯＦＦの組み合わせで、コンデンサCph1、Cph2、Cph3の使用の組み合わせが選択され、位相補償の定数の変更が行われる。位相補償の定数を変更することで、出力電圧変更での不安定動作を回避することができる。なお、図示の位相補償部１１２はスイッチと容量で構成し、容量を可変としているが、スイッチと容量に抵抗を加え、スイッチにより、抵抗を可変もしくは容量と抵抗の両方を可変にしてもよい。また、容量、抵抗の値を手動により直接にトリミングできるようにしてもよい。
【００２４】
図３は位相補償制御回路１１７の構成例を示す図である。
【００２５】
図３において、位相補償制御回路１１７は、レジスタ１１４からの出力電圧設定コードVosetをデコードするデコード回路DEC1と、レジスタ１１４からの出力電圧設定コードVosetとＲＯＭ１１３からの位相補償設定コードExtset1とをデコードするデコード回路DEC2と、レジスタ１１４からの出力電圧設定コードVosetとレジスタ１１４からの位相補償設定コードExtset2とをデコードするデコード回路DEC3と、レジスタ１１４からの位相補償設定選択信号Swset_selに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swon_selとして出力するセレクタSEL1と、セレクタSEL1の出力に基づき、予め設定されたスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号から一つを選択してPhase_sftとして出力するセレクタSEL2とを備えている。
【００２６】
デコード回路DEC1は、所定のビット数で表わされる出力電圧設定コードVosetの示す値の範囲に対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号（例えば、図示の７通りの組み合わせの信号を選択する場合には、３ビットの組み合わせで選択内容を表現するか、７通りのそれぞれに対応する７ビットにより選択を表現）を出力する。出力電圧設定コードVosetは、ホストシステム３からインタフェース部１１５を介して、あるいは手動操作により操作入力部１１６を介してレジスタ１１４に設定されるデジタル値による出力電圧値である。デコード回路DEC1における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。
【００２７】
デコード回路DEC2は、出力電圧設定コードVosetと位相補償設定コードExtset1をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC2における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset1の両方からのデコードにより位相補償定数を決定する利点は、出力電圧設定コードVosetのみで予め決めた設定で特性を満たせない場合に、位相補償設定コードExtset1により、スイッチSw1、Sw2、Sw3のＯＮの組み合わせを変更することが可能で、特性を補正できることにある。ユーザへの出荷前段階で、ＲＯＭ１１３に補正値として位相補償設定コードExtset1を設定し、特性を確保することが可能である。
【００２８】
デコード回路DEC3は、出力電圧設定コードVosetと位相補償設定コードExtset2をビット演算等により結合したコードに対してセレクタSEL2の入力となるスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号の一つを選択する信号を出力する。デコード回路DEC3における入力と出力の対応付けは、ワイヤードロジックもしくはプログラマブルロジックにより実装することができる。出力電圧設定コードVosetと位相補償設定コードExtset2の両方からのデコードにより位相補償定数を決定する利点は、上述したＲＯＭ１１３での位相補償設定コードExtset1を決定するためにレジスタ１１４の位相補償設定コードExtset2で容易に事前確認できることにある。位相補償設定コードExtset2はレジスタ１１４にソフトウェアで設定可能であるため、スイッチSw1、Sw2、Sw3のＯＮの組み合わせを変更することを可能とし、変更での特性確認を容易に行うことができる。
【００２９】
セレクタSEL1は、位相補償設定選択信号Swset_selに基づいてデコード回路DEC1、DEC2、DEC3のいずれかの出力を選択して選択信号Swon_selとして出力する。
【００３０】
セレクタSEL2は、セレクタSEL1の出力である選択信号Swon_selに基づき、予め設定されたスイッチSw1、Sw2、Sw3のＯＮの組み合わせの信号から一つを選択してPhase_sftとして出力する。Phase_sftは位相補償部１１２に供給される。
【００３１】
なお、位相補償制御回路１１７への入力は上述したようにＲＯＭ１１３やソフトウェアで設定されるレジスタ１１４を用いているが、ソフトウェアからの設定パスがない場合には、外部端子等の操作入力部１１６により手動設定することができる。
【００３２】
また、一般にフィルタ定数を変更する場合には入力電圧や出力電圧のアナログ量をモニタし、アナログ量に基づいて変更を行っているが、本実施形態では、レジスタ１１４やＲＯＭ１１３に設定するデジタル値によって基準電圧とフィルタ定数の制御を行っているため、回路構成が容易である。アナログ量を扱う回路では、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮も必要であるが、デジタル値を扱う本回路では、それらの考慮が不要である。
【００３３】
＜位相補償の手法＞
図１に示したＤＣ−ＤＣコンバータ１においては、誤差増幅回路１０２、ＰＷＭコンパレータ１０４、ＰＷＭ制御回路１０７、スイッチンングトランジスタ１０８、同期整流トランジスタ１０９、インダクタ１１０、コンデンサ１１１、分圧部１０３、位相補償部１１２、インダクタ電流検出回路１０５によって構成される負帰還ループによって、出力電圧Vfbが一定になるように制御される。
【００３４】
ここで、負帰還ループの位相特性が、例えば図４のボーデ線図で与えられる場合を考える。
【００３５】
図１のＤＣ−ＤＣコンバータ１において、入力電圧、出力設定電圧、負荷電流、インダクタLo、コンデンサCoの条件の組み合わせによって、位相余裕またはゲイン余裕が十分に確保できていない状況において、サブハーモニック発振により出力電圧が不安定になる可能性がある。図４において、位相余裕はゲイン0dBでの位相（周波数fg0）、ゲイン余裕は位相０°でのゲイン（周波数fp0）とそれぞれ定義される。図１のＤＣ−ＤＣコンバータ１においては、位相補償を施して位相余裕およびゲイン余裕を十分に確保して、出力電圧のサブハーモニック発振を防ぐことが必要とされる。
【００３６】
図１のＤＣ−ＤＣコンバータ１では、出力電圧設定コードVosetにより基準電圧Vrefが設定され、各設定に応じた出力電圧Vfbを出力することができる。しかし、位相補償部１１２の容量値が出力設定電圧によらず一定である場合には、出力設定電圧によっては、負帰還ループの位相余裕またはゲイン余裕を十分に確保することができず、出力電圧が不安定になる可能性がある。この点、本実施形態では、出力設定電圧に応じて図２に示した位相補償部１１２の定数を可変にすることにより、負帰還ループの位相余裕およびゲイン余裕を最適化することが可能である。
【００３７】
このことを説明するために、出力電圧Vfbからその分圧した電圧Vfbinへの伝達関数を計算し、この伝達関数からボーデ線図を求める。
【００３８】
まず、ラプラス変換形式における電圧Vfbinは、回路定数R1、R2、Cを用いて、次式で与えられる。ただし、ｓ＝ｉωとする。ｉは虚数、ωは角周波数である。
【００３９】
【数１】
ここで、
【００４０】
【数２】
【００４１】
【数３】
とおくと、式（１）は次式のように書き換えることができる。
【００４２】
【数４】
この式から、伝達関数は次式で与えられる。
【００４３】
【数５】
したがって、伝達関数Vfbin／Vfb（ｓ）のボーデ線図は図５に示すようになり、周波数fz、fpの間に位相カーブの山ができる。ただし、図５の周波数fz、fpは、前記のωｚ＝２πｆｚ、ωｐ＝２πｆｐにより計算される。
【００４４】
式（２）、（３）、（５）から伝達関数Vfbin/Vfb(s)の位相特性は、周波数fz、fp、すなわちR1、R2、Cの回路定数によって決定されることが分かる。
【００４５】
したがって、位相補償部１１２におけるトータルの容量Cの値を可変にすることで、位相カーブにおける山のピーク周波数を変化させることができるので、図４に示す負帰還ループのボーデ線図における位相余裕およびゲイン余裕を決定する周波数fg0、fp0の付近に位相補償部１１２の山のピーク周波数を重ね、位相余裕およびゲイン余裕を十分に確保できるように、各出力設定電圧に応じて位相補償部１１２のトータルの容量Cの値を最適化すればよい。
【００４６】
以上から、ＤＣ−ＤＣコンバータ１において、出力設定電圧に応じて位相補償部１１２の容量を変更することにより、出力電圧を一定に保つための負帰還ループの位相特性を最適化することが可能になる。
【００４７】
＜総括＞
以上説明したように、本実施形態によれば次のような利点がある。
【００４８】
（１）位相補償制御手段としての位相補償制御回路により、位相補償手段としての位相補償部の回路定数を電圧設定信号に基づいて変更して所望の位相特性とするため、出力電圧の変更に伴う負帰還ループの位相特性の劣化を防ぐことができ、安定した電圧を供給することが可能となる。
【００４９】
（２）電圧設定信号と位相補償の設定を全てデジタル値で行うことにより、半導体製造過程でのプロセスパラメータ変動による特性ばらつきの考慮が不要となり、回路構成が容易となる。
【００５０】
（３）マニュアル操作により補正設定信号を与えられるようにしたことで、ＤＣ−ＤＣコンバータの用途、接続環境、半導体製造過程でのプロセスばらつきにより事前に想定した特性変動を超える場合にも、確実な位相補償を行うことができる。また、位相補償のための外付け部品が不要であり、コストダウンに寄与することができる。
【００５１】
（４）ソフトウェア、外部端子等による変更を行えるようにしたことで、自動変更のみの使用で発振問題が発生した際の解析を容易にすることができる。また、ＤＣ−ＤＣコンバータの使用状況に応じ、設定変更が可能なため、より確実な位相補償が可能となる。ＲＯＭやトリミングでの変更手段を持つことで、自動変更と同様にユーザ側での負担もない。
【００５２】
（５）自動変更の他に、ソフトウェアでの補正、さらにはトリミングやＲＯＭでの補正も組み合わせることで、より確実に位相補償を行うことができる。また、エンジニアサンプルでの位相補償の評価をソフトウェアからの設定で行い、その結果をトリミングやＲＯＭの設定に反映することも可能となる。
【００５３】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
【符号の説明】
【００５４】
１ ＤＣ−ＤＣコンバータ
２ 負荷
１０１ ＤＡコンバータ
１０２ 誤差増幅回路
１０３ 分圧部
１０４ ＰＷＭコンパレータ
１０５ インダクタ電流検出回路
１０６ 発振回路
１０７ ＰＷＭ制御回路
１０８ スイッチンングトランジスタ
１０９ 同期整流トランジスタ
１１０ インダクタ
１１１ コンデンサ
１１２ 位相補償部
１１３ ＲＯＭ
１１４ レジスタ
１１５ インタフェース部
１１６ 操作入力部
１１７ 位相補償制御回路
３ ホストシステム
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】特開平１１−１８７６４７号公報
【特許文献２】特開２００９−２６１０４８号公報
【特許文献３】特開２０１０−１３０８５６号公報
【特許請求の範囲】
【請求項１】
出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、
電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、
前記負帰還ループ内に配置された位相補償手段と、
前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記電圧設定信号は、デジタル値であり、
前記基準電圧生成手段は、デジタル値による前記電圧設定信号をＤＡ変換することにより前記基準電圧を生成し、
前記位相補償制御手段は、デジタル値による前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または２のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償制御手段に補正設定信号を与える補正設定手段
を備え、
前記位相補償制御手段は、前記電圧設定信号および前記補正設定信号に基づいて前記位相補償手段の回路定数を変更する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項３に記載のＤＣ−ＤＣコンバータにおいて、
前記補正設定手段は、
上位のホストシステムからのソフトウェア操作により前記補正設定信号を出力する手段、
操作入力部の受け付けた手動操作により前記補正設定信号を出力する手段、
ＲＯＭにより前記補正設定信号を出力する手段
のいずれかを含む
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項３または４のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償制御手段の入力となる前記電圧設定信号および前記補正設定信号のいずれか１つもしくは複数の組み合わせを選択する手段
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
請求項１乃至５のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償手段の回路定数を直接にトリミングする手段
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータの制御方法であって、
基準電圧生成手段が、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成工程と、
位相補償制御手段が、前記電圧設定信号に基づいて、前記負帰還ループ内に配置された位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御工程と
を備えたことを特徴とするＤＣ−ＤＣコンバータ補償制御方法。
【請求項１】
出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータであって、
電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成手段と、
前記負帰還ループ内に配置された位相補償手段と、
前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御手段と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記電圧設定信号は、デジタル値であり、
前記基準電圧生成手段は、デジタル値による前記電圧設定信号をＤＡ変換することにより前記基準電圧を生成し、
前記位相補償制御手段は、デジタル値による前記電圧設定信号に基づいて前記位相補償手段の回路定数を変更する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または２のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償制御手段に補正設定信号を与える補正設定手段
を備え、
前記位相補償制御手段は、前記電圧設定信号および前記補正設定信号に基づいて前記位相補償手段の回路定数を変更する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項３に記載のＤＣ−ＤＣコンバータにおいて、
前記補正設定手段は、
上位のホストシステムからのソフトウェア操作により前記補正設定信号を出力する手段、
操作入力部の受け付けた手動操作により前記補正設定信号を出力する手段、
ＲＯＭにより前記補正設定信号を出力する手段
のいずれかを含む
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項３または４のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償制御手段の入力となる前記電圧設定信号および前記補正設定信号のいずれか１つもしくは複数の組み合わせを選択する手段
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
請求項１乃至５のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、
前記位相補償手段の回路定数を直接にトリミングする手段
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
出力電圧を所定の基準電圧に基づいて制御するための負帰還ループを備えた出力電圧可変型のＤＣ−ＤＣコンバータの制御方法であって、
基準電圧生成手段が、電圧設定信号に基づいて前記基準電圧を生成する基準電圧生成工程と、
位相補償制御手段が、前記電圧設定信号に基づいて、前記負帰還ループ内に配置された位相補償手段の回路定数を変更して所望の位相特性とする位相補償制御工程と
を備えたことを特徴とするＤＣ−ＤＣコンバータ補償制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−１０２６４７（Ｐ２０１３−１０２６４７Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１１−２４５７５０（Ｐ２０１１−２４５７５０）
【出願日】平成２３年１１月９日（２０１１．１１．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２３年１１月９日（２０１１．１１．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]