ＬＰＰ信号生成回路及び光ディスク装置
【課題】ＬＰＰの誤検出や検出漏れを防止する。
【解決手段】ウォブルピーク検波回路６０４は、第１の減算器６０３により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ６２を生成する。プッシュプル信号出力回路６０５ａは、第１の減算器６０３により出力された差分から、ウォブルピーク検波回路６０４により生成されたウォブルピーク信号Ｓ６２を引く第２の減算器６０５を備え、この第２の減算器６０５の出力に応じたプッシュプル信号Ｓ６４を出力する。２値化回路６０９は、プッシュプル信号出力回路６０５ａにより出力されたプッシュプル信号Ｓ６４と、所定の２値化閾値信号Ｓ６５との大小関係を比較し、比較結果をＬＰＰ信号Ｓ６６として出力する。
【解決手段】ウォブルピーク検波回路６０４は、第１の減算器６０３により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ６２を生成する。プッシュプル信号出力回路６０５ａは、第１の減算器６０３により出力された差分から、ウォブルピーク検波回路６０４により生成されたウォブルピーク信号Ｓ６２を引く第２の減算器６０５を備え、この第２の減算器６０５の出力に応じたプッシュプル信号Ｓ６４を出力する。２値化回路６０９は、プッシュプル信号出力回路６０５ａにより出力されたプッシュプル信号Ｓ６４と、所定の２値化閾値信号Ｓ６５との大小関係を比較し、比較結果をＬＰＰ信号Ｓ６６として出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ランドプリピット信号を生成するＬＰＰ信号生成回路、及び当該ＬＰＰ信号生成回路を備えた光ディスク装置に関するものである。
【背景技術】
【０００２】
特許文献１には、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧との差分を示す差分信号を生成し、この差分信号と所定の２値化閾値信号との大小関係を比較することによりランドプリピット（Land Pre-Pit:以下「ＬＰＰ」と呼ぶ）を検出するプリピット検出装置が開示されている。このプリピット検出装置は、ＬＰＰの検出タイミング毎に、ＬＰＰの重畳位置直後の差分信号の振幅を求め、求めた振幅分の電圧を、上記差分信号から打ち消すことにより、差分信号に含まれるウォブル成分のピーク値をほぼ一定にしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３２７０３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１では、差分信号から打ち消す電圧を、ＬＰＰの検出タイミング直後の差分信号に基づいて決定する。しかしこれによると、ノイズ等をＬＰＰとして誤検出したり、ＬＰＰの検出漏れが生じた場合等に、光ディスクの構成上、ＬＰＰがウォブル成分のすべてのピーク位置に存在しないことに起因して、差分信号に含まれるウォブル成分のピーク値を一定にできない。そのため、ＬＰＰの誤検出や検出漏れの連鎖を招くおそれがある。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ＬＰＰの誤検出や検出漏れの連鎖を防止することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の第１の態様に係るＬＰＰ信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第１の電圧に対してＡ／Ｄ変換を行い、第１のデジタル値を出力する第１のＡ／Ｄ変換器と、前記受光量取得部により出力された第２の電圧に対してＡ／Ｄ変換を行い、第２のデジタル値を出力する第２のＡ／Ｄ変換器と、前記第１及び第２のＡ／Ｄ変換器により出力された第１及び第２のデジタル値の差分を出力する第１の減算器と、前記第１の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記第１の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第２の減算器を有し、該第２の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路とを備えたことを特徴とする。
【０００７】
この第１の態様によると、プッシュプル信号の頂点のレベルをほぼ一定に保つことができ、ＬＰＰの検出に必要なプッシュプル信号のビット数が少なくなる。したがって、２値化回路によるデジタル処理に使用するビット数を少なくできる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【０００８】
また、プッシュプル信号の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【０００９】
また、本発明の第２の態様に係るＬＰＰ信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第１及び第２の電圧と、所定の基準信号とを受け、第１及び第２の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記差動増幅回路により出力されたプッシュプル信号と所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路と、固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたことを特徴とする。
【００１０】
この第２の態様によると、基準信号の電圧が、固定電圧からウォブルピーク検波回路により生成されたウォブルピーク信号を引いたものとなるため、プッシュプル信号のピークレベルが一定になり、差動増幅回路に必要な出力Ｄ（Dynamic）レンジが狭められる。したがって、差動増幅回路の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００１１】
また、プッシュプル信号の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【発明の効果】
【００１２】
本発明により、回路規模の縮小によりコストを低減できるとともに、消費電力を削減でき、かつＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る光ディスク装置の構成を示すブロック図である。
【図２】本発明の実施形態１に係るＬＰＰ信号生成回路内の主な信号の波形を示す図である。
【図３】本発明の参考例に係るＬＰＰ信号生成回路の構成を示すブロック図である。
【図４】本発明の参考例に係るＬＰＰ信号生成回路内の主な信号の波形を示す図である。
【図５】本発明の実施形態１の変形例に係る光ディスク装置の構成を示すブロック図である。
【図６】本発明の実施形態２に係る光ディスク装置の構成を示すブロック図である。
【図７】（ａ）は、本発明の実施形態２に係る調整前プッシュプル信号及びウォブルピーク信号の波形を例示する図である。（ｂ）は、調整後プッシュプル信号の波形を例示する図である。（ｃ）は、クリップ処理後のプッシュプル信号、２値化閾値信号、及びＬＰＰ信号を例示する図である。
【図８】本発明の実施形態２の変形例に係る光ディスク装置の構成を示すブロック図である。
【図９】本発明の実施形態２の変形例に係る光ディスク装置の構成を示すブロック図である。
【図１０】本発明の実施形態３に係る光ディスク装置の構成を示すブロック図である。
【図１１】（ａ）は、本発明の実施形態３に係る調整前プッシュプル信号及びウォブルピーク信号の波形を例示する図である。（ｂ）は、調整後プッシュプル信号の波形を例示する図である。
【図１２】本発明の実施形態３の変形例に係る光ディスク装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００１５】
《実施形態１》
図１は、本発明の実施形態１に係る光ディスク装置１００を示す。この光ディスク装置１００は、レーザ光を光ディスク１０１に照射することにより情報の再生及び記録を行う。光ディスク１０１は、ＬＰＰを有する情報記録媒体であり、例えば、ＤＶＤ−Ｒ、又はＤＶＤ−ＲＷである。
【００１６】
光ディスク装置１００は、レーザダイオード(Laser Diode)１０２と、ＬＰＰ信号生成回路１０３と、ＬＰＰデコード部１０４と、ＰＬＬ(Phase Locked Loop)補正制御部１０５と、ウォブル抽出部１０６と、ウォブルＰＬＬ１０７と、サーボ制御部１０８と、ディスクモータ１０９とを備えている。
【００１７】
レーザダイオード１０２は、レーザ光を光ディスク１０１に照射する。
【００１８】
ＬＰＰ信号生成回路１０３は、ＬＰＰの検出時に立ち上がるＬＰＰ信号Ｓ４を生成する。詳しくは、ＬＰＰ信号生成回路１０３は、受光量取得部１１１と、差動増幅回路１１２と、ウォブルピーク検波回路１１３と、ＣＰＵ１１４と、オフセット信号生成回路１１５と、加算回路１１６と、コンパレータ（ＣＭＰ：comparator）からなる２値化回路１１７と、基準信号生成部１１８とを備えている。
【００１９】
受光量取得部１１１は、光ディスク１０１の記録面に対してレーザ光を照射したときの反射光を、光ディスク１０１の径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧Vpiと、外周側の受光領域の受光量に応じた第２の電圧Vniとを出力する。詳しくは、受光量取得部１１１は、４分割フォトディテクタ１２０と、第１及び第２の加算増幅回路１２１ａ，１２１ｂとを備えている。４分割フォトディテクタ１２０と、上記レーザダイオード１０２とは、光ピックアップ１１０に内蔵されている。
【００２０】
４分割フォトディテクタ１２０は、内周側に２つ、外周側に２つの合計４つの受光領域に分割された受光面を有し、各受光領域に生じた電流を電圧に変換して出力する。つまり、４分割フォトディテクタ１２０は、各受光領域の受光量に応じた電圧を出力する。
【００２１】
第１の加算増幅回路１２１ａは、内周側の２つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、これら２つの電圧を加算増幅して第１の電圧Vpiを出力する。ここで、第１の加算増幅回路１２１ａのゲインをＡ１、内周側の２つの受光領域の受光量のうちの一方をVin1、他方をVin2、４分割フォトディテクタ１２０の固定基準電圧をVref_pu（図示せず）とすると、以下の式が成り立つ。この第１の加算増幅回路１２１ａには、後述する固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが入力される。
【００２２】
Ｖｐｉ ＝ Ａ１×｛（Ｖｉｎ１−Ｖｒｅｆ＿ｐｕ）＋（Ｖｉｎ２−Ｖｒｅｆ＿ｐｕ）｝＋Ｖｒｅｆ＿ｆｉｘ
第２の加算増幅回路１２１ｂは、外周側の２つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、これら２つの電圧を加算増幅して第２の電圧Vniを出力する。ここで、第２の加算増幅回路１２１ｂのゲインをＡ２、外周側の２つの受光領域の受光量のうちの一方をVout1、他方をVout2、４分割フォトディテクタ１２０の固定基準電圧をVref_pu（図示せず）とすると、以下の式が成り立つ。この第２の加算増幅回路１２１ｂには、後述する固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが入力される。
【００２３】
Ｖｎｉ ＝ Ａ２×｛（Ｖｏｕｔ１−Ｖｒｅｆ＿ｐｕ）＋（Ｖｏｕｔ２−Ｖｒｅｆ＿ｐｕ）｝＋Ｖｒｅｆ＿ｆｉｘ
差動増幅回路１１２は、受光量取得部１１１により出力された第１及び第２の電圧Vpi,Vniと、後述する基準信号とを受け、第１及び第２の電圧Vpi,Vniの差分を増幅した増幅信号から後述する基準信号を加算した信号をプッシュプル信号Ｓ１として出力する。第１の電圧Vpiが差動増幅回路１１２の非反転入力端子に入力される一方、第２の電圧Vniが差動増幅回路１１２の反転入力端子に入力される。上記基準信号は、後で詳述する基準信号生成部１１８により生成される。また、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するＲＦ(Radio Frequency)成分の除去がプッシュプル信号Ｓ１に対して施される。
【００２４】
ここで、差動増幅回路１１２のゲインをＡ、基準信号の電圧をVref_peak、プッシュプル信号Ｓ１の電圧をVo_S1とすると、以下の（式１）が成り立つ。
【００２５】
Ｖｏ＿Ｓ１ ＝ Ａ×（Ｖｐｉ−Ｖｎｉ）＋Ｖｒｅｆ＿ｐｅａｋ ・・・（式１）
なお、本実施形態１では、第１の電圧Vpiを差動増幅回路１１２の非反転入力端子に入力する一方、第２の電圧Vniを差動増幅回路１１２の反転入力端子に入力したが、反対に、第１の電圧Vpiを差動増幅回路１１２の反転入力端子に入力し、第２の電圧Vniを差動増幅回路１１２の非反転入力端子に入力してもよい。
【００２６】
ウォブルピーク検波回路１１３は、例えば、ＣＲ回路等で構成される包絡線検波回路であり、差動増幅回路１１２により出力されたプッシュプル信号Ｓ１に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ２を生成する。プッシュプル信号Ｓ１には、ウォブルピーク検波回路１１３によるピーク検波によってその包絡線が抽出されるべき「ターゲット信号」と、ターゲット信号の周波数成分以外の周波数成分を有する「不要周波数成分」とが含まれる。ターゲット信号は、ウォブル成分であり、不要周波数成分には、ＬＰＰ成分やその他のノイズが含まれる。ウォブルピーク信号Ｓ２は、ほぼ、プッシュプル信号Ｓ１に含まれるウォブル成分の包絡線となる。
【００２７】
ＣＰＵ１１４は、オフセット信号のレベルを示すオフセット値を出力する。
【００２８】
オフセット信号生成回路１１５は、ＣＰＵ１１４により出力されたオフセット値に基づいて、オフセット信号を生成する。
【００２９】
加算回路１１６は、ウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２に、オフセット信号生成回路１１５により生成されたオフセット信号を加算し、加算結果を２値化閾値信号Ｓ３として出力する。
【００３０】
２値化回路１１７は、差動増幅回路１１２により出力されたプッシュプル信号Ｓ１と加算回路１１６により出力された２値化閾値信号Ｓ３との大小関係を比較し、比較結果をＬＰＰ信号Ｓ４として出力する。具体的には、ＬＰＰ信号Ｓ４は、プッシュプル信号Ｓ１が２値化閾値信号Ｓ３よりも高いレベルを有している場合に立ち上がるパルス信号である。
【００３１】
基準信号生成部１１８は、固定電圧Vref_fixの２倍の固定電圧から、ウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２を引いた信号を、所定の基準信号として生成する。詳しくは、基準信号生成部１１８は、固定電圧出力部１１８ａと基準信号出力部１１８ｂとを備えている。
【００３２】
固定電圧出力部１１８ａは、固定電圧Vref_fixを出力する。この固定電圧Vref_fixは、各回路のＤレンジを有効に使用するため、例えば、第１及び第２の加算増幅回路１２１ａ，１２１ｂと差動増幅回路１１２の電源電圧の１／２の値に設定されている。
【００３３】
基準信号出力部１１８ｂは、固定電圧Vref_fixとウォブルピーク信号Ｓ２の電圧とに基づいて、基準信号を出力する。基準信号の電圧Vref_peakは、固定電圧Vref_fixの２倍からウォブルピーク信号Ｓ２の電圧を引いたものである。つまり、ウォブルピーク信号Ｓ２の電圧をV_S2とすると、以下の（式２）が成り立つ。
【００３４】
Ｖｒｅｆ＿ｐｅａｋ ＝ ２×Ｖｒｅｆ＿ｆｉｘ−Ｖ＿Ｓ２ ・・・（式２）
ここで、上記（式１）に（式２）を代入すると、以下の（式３）が得られる。
【００３５】
Ｖｏ＿Ｓ１ ＝ Ａ×（Ｖｐｉ−Ｖｎｉ）＋（２×Ｖｒｅｆ＿ｆｉｘ−Ｖ＿Ｓ２） ・・・（式３）
この（式３）を変形すると、次の（式４）のようになる。
【００３６】
Ｖｏ＿Ｓ１ ＝ ｛Ａ×（Ｖｐｉ−Ｖｎｉ）＋Ｖｒｅｆ＿ｆｉｘ｝−Ｖ＿Ｓ２＋Ｖｒｅｆ＿ｆｉｘ ・・・（式４）
（式４）の｛ ｝内の電圧は、差動増幅回路１１２に固定電圧Vref_fixを基準信号として入力した場合のプッシュプル信号Ｓ１の電圧と等しくなる。この電圧から、ウォブルピーク信号Ｓ２の電圧V_S2を減算し、さらに固定電圧Vref_fixを加算した値が、プッシュプル信号Ｓ１の電圧値となるので、プッシュプル信号Ｓ１のウォブル成分のピーク値は、固定電圧Vref_fixのレベルに応じたものとなる。
【００３７】
ＬＰＰデコード部１０４は、ＬＰＰ信号生成回路１０３により生成されたＬＰＰ信号Ｓ４に基づいて、アドレス情報を取得する。このアドレス情報は、ＣＰＵ１１４に送られ、ＣＰＵ１１４は、このアドレス情報と、再生動作中と記録動作中のいずれであるか等のドライブ状態とに応じて、ＰＬＬ補正制御部１０５のゲインやＰＬＬホールド等を示すＰＬＬ補正制御情報を生成する。
【００３８】
ＰＬＬ補正制御部１０５は、ＬＰＰ信号生成回路１０３により生成されたＬＰＰ信号Ｓ４、及びＣＰＵ１１４により生成されたＰＬＬ補正制御情報に基づいて、ウォブルＰＬＬ１０７を制御する。
【００３９】
ウォブル抽出部１０６は、ＬＰＰ信号生成回路１０３の差動増幅回路１１２により出力されたプッシュプル信号Ｓ１からウォブル成分を抽出し、ウォブル信号を出力する。具体的には、ウォブル抽出部１０６は、例えばバンドパスフィルタで構成され、高周波成分と低周波成分の除去を行う。プッシュプル信号Ｓ１の高周波成分は、ＬＰＰ成分と、記録動作時の記録パルス残留成分又は再生動作時のＲＦ残留成分とからなる。プッシュプル信号Ｓ１の低周波成分は、サーボ制御により除去しきれなかった直流的なオフセット成分からなる。
【００４０】
ウォブルＰＬＬ１０７は、ウォブル抽出部１０６により出力されたウォブル信号に基づいてウォブル基準クロックを生成する。ウォブルＰＬＬ１０７は、例えば、ＰＬＬ回路からなる。前記ウォブル信号とウォブル基準クロックの位相は同期し、ウォブル基準クロックの周波数は、ウォブル信号の周波数を逓倍したものとなる。このウォブル基準クロックは、光ディスク１０１に情報を記録するための記録動作回路(図示せず)、ウォブル信号及びアドレス情報の生成を行う回路（ウォブル抽出部１０６、ＬＰＰデコード部１０４、及びＰＬＬ補正制御部１０５）の動作クロックとして用いられる。
【００４１】
サーボ制御部１０８は、ウォブルＰＬＬ１０７により生成されたウォブル基準クロックの周波数に基づいて、光ディスク１０１を所定の回転数に維持するための回転制御信号を生成する。
【００４２】
また、サーボ制御部１０８は、４分割フォトディテクタ１２０の４つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、光ディスク１０１に予め形成されている案内溝に対し、レーザ光の照射スポットをディスク半径方向に追従させるため、トラッキングエラー信号を生成する。このトラッキングエラー信号は、トラッキングサーボ動作制御に用いられる。
【００４３】
また、サーボ制御部１０８は、シーク動作を制御する。シーク動作は、光ディスク１０１の目標アドレス位置に照射スポットを移動させるために光ピックアップ１１０全体をディスク半径方向に移動させる動作である。サーボ制御部１０８は、ＣＰＵ１１４との間でサーボ制御情報の双方向通信を行い、トラッキング/シーク制御信号を光ピックアップ１１０に出力することにより、シーク動作の制御を実現する。
【００４４】
ここで、シーク動作の制御について詳細に説明する。シーク動作は、ＣＰＵ１１４によるサーボ制御部１０８へのシーク動作指示により開始する。また、シーク動作が完了すると、その完了がサーボ制御部１０８によりＣＰＵ１１４に通知され、これに応じて、ＣＰＵ１１４は、ＬＰＰデコード部１０４により取得されたアドレス情報を確認し、照射スポットがシーク動作の目標アドレスへ到達したか否かを判断する。ＣＰＵ１１４は、目標アドレスへの到達を確認できた場合には、シーク動作を終了するようサーボ制御部１０８に指示する一方、目標アドレスへの到達を確認できない場合には、現在のアドレスから目標アドレスへのシーク動作指示をサーボ制御部１０８に対して再び行う。
【００４５】
ディスクモータ１０９は、サーボ制御部１０８により生成された回転制御信号に基づいて、光ディスク１０１の回転制御を行う。
【００４６】
図２は、本発明の実施形態１に係るＬＰＰ信号生成回路１０３の信号波形を示す。
【００４７】
図２中、ＳＬＰ１、ＳＬＰ２、ＳＬＰ３は、ＬＰＰ成分を示し、ＷＢＬは、ウォブル成分を示す。また、ＳＯＦＳは、オフセット信号のレベルであり、Ｄ１は、差動増幅回路１１２に必要な出力Ｄレンジである。
【００４８】
したがって、本実施形態１によれば、基準信号の電圧Vref_peakが、固定電圧Vref_fixの２倍からウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２を引いたものとなるため、図２に示すように、プッシュプル信号Ｓ１のウォブル成分ＷＢＬのピークレベルが一定になる。また、基準信号の電圧Vref_peakを（式２）に示すように設定するので、ウォブル成分ＷＢＬのピークレベルを固定電圧Vref_fixと同一にできる。したがって、差動増幅回路１１２に必要な出力Ｄレンジは、図２においてＤ１で示すように、ウォブル成分ＷＢＬのピークレベルを含む狭い範囲をＬＰＰ成分の範囲に加えたものとなる。
【００４９】
また、ウォブル成分ＷＢＬのピークレベルを一定にしたプッシュプル信号Ｓ１の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号Ｓ１に影響を及ぼさない。したがって、特許文献１のようなＬＰＰの誤検出や検出漏れの連鎖を防止でき、その結果、ＬＰＰの誤検出や検出漏れを減らすことができる。
【００５０】
図３は、参考例に係るＬＰＰ信号生成回路３０３を示す。このＬＰＰ信号生成回路３０３では、固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが、差動増幅回路１１２に基準信号として直接入力される。その他の構成は、実施形態１のＬＰＰ信号生成回路１０３と同じであるので、同一の構成には同一の符号を付してその詳細な説明を省略する。
【００５１】
かかる場合、図４に示すように、基準信号の電圧が第１及び第２の電圧Vpi,Vniに依存せず、一定であるので、プッシュプル信号Ｓ１のウォブル成分ＷＢＬのＤＣ成分（振幅中心）が固定電圧Vref_fixで一定となる一方、ピークレベルが変動する。したがって、差動増幅回路１１２に必要な出力Ｄレンジは、図４においてＤ３１で示すように、ウォブル成分ＷＢＬの半分の振幅範囲とＬＰＰ成分の振幅範囲を加えたものに、さらにプッシュプル信号Ｓ１に重畳し、かつサーボ制御により除去しきれない直流的なオフセット成分の範囲（図４に記載のOffset）を加えたものとなる。
【００５２】
これに対し、本実施形態１では、差動増幅回路１１２に必要な出力Ｄレンジが、図３の差動増幅回路１１２に求められるＤレンジの約半分となる。したがって、差動増幅回路１１２の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００５３】
また、一般に、光ディスク１０１のＬＰＰはランド部に設けられているので、ＬＰＰに隣接するウォブルはＬＰＰの干渉を受け、ウォブル信号にジッタ成分が現れる。このジッタ成分は、ウォブル信号と周波数成分が近いため、ウォブル抽出部１０６による除去が困難である。ウォブルＰＬＬ１０７に、このＬＰＰの干渉を受けたウォブル信号が入力されると、ウォブル基準クロックにもジッタが生じうる。これにより、記録動作時に、記録データを生成するための動作クロックや回転制御にジッタの影響が及び、記録性能が悪化したり、ジッタを含むデータが記録されて記録後の再生時に再生性能が悪化するおそれがある。
【００５４】
そこで、ジッタ成分を含むウォブル信号のウォブル基準クロックへの影響を低下させる方法として、ＰＬＬ補正制御部１０５がＬＰＰ検出時にウォブルＰＬＬ１０７のゲインを下げる補正制御を行うことや、ＬＰＰ検出時にウォブルＰＬＬ１０７の動作をホールドする補正制御を行うことが考えられる。
【００５５】
しかし、これらの方法では、ＬＰＰの誤検出や検出漏れが生じた場合に、誤ったタイミングでウォブルＰＬＬ１０７のゲイン調整やホールド制御が行われ、ウォブル基準クロックの周波数や位相にずれが生じる可能性がある。
【００５６】
これらの手段に対し、本実施形態１によれば、ＬＰＰ信号生成回路１０３において、ＬＰＰの誤検出や検出漏れが防止されるので、再生動作時に光ディスク１０１からの再生データから生成されていた再生クロック（図示せず）と、記録動作時のウォブル信号に基づいて生成されたウォブル基準クロックとの間で、周波数及び位相を一致させることができる。したがって、追加記録を行う場合に、追加前の記録データに対し追加データを正確に書きつなぐことができる。さらには、この正確な書きつなぎによって、追加前の記録データから得られる再生クロックと、追加データの再生時に得られる再生クロックとを同期させることができるので、記録後の再生動作時における再生性能を向上させることができる。
【００５７】
さらに、ＬＰＰの誤検出や検出漏れが頻繁な光ディスク装置では、ＬＰＰの検出により得られるアドレス情報も誤ったものとなる可能性が高いため、アドレス情報の連続性を監視する等の機能をＣＰＵ１１４に設ける必要がある。このような機能を備えたＣＰＵ１１４は、安定して正しくＬＰＰを検出できていると確認できるまでシーク動作を指示できない。また、誤ったアドレス情報に基づいて、ＣＰＵ１１４がシーク動作の指示を繰り返す可能性もある。
【００５８】
これに対し、本実施形態１によると、ＬＰＰの誤検出や検出漏れが防止されるので、目標アドレスへの到達判断として用いられるアドレス情報をＬＰＰの検出により正しく取得できる可能性が高い。したがって、アドレス情報の連続性を監視する等の機能をＣＰＵ１１４に設けず、ＣＰＵ１１４によるシーク動作指示の迅速化を実現できる。
【００５９】
《実施形態１の変形例》
なお、上記実施形態１において、図５に示すように、２値化回路１１７に入力される２値化閾値信号Ｓ３を固定信号としてもよい。
【００６０】
《実施形態２》
図６は、本発明の実施形態２に係る光ディスク装置６００を示す。
【００６１】
本発明の実施形態２に係る光ディスク装置６００は、実施形態１に係るＬＰＰ信号生成回路１０３に代えて、ＬＰＰ信号生成回路６０１を備えている。
【００６２】
このＬＰＰ信号生成回路６０１は、実施形態１と同じ受光量取得部１１１と、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂと、第１の減算器６０３と、ウォブルピーク検波回路６０４と、プッシュプル信号出力回路６０５ａと、ＣＰＵ１１４と、閾値信号生成回路６０８と、コンパレータからなる２値化回路６０９とを備えている。このＬＰＰ信号生成回路６０１では、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂよりも後段の信号処理が、デジタル回路により行われる。
【００６３】
第１のＡ／Ｄ変換器６１１ａは、第１の加算増幅回路１２１ａにより出力された第１の電圧Vpiに対してＡ／Ｄ変換を行って第１のデジタル値を出力する。この第１のデジタル値は、内周側の２つの受光領域の受光量に応じた値となる。一方、第２のＡ／Ｄ変換器６１１ｂは、第２の加算増幅回路１２１ｂにより出力された第２の電圧Vniに対してＡ／Ｄ変換を行って第２のデジタル値を出力する。この第２のデジタル値は、外周側の２つの受光領域の受光量に応じた値となる。
【００６４】
第１の減算器６０３は、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂにより出力された第１及び第２のデジタル値の差分を、調整前プッシュプル信号Ｓ６１として出力する。また、図示しないが、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するＲＦ成分の除去が調整前プッシュプル信号Ｓ６１に対して施される。
【００６５】
ウォブルピーク検波回路６０４は、例えば、国際公開第２０１０／０５５６９５号パンフレットに示された検波器等で構成され、第１の減算器６０３により出力された差分（調整前プッシュプル信号Ｓ６１）からウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ６２を生成する。ここで、調整前プッシュプル信号Ｓ６１にウォブル成分よりも低周波数の電圧変動成分が含まれている場合、ウォブルピーク信号Ｓ６２は、主に電圧変動成分を含んだ信号となる。実施形態１と同様に、調整前プッシュプル信号Ｓ６１には、ウォブルピーク検波回路６０４による検波によってその包絡線が抽出されるべき「ターゲット信号」と、ターゲット信号の周波数成分以外の周波数成分を有する「不要周波数成分」とを含む。「ターゲット信号」は、ウォブル成分であり、「不要周波数成分」には、ＬＰＰ成分やその他のノイズが含まれる。ウォブルピーク信号Ｓ６２は、ほぼ、調整前プッシュプル信号Ｓ６１に含まれるウォブル成分の包絡線となる。
【００６６】
プッシュプル信号出力回路６０５ａは、第２の減算器６０５と、クリップ回路６０６とを備え、第２の減算器６０５の出力に応じたプッシュプル信号Ｓ６４（後述）を出力する。
【００６７】
第２の減算器６０５は、第１の減算器６０３により出力された調整前プッシュプル信号Ｓ６１から、ウォブルピーク検波回路６０４により生成されたウォブルピーク信号Ｓ６２を引き、調整後プッシュプル信号Ｓ６３を出力する。この調整後プッシュプル信号Ｓ６３は、ウォブルピーク検波回路６０４による検出が可能な電圧変動成分が除去された信号であり、除去される電圧変動成分は、ウォブル信号よりも低い周波数を有する。
【００６８】
クリップ回路６０６は、第２の減算器６０５により出力された調整後プッシュプル信号Ｓ６３に対し、ウォブル信号のピークレベルを０レベルとして、負のビット（成分）を０レベルに固定するクリップ処理を行い、プッシュプル信号Ｓ６４として出力する。なお、クリップ処理は、負のビットを０レベルに固定する処理に限らず、例えば、負のビットを除去する処理であってもよいし、負のビットのうち所定の下位ビットを無効にする処理であってもよいし、負の全てのビットと正の所定の上位ビットとを無効にする処理であってもよい。つまり、ここでのクリップ処理は、後述する２値化回路６０９によるＬＰＰの検出に不必要なビットを無効にする処理であればよい。
【００６９】
閾値信号生成回路６０８は、ＣＰＵ１１４により出力されたオフセット値に応じた２値化閾値信号Ｓ６５を出力する。
【００７０】
２値化回路６０９は、プッシュプル信号出力回路６０５ａにより出力されたプッシュプル信号Ｓ６４、すなわち前記クリップ回路６０６によるクリップ処理後のプッシュプル信号Ｓ６４と、閾値信号生成回路６０８により出力された２値化閾値信号Ｓ６５との大小関係を比較し、比較結果をＬＰＰ信号Ｓ６６として出力する。具体的には、ＬＰＰ信号Ｓ６６は、プッシュプル信号Ｓ６４が２値化閾値信号Ｓ６５よりも高いレベルを有している場合に立ち上がるパルス信号である。
【００７１】
また、本実施形態２に係る光ディスク装置６００は、ウォブル抽出部１０６に代えて、ウォブル抽出部６１６を備えている。このウォブル抽出部６１６は、デジタル信号である調整前プッシュプル信号Ｓ６１に基づいて、ウォブル信号を生成する。
【００７２】
図７は、本発明の実施形態２に係るＬＰＰ信号生成回路６０１内の信号の波形を示す。
【００７３】
まず、調整前プッシュプル信号Ｓ６１に、ウォブル成分よりも低周波数の電圧変動成分が含まれている場合、図７（ａ）に示すように、前記電圧変動成分に応じて時間の経過とともに変化するウォブルピーク信号Ｓ６２が得られる。
【００７４】
第２の減算器６０５が、調整前プッシュプル信号Ｓ６１から、ウォブルピーク信号Ｓ６２を引くと、図７（ｂ）に示すように、頂点のレベルが一定に保たれた調整後プッシュプル信号Ｓ６３が得られる。
【００７５】
したがって、２値化回路６０９によるＬＰＰ信号Ｓ６６の生成に必要な信号成分は、Ｄ６１で示す範囲の信号となる。そして、クリップ回路６０６により、このＤ６１で示す範囲の信号成分のみを抽出するクリップ処理が行われ、クリップ処理後のプッシュプル信号Ｓ６４に対して２値化閾値信号Ｓ６５との比較が行われる。
【００７６】
図７（ｃ）に示すように、クリップ処理後のプッシュプル信号Ｓ６４の振幅は、ウォブル成分のピークを含む狭い範囲を、ＬＰＰ成分の範囲に加えたものとなるので、２値化回路６０９によるデジタル処理に必要なビット数が、調整後プッシュプル信号Ｓ６３をそのまま２値化処理に使用する場合に比べて約半分となる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００７７】
また、実施形態１と同様に、２値化回路６０９に入力されるプッシュプル信号Ｓ６４の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号Ｓ６４に影響を及ぼさない。したがって、特許文献１のようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【００７８】
また、実施形態１と同様の効果に加え、ウォブルピーク検波や電圧変動成分の除去処理をデジタル処理としているため、実施形態１に比べ、アナログ素子の定数バラツキやアナログ回路の応答特性を考慮する手間を省けるとともに、ＬＰＰ信号生成回路６０１の構成を簡素化できる。
【００７９】
《実施形態２の変形例》
なお、上記実施形態２において、図８に示すように、２値化回路６０９に入力される２値化閾値信号Ｓ６５を固定信号としてもよい。
【００８０】
また、上記実施形態２において、クリップ処理後のプッシュプル信号Ｓ６４の振幅を増幅する増幅回路をクリップ回路６０６の後段に設け、この増幅回路の出力が２値化回路６０９に入力されて２値化閾値信号Ｓ６５と比較されるようにしてもよい。かかる場合、プッシュプル信号Ｓ６４はデジタル信号であるため、その増幅量が２のn乗（nは正の整数）であれば、プッシュプル信号Ｓ６４の最下位ビットとして０を付加する簡素な構成で増幅回路を実現できる。
【００８１】
また、上記実施形態２において、図９に示すように、実施形態１と同様に、ＣＰＵ１１４により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路９０１と、該オフセット信号生成回路９０１により出力されたオフセット信号を上記ウォブルピーク信号Ｓ６２に加算し、加算結果を上記２値化閾値信号Ｓ６５として出力する加算回路９０２とを設けてもよい。
【００８２】
《実施形態３》
図１０は、本発明の実施形態３に係る光ディスク装置１０００を示す。この光ディスク装置１０００は、実施形態２のプッシュプル信号出力回路６０５ａに代えて、プッシュプル信号出力回路１００１を備えている。このプッシュプル信号出力回路１００１は、クリップ回路６０６を備えておらず、第２の減算器６０５により出力された調整後プッシュプル信号Ｓ６３をそのまま出力する点で、実施形態２のプッシュプル信号出力回路６０５ａと異なっている。したがって、２値化回路６０９には、調整後プッシュプル信号Ｓ６３がクリップ処理を経ずに入力されるので、閾値信号生成回路６０８、及び２値化回路６０９によるデジタル処理に、調整後プッシュプル信号Ｓ６３の振幅分を含んだ、図１１においてＤ１０１で示す範囲分のビット幅が必要になる。
【００８３】
ここで、閾値信号生成回路６０８は、２値化閾値信号Ｓ６５の生成により、例えば、少なくとも図１１においてＤ１０１で示す範囲分のビット幅に対応する範囲で、ＣＰＵ１１４による指示に応じて閾値レベルを可変に設定できるように構成される。
【００８４】
なお、このように閾値信号生成回路６０８を構成する代わりに、図示しないウォブルボトム検波回路（図示せず）を設け、このウォブルボトム検波回路が、調整後プッシュプル信号Ｓ６３からウォブル成分の包絡線を抽出することにより、調整後プッシュプル信号Ｓ６３のボトムレベルを示すウォブルボトム信号を生成してその信号レベルをＣＰＵ１１４に通知し、閾値信号生成回路６０８が、ＣＰＵ１１４により出力されたオフセット値に応じた２値化閾値信号Ｓ６５を、調整後プッシュプル信号Ｓ６３のボトムレベルを０レベルとして出力するようにしてもよい。なお、このウォブルボトム検波回路は、上記ウォブルピーク検波回路６０４と同様の構成で実現できる。
【００８５】
本実施形態３によると、閾値信号生成回路６０８、及び２値化回路６０９に必要なビット幅が大きくなるため、２値化回路６０９の回路規模は大きくなるが、実施形態２と同様に、ＬＰＰの誤検出や検出漏れの連鎖を防止する効果が得られる。
【００８６】
《実施形態３の変形例》
また、上記実施形態３においても、図１２に示すように、ＣＰＵ１１４により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路９０１と、該オフセット信号生成回路９０１により出力されたオフセット信号を上記ウォブルピーク信号Ｓ６２に加算し、加算結果を上記２値化閾値信号Ｓ６５として出力する加算回路９０２とを設けてもよい。
【００８７】
本変形例によると、オフセット信号生成回路９０１により出力されるオフセット信号のレベルが、ウォブルピーク信号Ｓ６２のレベルより高い可変な範囲となるので、オフセット信号生成回路９０１によるデジタル処理に必要なビット幅を、実施形態３の閾値信号生成回路６０８に必要なビット幅よりも小さくできる。
【産業上の利用可能性】
【００８８】
本発明は、ランドプリピット信号を生成するＬＰＰ信号生成回路、及び当該ＬＰＰ信号生成回路を備えた光ディスク装置として有用である。
【符号の説明】
【００８９】
１００ 光ディスク装置
１０１ 光ディスク
１０３ ＬＰＰ信号生成回路
１１１ 受光量取得部
１１２ 差動増幅回路
１１３ ウォブルピーク検波回路
１１６ 加算回路
１１７ ２値化回路
１１８ 基準信号生成部
６００ 光ディスク装置
６０１ ＬＰＰ信号生成回路
６０５ａ プッシュプル信号出力回路
６１１ａ 第１のＡ／Ｄ変換器
６１１ｂ 第２のＡ／Ｄ変換器
６０３ 第１の減算器
６０４ ウォブルピーク検波回路
６０５ 第２の減算器
６０６ クリップ回路
６０９ ２値化回路
９０２ 加算回路
１０００ 光ディスク装置
１００１ プッシュプル信号出力回路
【技術分野】
【０００１】
本発明は、ランドプリピット信号を生成するＬＰＰ信号生成回路、及び当該ＬＰＰ信号生成回路を備えた光ディスク装置に関するものである。
【背景技術】
【０００２】
特許文献１には、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧との差分を示す差分信号を生成し、この差分信号と所定の２値化閾値信号との大小関係を比較することによりランドプリピット（Land Pre-Pit:以下「ＬＰＰ」と呼ぶ）を検出するプリピット検出装置が開示されている。このプリピット検出装置は、ＬＰＰの検出タイミング毎に、ＬＰＰの重畳位置直後の差分信号の振幅を求め、求めた振幅分の電圧を、上記差分信号から打ち消すことにより、差分信号に含まれるウォブル成分のピーク値をほぼ一定にしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３２７０３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１では、差分信号から打ち消す電圧を、ＬＰＰの検出タイミング直後の差分信号に基づいて決定する。しかしこれによると、ノイズ等をＬＰＰとして誤検出したり、ＬＰＰの検出漏れが生じた場合等に、光ディスクの構成上、ＬＰＰがウォブル成分のすべてのピーク位置に存在しないことに起因して、差分信号に含まれるウォブル成分のピーク値を一定にできない。そのため、ＬＰＰの誤検出や検出漏れの連鎖を招くおそれがある。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ＬＰＰの誤検出や検出漏れの連鎖を防止することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の第１の態様に係るＬＰＰ信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第１の電圧に対してＡ／Ｄ変換を行い、第１のデジタル値を出力する第１のＡ／Ｄ変換器と、前記受光量取得部により出力された第２の電圧に対してＡ／Ｄ変換を行い、第２のデジタル値を出力する第２のＡ／Ｄ変換器と、前記第１及び第２のＡ／Ｄ変換器により出力された第１及び第２のデジタル値の差分を出力する第１の減算器と、前記第１の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記第１の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第２の減算器を有し、該第２の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路とを備えたことを特徴とする。
【０００７】
この第１の態様によると、プッシュプル信号の頂点のレベルをほぼ一定に保つことができ、ＬＰＰの検出に必要なプッシュプル信号のビット数が少なくなる。したがって、２値化回路によるデジタル処理に使用するビット数を少なくできる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【０００８】
また、プッシュプル信号の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【０００９】
また、本発明の第２の態様に係るＬＰＰ信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第１及び第２の電圧と、所定の基準信号とを受け、第１及び第２の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記差動増幅回路により出力されたプッシュプル信号と所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路と、固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたことを特徴とする。
【００１０】
この第２の態様によると、基準信号の電圧が、固定電圧からウォブルピーク検波回路により生成されたウォブルピーク信号を引いたものとなるため、プッシュプル信号のピークレベルが一定になり、差動増幅回路に必要な出力Ｄ（Dynamic）レンジが狭められる。したがって、差動増幅回路の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００１１】
また、プッシュプル信号の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【発明の効果】
【００１２】
本発明により、回路規模の縮小によりコストを低減できるとともに、消費電力を削減でき、かつＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る光ディスク装置の構成を示すブロック図である。
【図２】本発明の実施形態１に係るＬＰＰ信号生成回路内の主な信号の波形を示す図である。
【図３】本発明の参考例に係るＬＰＰ信号生成回路の構成を示すブロック図である。
【図４】本発明の参考例に係るＬＰＰ信号生成回路内の主な信号の波形を示す図である。
【図５】本発明の実施形態１の変形例に係る光ディスク装置の構成を示すブロック図である。
【図６】本発明の実施形態２に係る光ディスク装置の構成を示すブロック図である。
【図７】（ａ）は、本発明の実施形態２に係る調整前プッシュプル信号及びウォブルピーク信号の波形を例示する図である。（ｂ）は、調整後プッシュプル信号の波形を例示する図である。（ｃ）は、クリップ処理後のプッシュプル信号、２値化閾値信号、及びＬＰＰ信号を例示する図である。
【図８】本発明の実施形態２の変形例に係る光ディスク装置の構成を示すブロック図である。
【図９】本発明の実施形態２の変形例に係る光ディスク装置の構成を示すブロック図である。
【図１０】本発明の実施形態３に係る光ディスク装置の構成を示すブロック図である。
【図１１】（ａ）は、本発明の実施形態３に係る調整前プッシュプル信号及びウォブルピーク信号の波形を例示する図である。（ｂ）は、調整後プッシュプル信号の波形を例示する図である。
【図１２】本発明の実施形態３の変形例に係る光ディスク装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００１５】
《実施形態１》
図１は、本発明の実施形態１に係る光ディスク装置１００を示す。この光ディスク装置１００は、レーザ光を光ディスク１０１に照射することにより情報の再生及び記録を行う。光ディスク１０１は、ＬＰＰを有する情報記録媒体であり、例えば、ＤＶＤ−Ｒ、又はＤＶＤ−ＲＷである。
【００１６】
光ディスク装置１００は、レーザダイオード(Laser Diode)１０２と、ＬＰＰ信号生成回路１０３と、ＬＰＰデコード部１０４と、ＰＬＬ(Phase Locked Loop)補正制御部１０５と、ウォブル抽出部１０６と、ウォブルＰＬＬ１０７と、サーボ制御部１０８と、ディスクモータ１０９とを備えている。
【００１７】
レーザダイオード１０２は、レーザ光を光ディスク１０１に照射する。
【００１８】
ＬＰＰ信号生成回路１０３は、ＬＰＰの検出時に立ち上がるＬＰＰ信号Ｓ４を生成する。詳しくは、ＬＰＰ信号生成回路１０３は、受光量取得部１１１と、差動増幅回路１１２と、ウォブルピーク検波回路１１３と、ＣＰＵ１１４と、オフセット信号生成回路１１５と、加算回路１１６と、コンパレータ（ＣＭＰ：comparator）からなる２値化回路１１７と、基準信号生成部１１８とを備えている。
【００１９】
受光量取得部１１１は、光ディスク１０１の記録面に対してレーザ光を照射したときの反射光を、光ディスク１０１の径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧Vpiと、外周側の受光領域の受光量に応じた第２の電圧Vniとを出力する。詳しくは、受光量取得部１１１は、４分割フォトディテクタ１２０と、第１及び第２の加算増幅回路１２１ａ，１２１ｂとを備えている。４分割フォトディテクタ１２０と、上記レーザダイオード１０２とは、光ピックアップ１１０に内蔵されている。
【００２０】
４分割フォトディテクタ１２０は、内周側に２つ、外周側に２つの合計４つの受光領域に分割された受光面を有し、各受光領域に生じた電流を電圧に変換して出力する。つまり、４分割フォトディテクタ１２０は、各受光領域の受光量に応じた電圧を出力する。
【００２１】
第１の加算増幅回路１２１ａは、内周側の２つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、これら２つの電圧を加算増幅して第１の電圧Vpiを出力する。ここで、第１の加算増幅回路１２１ａのゲインをＡ１、内周側の２つの受光領域の受光量のうちの一方をVin1、他方をVin2、４分割フォトディテクタ１２０の固定基準電圧をVref_pu（図示せず）とすると、以下の式が成り立つ。この第１の加算増幅回路１２１ａには、後述する固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが入力される。
【００２２】
Ｖｐｉ ＝ Ａ１×｛（Ｖｉｎ１−Ｖｒｅｆ＿ｐｕ）＋（Ｖｉｎ２−Ｖｒｅｆ＿ｐｕ）｝＋Ｖｒｅｆ＿ｆｉｘ
第２の加算増幅回路１２１ｂは、外周側の２つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、これら２つの電圧を加算増幅して第２の電圧Vniを出力する。ここで、第２の加算増幅回路１２１ｂのゲインをＡ２、外周側の２つの受光領域の受光量のうちの一方をVout1、他方をVout2、４分割フォトディテクタ１２０の固定基準電圧をVref_pu（図示せず）とすると、以下の式が成り立つ。この第２の加算増幅回路１２１ｂには、後述する固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが入力される。
【００２３】
Ｖｎｉ ＝ Ａ２×｛（Ｖｏｕｔ１−Ｖｒｅｆ＿ｐｕ）＋（Ｖｏｕｔ２−Ｖｒｅｆ＿ｐｕ）｝＋Ｖｒｅｆ＿ｆｉｘ
差動増幅回路１１２は、受光量取得部１１１により出力された第１及び第２の電圧Vpi,Vniと、後述する基準信号とを受け、第１及び第２の電圧Vpi,Vniの差分を増幅した増幅信号から後述する基準信号を加算した信号をプッシュプル信号Ｓ１として出力する。第１の電圧Vpiが差動増幅回路１１２の非反転入力端子に入力される一方、第２の電圧Vniが差動増幅回路１１２の反転入力端子に入力される。上記基準信号は、後で詳述する基準信号生成部１１８により生成される。また、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するＲＦ(Radio Frequency)成分の除去がプッシュプル信号Ｓ１に対して施される。
【００２４】
ここで、差動増幅回路１１２のゲインをＡ、基準信号の電圧をVref_peak、プッシュプル信号Ｓ１の電圧をVo_S1とすると、以下の（式１）が成り立つ。
【００２５】
Ｖｏ＿Ｓ１ ＝ Ａ×（Ｖｐｉ−Ｖｎｉ）＋Ｖｒｅｆ＿ｐｅａｋ ・・・（式１）
なお、本実施形態１では、第１の電圧Vpiを差動増幅回路１１２の非反転入力端子に入力する一方、第２の電圧Vniを差動増幅回路１１２の反転入力端子に入力したが、反対に、第１の電圧Vpiを差動増幅回路１１２の反転入力端子に入力し、第２の電圧Vniを差動増幅回路１１２の非反転入力端子に入力してもよい。
【００２６】
ウォブルピーク検波回路１１３は、例えば、ＣＲ回路等で構成される包絡線検波回路であり、差動増幅回路１１２により出力されたプッシュプル信号Ｓ１に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ２を生成する。プッシュプル信号Ｓ１には、ウォブルピーク検波回路１１３によるピーク検波によってその包絡線が抽出されるべき「ターゲット信号」と、ターゲット信号の周波数成分以外の周波数成分を有する「不要周波数成分」とが含まれる。ターゲット信号は、ウォブル成分であり、不要周波数成分には、ＬＰＰ成分やその他のノイズが含まれる。ウォブルピーク信号Ｓ２は、ほぼ、プッシュプル信号Ｓ１に含まれるウォブル成分の包絡線となる。
【００２７】
ＣＰＵ１１４は、オフセット信号のレベルを示すオフセット値を出力する。
【００２８】
オフセット信号生成回路１１５は、ＣＰＵ１１４により出力されたオフセット値に基づいて、オフセット信号を生成する。
【００２９】
加算回路１１６は、ウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２に、オフセット信号生成回路１１５により生成されたオフセット信号を加算し、加算結果を２値化閾値信号Ｓ３として出力する。
【００３０】
２値化回路１１７は、差動増幅回路１１２により出力されたプッシュプル信号Ｓ１と加算回路１１６により出力された２値化閾値信号Ｓ３との大小関係を比較し、比較結果をＬＰＰ信号Ｓ４として出力する。具体的には、ＬＰＰ信号Ｓ４は、プッシュプル信号Ｓ１が２値化閾値信号Ｓ３よりも高いレベルを有している場合に立ち上がるパルス信号である。
【００３１】
基準信号生成部１１８は、固定電圧Vref_fixの２倍の固定電圧から、ウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２を引いた信号を、所定の基準信号として生成する。詳しくは、基準信号生成部１１８は、固定電圧出力部１１８ａと基準信号出力部１１８ｂとを備えている。
【００３２】
固定電圧出力部１１８ａは、固定電圧Vref_fixを出力する。この固定電圧Vref_fixは、各回路のＤレンジを有効に使用するため、例えば、第１及び第２の加算増幅回路１２１ａ，１２１ｂと差動増幅回路１１２の電源電圧の１／２の値に設定されている。
【００３３】
基準信号出力部１１８ｂは、固定電圧Vref_fixとウォブルピーク信号Ｓ２の電圧とに基づいて、基準信号を出力する。基準信号の電圧Vref_peakは、固定電圧Vref_fixの２倍からウォブルピーク信号Ｓ２の電圧を引いたものである。つまり、ウォブルピーク信号Ｓ２の電圧をV_S2とすると、以下の（式２）が成り立つ。
【００３４】
Ｖｒｅｆ＿ｐｅａｋ ＝ ２×Ｖｒｅｆ＿ｆｉｘ−Ｖ＿Ｓ２ ・・・（式２）
ここで、上記（式１）に（式２）を代入すると、以下の（式３）が得られる。
【００３５】
Ｖｏ＿Ｓ１ ＝ Ａ×（Ｖｐｉ−Ｖｎｉ）＋（２×Ｖｒｅｆ＿ｆｉｘ−Ｖ＿Ｓ２） ・・・（式３）
この（式３）を変形すると、次の（式４）のようになる。
【００３６】
Ｖｏ＿Ｓ１ ＝ ｛Ａ×（Ｖｐｉ−Ｖｎｉ）＋Ｖｒｅｆ＿ｆｉｘ｝−Ｖ＿Ｓ２＋Ｖｒｅｆ＿ｆｉｘ ・・・（式４）
（式４）の｛ ｝内の電圧は、差動増幅回路１１２に固定電圧Vref_fixを基準信号として入力した場合のプッシュプル信号Ｓ１の電圧と等しくなる。この電圧から、ウォブルピーク信号Ｓ２の電圧V_S2を減算し、さらに固定電圧Vref_fixを加算した値が、プッシュプル信号Ｓ１の電圧値となるので、プッシュプル信号Ｓ１のウォブル成分のピーク値は、固定電圧Vref_fixのレベルに応じたものとなる。
【００３７】
ＬＰＰデコード部１０４は、ＬＰＰ信号生成回路１０３により生成されたＬＰＰ信号Ｓ４に基づいて、アドレス情報を取得する。このアドレス情報は、ＣＰＵ１１４に送られ、ＣＰＵ１１４は、このアドレス情報と、再生動作中と記録動作中のいずれであるか等のドライブ状態とに応じて、ＰＬＬ補正制御部１０５のゲインやＰＬＬホールド等を示すＰＬＬ補正制御情報を生成する。
【００３８】
ＰＬＬ補正制御部１０５は、ＬＰＰ信号生成回路１０３により生成されたＬＰＰ信号Ｓ４、及びＣＰＵ１１４により生成されたＰＬＬ補正制御情報に基づいて、ウォブルＰＬＬ１０７を制御する。
【００３９】
ウォブル抽出部１０６は、ＬＰＰ信号生成回路１０３の差動増幅回路１１２により出力されたプッシュプル信号Ｓ１からウォブル成分を抽出し、ウォブル信号を出力する。具体的には、ウォブル抽出部１０６は、例えばバンドパスフィルタで構成され、高周波成分と低周波成分の除去を行う。プッシュプル信号Ｓ１の高周波成分は、ＬＰＰ成分と、記録動作時の記録パルス残留成分又は再生動作時のＲＦ残留成分とからなる。プッシュプル信号Ｓ１の低周波成分は、サーボ制御により除去しきれなかった直流的なオフセット成分からなる。
【００４０】
ウォブルＰＬＬ１０７は、ウォブル抽出部１０６により出力されたウォブル信号に基づいてウォブル基準クロックを生成する。ウォブルＰＬＬ１０７は、例えば、ＰＬＬ回路からなる。前記ウォブル信号とウォブル基準クロックの位相は同期し、ウォブル基準クロックの周波数は、ウォブル信号の周波数を逓倍したものとなる。このウォブル基準クロックは、光ディスク１０１に情報を記録するための記録動作回路(図示せず)、ウォブル信号及びアドレス情報の生成を行う回路（ウォブル抽出部１０６、ＬＰＰデコード部１０４、及びＰＬＬ補正制御部１０５）の動作クロックとして用いられる。
【００４１】
サーボ制御部１０８は、ウォブルＰＬＬ１０７により生成されたウォブル基準クロックの周波数に基づいて、光ディスク１０１を所定の回転数に維持するための回転制御信号を生成する。
【００４２】
また、サーボ制御部１０８は、４分割フォトディテクタ１２０の４つの受光領域の受光量に応じた電圧を４分割フォトディテクタ１２０から受け、光ディスク１０１に予め形成されている案内溝に対し、レーザ光の照射スポットをディスク半径方向に追従させるため、トラッキングエラー信号を生成する。このトラッキングエラー信号は、トラッキングサーボ動作制御に用いられる。
【００４３】
また、サーボ制御部１０８は、シーク動作を制御する。シーク動作は、光ディスク１０１の目標アドレス位置に照射スポットを移動させるために光ピックアップ１１０全体をディスク半径方向に移動させる動作である。サーボ制御部１０８は、ＣＰＵ１１４との間でサーボ制御情報の双方向通信を行い、トラッキング/シーク制御信号を光ピックアップ１１０に出力することにより、シーク動作の制御を実現する。
【００４４】
ここで、シーク動作の制御について詳細に説明する。シーク動作は、ＣＰＵ１１４によるサーボ制御部１０８へのシーク動作指示により開始する。また、シーク動作が完了すると、その完了がサーボ制御部１０８によりＣＰＵ１１４に通知され、これに応じて、ＣＰＵ１１４は、ＬＰＰデコード部１０４により取得されたアドレス情報を確認し、照射スポットがシーク動作の目標アドレスへ到達したか否かを判断する。ＣＰＵ１１４は、目標アドレスへの到達を確認できた場合には、シーク動作を終了するようサーボ制御部１０８に指示する一方、目標アドレスへの到達を確認できない場合には、現在のアドレスから目標アドレスへのシーク動作指示をサーボ制御部１０８に対して再び行う。
【００４５】
ディスクモータ１０９は、サーボ制御部１０８により生成された回転制御信号に基づいて、光ディスク１０１の回転制御を行う。
【００４６】
図２は、本発明の実施形態１に係るＬＰＰ信号生成回路１０３の信号波形を示す。
【００４７】
図２中、ＳＬＰ１、ＳＬＰ２、ＳＬＰ３は、ＬＰＰ成分を示し、ＷＢＬは、ウォブル成分を示す。また、ＳＯＦＳは、オフセット信号のレベルであり、Ｄ１は、差動増幅回路１１２に必要な出力Ｄレンジである。
【００４８】
したがって、本実施形態１によれば、基準信号の電圧Vref_peakが、固定電圧Vref_fixの２倍からウォブルピーク検波回路１１３により生成されたウォブルピーク信号Ｓ２を引いたものとなるため、図２に示すように、プッシュプル信号Ｓ１のウォブル成分ＷＢＬのピークレベルが一定になる。また、基準信号の電圧Vref_peakを（式２）に示すように設定するので、ウォブル成分ＷＢＬのピークレベルを固定電圧Vref_fixと同一にできる。したがって、差動増幅回路１１２に必要な出力Ｄレンジは、図２においてＤ１で示すように、ウォブル成分ＷＢＬのピークレベルを含む狭い範囲をＬＰＰ成分の範囲に加えたものとなる。
【００４９】
また、ウォブル成分ＷＢＬのピークレベルを一定にしたプッシュプル信号Ｓ１の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号Ｓ１に影響を及ぼさない。したがって、特許文献１のようなＬＰＰの誤検出や検出漏れの連鎖を防止でき、その結果、ＬＰＰの誤検出や検出漏れを減らすことができる。
【００５０】
図３は、参考例に係るＬＰＰ信号生成回路３０３を示す。このＬＰＰ信号生成回路３０３では、固定電圧出力部１１８ａにより出力された固定電圧Vref_fixが、差動増幅回路１１２に基準信号として直接入力される。その他の構成は、実施形態１のＬＰＰ信号生成回路１０３と同じであるので、同一の構成には同一の符号を付してその詳細な説明を省略する。
【００５１】
かかる場合、図４に示すように、基準信号の電圧が第１及び第２の電圧Vpi,Vniに依存せず、一定であるので、プッシュプル信号Ｓ１のウォブル成分ＷＢＬのＤＣ成分（振幅中心）が固定電圧Vref_fixで一定となる一方、ピークレベルが変動する。したがって、差動増幅回路１１２に必要な出力Ｄレンジは、図４においてＤ３１で示すように、ウォブル成分ＷＢＬの半分の振幅範囲とＬＰＰ成分の振幅範囲を加えたものに、さらにプッシュプル信号Ｓ１に重畳し、かつサーボ制御により除去しきれない直流的なオフセット成分の範囲（図４に記載のOffset）を加えたものとなる。
【００５２】
これに対し、本実施形態１では、差動増幅回路１１２に必要な出力Ｄレンジが、図３の差動増幅回路１１２に求められるＤレンジの約半分となる。したがって、差動増幅回路１１２の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００５３】
また、一般に、光ディスク１０１のＬＰＰはランド部に設けられているので、ＬＰＰに隣接するウォブルはＬＰＰの干渉を受け、ウォブル信号にジッタ成分が現れる。このジッタ成分は、ウォブル信号と周波数成分が近いため、ウォブル抽出部１０６による除去が困難である。ウォブルＰＬＬ１０７に、このＬＰＰの干渉を受けたウォブル信号が入力されると、ウォブル基準クロックにもジッタが生じうる。これにより、記録動作時に、記録データを生成するための動作クロックや回転制御にジッタの影響が及び、記録性能が悪化したり、ジッタを含むデータが記録されて記録後の再生時に再生性能が悪化するおそれがある。
【００５４】
そこで、ジッタ成分を含むウォブル信号のウォブル基準クロックへの影響を低下させる方法として、ＰＬＬ補正制御部１０５がＬＰＰ検出時にウォブルＰＬＬ１０７のゲインを下げる補正制御を行うことや、ＬＰＰ検出時にウォブルＰＬＬ１０７の動作をホールドする補正制御を行うことが考えられる。
【００５５】
しかし、これらの方法では、ＬＰＰの誤検出や検出漏れが生じた場合に、誤ったタイミングでウォブルＰＬＬ１０７のゲイン調整やホールド制御が行われ、ウォブル基準クロックの周波数や位相にずれが生じる可能性がある。
【００５６】
これらの手段に対し、本実施形態１によれば、ＬＰＰ信号生成回路１０３において、ＬＰＰの誤検出や検出漏れが防止されるので、再生動作時に光ディスク１０１からの再生データから生成されていた再生クロック（図示せず）と、記録動作時のウォブル信号に基づいて生成されたウォブル基準クロックとの間で、周波数及び位相を一致させることができる。したがって、追加記録を行う場合に、追加前の記録データに対し追加データを正確に書きつなぐことができる。さらには、この正確な書きつなぎによって、追加前の記録データから得られる再生クロックと、追加データの再生時に得られる再生クロックとを同期させることができるので、記録後の再生動作時における再生性能を向上させることができる。
【００５７】
さらに、ＬＰＰの誤検出や検出漏れが頻繁な光ディスク装置では、ＬＰＰの検出により得られるアドレス情報も誤ったものとなる可能性が高いため、アドレス情報の連続性を監視する等の機能をＣＰＵ１１４に設ける必要がある。このような機能を備えたＣＰＵ１１４は、安定して正しくＬＰＰを検出できていると確認できるまでシーク動作を指示できない。また、誤ったアドレス情報に基づいて、ＣＰＵ１１４がシーク動作の指示を繰り返す可能性もある。
【００５８】
これに対し、本実施形態１によると、ＬＰＰの誤検出や検出漏れが防止されるので、目標アドレスへの到達判断として用いられるアドレス情報をＬＰＰの検出により正しく取得できる可能性が高い。したがって、アドレス情報の連続性を監視する等の機能をＣＰＵ１１４に設けず、ＣＰＵ１１４によるシーク動作指示の迅速化を実現できる。
【００５９】
《実施形態１の変形例》
なお、上記実施形態１において、図５に示すように、２値化回路１１７に入力される２値化閾値信号Ｓ３を固定信号としてもよい。
【００６０】
《実施形態２》
図６は、本発明の実施形態２に係る光ディスク装置６００を示す。
【００６１】
本発明の実施形態２に係る光ディスク装置６００は、実施形態１に係るＬＰＰ信号生成回路１０３に代えて、ＬＰＰ信号生成回路６０１を備えている。
【００６２】
このＬＰＰ信号生成回路６０１は、実施形態１と同じ受光量取得部１１１と、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂと、第１の減算器６０３と、ウォブルピーク検波回路６０４と、プッシュプル信号出力回路６０５ａと、ＣＰＵ１１４と、閾値信号生成回路６０８と、コンパレータからなる２値化回路６０９とを備えている。このＬＰＰ信号生成回路６０１では、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂよりも後段の信号処理が、デジタル回路により行われる。
【００６３】
第１のＡ／Ｄ変換器６１１ａは、第１の加算増幅回路１２１ａにより出力された第１の電圧Vpiに対してＡ／Ｄ変換を行って第１のデジタル値を出力する。この第１のデジタル値は、内周側の２つの受光領域の受光量に応じた値となる。一方、第２のＡ／Ｄ変換器６１１ｂは、第２の加算増幅回路１２１ｂにより出力された第２の電圧Vniに対してＡ／Ｄ変換を行って第２のデジタル値を出力する。この第２のデジタル値は、外周側の２つの受光領域の受光量に応じた値となる。
【００６４】
第１の減算器６０３は、第１及び第２のＡ／Ｄ変換器６１１ａ，６１１ｂにより出力された第１及び第２のデジタル値の差分を、調整前プッシュプル信号Ｓ６１として出力する。また、図示しないが、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するＲＦ成分の除去が調整前プッシュプル信号Ｓ６１に対して施される。
【００６５】
ウォブルピーク検波回路６０４は、例えば、国際公開第２０１０／０５５６９５号パンフレットに示された検波器等で構成され、第１の減算器６０３により出力された差分（調整前プッシュプル信号Ｓ６１）からウォブル成分の包絡線を抽出してウォブルピーク信号Ｓ６２を生成する。ここで、調整前プッシュプル信号Ｓ６１にウォブル成分よりも低周波数の電圧変動成分が含まれている場合、ウォブルピーク信号Ｓ６２は、主に電圧変動成分を含んだ信号となる。実施形態１と同様に、調整前プッシュプル信号Ｓ６１には、ウォブルピーク検波回路６０４による検波によってその包絡線が抽出されるべき「ターゲット信号」と、ターゲット信号の周波数成分以外の周波数成分を有する「不要周波数成分」とを含む。「ターゲット信号」は、ウォブル成分であり、「不要周波数成分」には、ＬＰＰ成分やその他のノイズが含まれる。ウォブルピーク信号Ｓ６２は、ほぼ、調整前プッシュプル信号Ｓ６１に含まれるウォブル成分の包絡線となる。
【００６６】
プッシュプル信号出力回路６０５ａは、第２の減算器６０５と、クリップ回路６０６とを備え、第２の減算器６０５の出力に応じたプッシュプル信号Ｓ６４（後述）を出力する。
【００６７】
第２の減算器６０５は、第１の減算器６０３により出力された調整前プッシュプル信号Ｓ６１から、ウォブルピーク検波回路６０４により生成されたウォブルピーク信号Ｓ６２を引き、調整後プッシュプル信号Ｓ６３を出力する。この調整後プッシュプル信号Ｓ６３は、ウォブルピーク検波回路６０４による検出が可能な電圧変動成分が除去された信号であり、除去される電圧変動成分は、ウォブル信号よりも低い周波数を有する。
【００６８】
クリップ回路６０６は、第２の減算器６０５により出力された調整後プッシュプル信号Ｓ６３に対し、ウォブル信号のピークレベルを０レベルとして、負のビット（成分）を０レベルに固定するクリップ処理を行い、プッシュプル信号Ｓ６４として出力する。なお、クリップ処理は、負のビットを０レベルに固定する処理に限らず、例えば、負のビットを除去する処理であってもよいし、負のビットのうち所定の下位ビットを無効にする処理であってもよいし、負の全てのビットと正の所定の上位ビットとを無効にする処理であってもよい。つまり、ここでのクリップ処理は、後述する２値化回路６０９によるＬＰＰの検出に不必要なビットを無効にする処理であればよい。
【００６９】
閾値信号生成回路６０８は、ＣＰＵ１１４により出力されたオフセット値に応じた２値化閾値信号Ｓ６５を出力する。
【００７０】
２値化回路６０９は、プッシュプル信号出力回路６０５ａにより出力されたプッシュプル信号Ｓ６４、すなわち前記クリップ回路６０６によるクリップ処理後のプッシュプル信号Ｓ６４と、閾値信号生成回路６０８により出力された２値化閾値信号Ｓ６５との大小関係を比較し、比較結果をＬＰＰ信号Ｓ６６として出力する。具体的には、ＬＰＰ信号Ｓ６６は、プッシュプル信号Ｓ６４が２値化閾値信号Ｓ６５よりも高いレベルを有している場合に立ち上がるパルス信号である。
【００７１】
また、本実施形態２に係る光ディスク装置６００は、ウォブル抽出部１０６に代えて、ウォブル抽出部６１６を備えている。このウォブル抽出部６１６は、デジタル信号である調整前プッシュプル信号Ｓ６１に基づいて、ウォブル信号を生成する。
【００７２】
図７は、本発明の実施形態２に係るＬＰＰ信号生成回路６０１内の信号の波形を示す。
【００７３】
まず、調整前プッシュプル信号Ｓ６１に、ウォブル成分よりも低周波数の電圧変動成分が含まれている場合、図７（ａ）に示すように、前記電圧変動成分に応じて時間の経過とともに変化するウォブルピーク信号Ｓ６２が得られる。
【００７４】
第２の減算器６０５が、調整前プッシュプル信号Ｓ６１から、ウォブルピーク信号Ｓ６２を引くと、図７（ｂ）に示すように、頂点のレベルが一定に保たれた調整後プッシュプル信号Ｓ６３が得られる。
【００７５】
したがって、２値化回路６０９によるＬＰＰ信号Ｓ６６の生成に必要な信号成分は、Ｄ６１で示す範囲の信号となる。そして、クリップ回路６０６により、このＤ６１で示す範囲の信号成分のみを抽出するクリップ処理が行われ、クリップ処理後のプッシュプル信号Ｓ６４に対して２値化閾値信号Ｓ６５との比較が行われる。
【００７６】
図７（ｃ）に示すように、クリップ処理後のプッシュプル信号Ｓ６４の振幅は、ウォブル成分のピークを含む狭い範囲を、ＬＰＰ成分の範囲に加えたものとなるので、２値化回路６０９によるデジタル処理に必要なビット数が、調整後プッシュプル信号Ｓ６３をそのまま２値化処理に使用する場合に比べて約半分となる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。
【００７７】
また、実施形態１と同様に、２値化回路６０９に入力されるプッシュプル信号Ｓ６４の生成に、ＬＰＰの検出タイミングを用いないので、ＬＰＰの誤検出や検出漏れがプッシュプル信号Ｓ６４に影響を及ぼさない。したがって、特許文献１のようなＬＰＰの誤検出や検出漏れの連鎖を防止できる。
【００７８】
また、実施形態１と同様の効果に加え、ウォブルピーク検波や電圧変動成分の除去処理をデジタル処理としているため、実施形態１に比べ、アナログ素子の定数バラツキやアナログ回路の応答特性を考慮する手間を省けるとともに、ＬＰＰ信号生成回路６０１の構成を簡素化できる。
【００７９】
《実施形態２の変形例》
なお、上記実施形態２において、図８に示すように、２値化回路６０９に入力される２値化閾値信号Ｓ６５を固定信号としてもよい。
【００８０】
また、上記実施形態２において、クリップ処理後のプッシュプル信号Ｓ６４の振幅を増幅する増幅回路をクリップ回路６０６の後段に設け、この増幅回路の出力が２値化回路６０９に入力されて２値化閾値信号Ｓ６５と比較されるようにしてもよい。かかる場合、プッシュプル信号Ｓ６４はデジタル信号であるため、その増幅量が２のn乗（nは正の整数）であれば、プッシュプル信号Ｓ６４の最下位ビットとして０を付加する簡素な構成で増幅回路を実現できる。
【００８１】
また、上記実施形態２において、図９に示すように、実施形態１と同様に、ＣＰＵ１１４により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路９０１と、該オフセット信号生成回路９０１により出力されたオフセット信号を上記ウォブルピーク信号Ｓ６２に加算し、加算結果を上記２値化閾値信号Ｓ６５として出力する加算回路９０２とを設けてもよい。
【００８２】
《実施形態３》
図１０は、本発明の実施形態３に係る光ディスク装置１０００を示す。この光ディスク装置１０００は、実施形態２のプッシュプル信号出力回路６０５ａに代えて、プッシュプル信号出力回路１００１を備えている。このプッシュプル信号出力回路１００１は、クリップ回路６０６を備えておらず、第２の減算器６０５により出力された調整後プッシュプル信号Ｓ６３をそのまま出力する点で、実施形態２のプッシュプル信号出力回路６０５ａと異なっている。したがって、２値化回路６０９には、調整後プッシュプル信号Ｓ６３がクリップ処理を経ずに入力されるので、閾値信号生成回路６０８、及び２値化回路６０９によるデジタル処理に、調整後プッシュプル信号Ｓ６３の振幅分を含んだ、図１１においてＤ１０１で示す範囲分のビット幅が必要になる。
【００８３】
ここで、閾値信号生成回路６０８は、２値化閾値信号Ｓ６５の生成により、例えば、少なくとも図１１においてＤ１０１で示す範囲分のビット幅に対応する範囲で、ＣＰＵ１１４による指示に応じて閾値レベルを可変に設定できるように構成される。
【００８４】
なお、このように閾値信号生成回路６０８を構成する代わりに、図示しないウォブルボトム検波回路（図示せず）を設け、このウォブルボトム検波回路が、調整後プッシュプル信号Ｓ６３からウォブル成分の包絡線を抽出することにより、調整後プッシュプル信号Ｓ６３のボトムレベルを示すウォブルボトム信号を生成してその信号レベルをＣＰＵ１１４に通知し、閾値信号生成回路６０８が、ＣＰＵ１１４により出力されたオフセット値に応じた２値化閾値信号Ｓ６５を、調整後プッシュプル信号Ｓ６３のボトムレベルを０レベルとして出力するようにしてもよい。なお、このウォブルボトム検波回路は、上記ウォブルピーク検波回路６０４と同様の構成で実現できる。
【００８５】
本実施形態３によると、閾値信号生成回路６０８、及び２値化回路６０９に必要なビット幅が大きくなるため、２値化回路６０９の回路規模は大きくなるが、実施形態２と同様に、ＬＰＰの誤検出や検出漏れの連鎖を防止する効果が得られる。
【００８６】
《実施形態３の変形例》
また、上記実施形態３においても、図１２に示すように、ＣＰＵ１１４により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路９０１と、該オフセット信号生成回路９０１により出力されたオフセット信号を上記ウォブルピーク信号Ｓ６２に加算し、加算結果を上記２値化閾値信号Ｓ６５として出力する加算回路９０２とを設けてもよい。
【００８７】
本変形例によると、オフセット信号生成回路９０１により出力されるオフセット信号のレベルが、ウォブルピーク信号Ｓ６２のレベルより高い可変な範囲となるので、オフセット信号生成回路９０１によるデジタル処理に必要なビット幅を、実施形態３の閾値信号生成回路６０８に必要なビット幅よりも小さくできる。
【産業上の利用可能性】
【００８８】
本発明は、ランドプリピット信号を生成するＬＰＰ信号生成回路、及び当該ＬＰＰ信号生成回路を備えた光ディスク装置として有用である。
【符号の説明】
【００８９】
１００ 光ディスク装置
１０１ 光ディスク
１０３ ＬＰＰ信号生成回路
１１１ 受光量取得部
１１２ 差動増幅回路
１１３ ウォブルピーク検波回路
１１６ 加算回路
１１７ ２値化回路
１１８ 基準信号生成部
６００ 光ディスク装置
６０１ ＬＰＰ信号生成回路
６０５ａ プッシュプル信号出力回路
６１１ａ 第１のＡ／Ｄ変換器
６１１ｂ 第２のＡ／Ｄ変換器
６０３ 第１の減算器
６０４ ウォブルピーク検波回路
６０５ 第２の減算器
６０６ クリップ回路
６０９ ２値化回路
９０２ 加算回路
１０００ 光ディスク装置
１００１ プッシュプル信号出力回路
【特許請求の範囲】
【請求項１】
光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、
前記受光量取得部により出力された第１の電圧に対してＡ／Ｄ変換を行い、第１のデジタル値を出力する第１のＡ／Ｄ変換器と、
前記受光量取得部により出力された第２の電圧に対してＡ／Ｄ変換を行い、第２のデジタル値を出力する第２のＡ／Ｄ変換器と、
前記第１及び第２のＡ／Ｄ変換器により出力された第１及び第２のデジタル値の差分を出力する第１の減算器と、
前記第１の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、
前記第１の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第２の減算器を有し、該第２の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、
前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路とを備えたＬＰＰ信号生成回路。
【請求項２】
請求項１に記載のＬＰＰ信号生成回路において、
前記プッシュプル信号出力回路は、前記第２の減算器の出力に対し、ランドプリピットの検出に不必要なビットを無効にするクリップ処理を行い、該クリップ処理後の信号を前記プッシュプル信号として出力するクリップ回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項３】
請求項２に記載のＬＰＰ信号生成回路において、
前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の２値化閾値信号として出力する加算回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項４】
光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、
前記受光量取得部により出力された第１及び第２の電圧と、所定の基準信号とを受け、第１及び第２の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、
前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、
前記差動増幅回路により出力されたプッシュプル信号と所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路と、
固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたＬＰＰ信号生成回路。
【請求項５】
請求項４に記載のＬＰＰ信号生成回路において、
前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の２値化閾値信号として出力する加算回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項６】
請求項１〜５のいずれか１項に記載のＬＰＰ信号生成回路を備えた光ディスク装置。
【請求項１】
光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、
前記受光量取得部により出力された第１の電圧に対してＡ／Ｄ変換を行い、第１のデジタル値を出力する第１のＡ／Ｄ変換器と、
前記受光量取得部により出力された第２の電圧に対してＡ／Ｄ変換を行い、第２のデジタル値を出力する第２のＡ／Ｄ変換器と、
前記第１及び第２のＡ／Ｄ変換器により出力された第１及び第２のデジタル値の差分を出力する第１の減算器と、
前記第１の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、
前記第１の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第２の減算器を有し、該第２の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、
前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路とを備えたＬＰＰ信号生成回路。
【請求項２】
請求項１に記載のＬＰＰ信号生成回路において、
前記プッシュプル信号出力回路は、前記第２の減算器の出力に対し、ランドプリピットの検出に不必要なビットを無効にするクリップ処理を行い、該クリップ処理後の信号を前記プッシュプル信号として出力するクリップ回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項３】
請求項２に記載のＬＰＰ信号生成回路において、
前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の２値化閾値信号として出力する加算回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項４】
光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第１の電圧と、外周側の受光領域の受光量に応じた第２の電圧とを出力する受光量取得部と、
前記受光量取得部により出力された第１及び第２の電圧と、所定の基準信号とを受け、第１及び第２の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、
前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、
前記差動増幅回路により出力されたプッシュプル信号と所定の２値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する２値化回路と、
固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたＬＰＰ信号生成回路。
【請求項５】
請求項４に記載のＬＰＰ信号生成回路において、
前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の２値化閾値信号として出力する加算回路を備えていることを特徴とするＬＰＰ信号生成回路。
【請求項６】
請求項１〜５のいずれか１項に記載のＬＰＰ信号生成回路を備えた光ディスク装置。
【図１】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図４】
【公開番号】特開２０１３−６５３８０（Ｐ２０１３−６５３８０Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０３７２２（Ｐ２０１１−２０３７２２）
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]