【課題】デバッグ機能等の複雑な機能を搭載することなく、自動的に短時間で異常原因を検出可能なＭＰＵを提供する。
【解決手段】マイクロコントローラは、処理ユニットによるプログラムの実行開始を起点として、レジスタの格納情報が指定する期間が経過すると、処理ユニットにプログラムの実行を停止させるとともに、バッファにバス上の情報を格納させる制御ユニットと、バッファに格納した情報を外部に送信可能であると共に外部からの情報を受信可能である通信ユニットとを含み、処理ユニットは、通信ユニットにより外部から受信した情報とバッファに格納した情報とを比較し、該比較の結果に応じて、レジスタの格納情報を異なる期間を指定する情報に書き換えてプログラムの先頭からの実行を再度開始する動作、或いは、少なくともレジスタの格納情報を外部に出力する動作、の何れかを選択し実行する。 （もっと読む）

【課題】複数のＤＣ−ＤＣコンバータを備える電源装置において、各ＤＣ−ＤＣコンバータが、各出力電圧の相互の電位関係を維持した上で電圧を発生させることができる電源装置の制御回路、電源装置及びその制御方法を提供する。
【解決手段】電圧値がそれぞれ異なる複数の直流電圧（ＶＣＣ，ＶＢＧＰ，ＶＢＧＮ）を出力する電源装置１０Ａの制御回路２０Ａにおいて、比較器１は、電源電圧指令信号Ｓ１（第１直流電圧の設定値）とバックゲート電圧指令信号Ｓ６（他の直流電圧の設定値）とを比較し、両電圧値の大小関係を判断して、電源電圧指令信号Ｓ１及びバックゲート電圧指令信号Ｓ６のうちの電圧値が高い設定値を、電圧ＶＢＧＰの設定値として選択する。 （もっと読む）

【課題】シリコン基板にダメージを与えずに、ゲート下の不純物分布の正確な評価を安定して行うことのできる半導体ウェーハとその製造方法を提供する。
【解決手段】 半導体ウェーハは、半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がＷ字型のダミー充填部を有する。 （もっと読む）

【課題】入出力データの転送時間の短縮、並びに、回路規模の縮小を行うことのできるリコンフィギュラブル回路および半導体集積回路の提供を図る。
【解決手段】複数の演算器と、該複数の演算器に入力する演算入力データ，および，該複数の演算器から出力される演算出力データを保持する入出力データインタフェース部２２と、を有し、前記複数の演算器の接続をコンテキスト毎に制御するリコンフィギュラブル回路であって、前記入出力データインタフェース部２２は、複数のポートPRT0〜PRTnと、該複数のポートに接続され、深さ方向にｍ［ｍは２以上の整数］バンクを有する複数のレジスタREG00〜REGmnと、を有するように構成する。 （もっと読む）

【課題】半導体装置とその製造方法、及び半導体ウエハにおいて、個片化後の半導体チップがもとの半導体ウエハのどこに位置していたかを容易に特定すること。
【解決手段】複数のチップ領域R_cとスクライブ領域R_sとを有するシリコン基板２０と、複数のチップ領域R_cの各々に対応する複数のモニタ素子Mと、スクライブ領域R_sに形成され、複数のモニタ素子Mの各々を電気的に接続する配線２とを有し、スクライブ領域R_sにおけるダイシングラインX₁〜X₇、Y₁〜Y₇の位置をずらしたときに、配線２の異なる部分がダイシングされるようにして、配線２と複数のモニタ素子Mとの結線状態をダイシングラインX₁〜X₇、Y₁〜Y₇の位置に応じて可変にした半導体ウエハWによる。 （もっと読む）

【課題】 半導体装置の製造方法に関し、炭化シリコン薄膜の機械強度を高め、膜の消失や剥離を防止する。
【解決手段】 ポーラスな誘電率低誘電率絶縁膜上に−ＣＨ_２−結合が環状になってＳｉと結合し且つ二重結合を含む官能基を有する原料を用いて炭化シリコン薄膜を形成する工程と、前記炭化シリコン薄膜を所定パターンにエッチングしてハードマスクを形成する工程と、前記ハードマスクをエッチングマスクとして前記低誘電率絶縁膜をエッチングして配線形成用溝或いはビアホールの少なくとも一方を形成する工程とを設ける。 （もっと読む）

【課題】高耐圧で低抵抗なダイオード及びスイッチを構成する電力用半導体装置を提供すること。
【解決手段】ソースが整流素子のアノードとなる第１のトランジスタと、第１のトランジスタより高耐圧で、ソースが第１のトランジスタのドレインに接続され、ゲートが第１のトランジスタのソースに接続され、ドレインが整流素子のカソードとなるディプレッション型の第２のトランジスタと、第１のトランジスタより高耐圧で、ドレインが第２のトランジスタと共通に接続されたディプレッション型の第３のトランジスタと、第１のトランジスタのソースの電圧と第３のトランジスタのソースの電圧とを比較し、第１のトランジスタのゲート電圧を制御する比較器と、を備える構成とする。 （もっと読む）

【課題】ｎチャネルＭＯＳトランジスタにおいてｈｉｇｈ−Ｋゲート絶縁膜をｈｉｇｈ−Ｋ誘電体膜と酸化ランタン膜の積層により構成した半導体装置において、酸化ランタン膜のパターニングプロセスを不要とする半導体装置の製造方法を提供する。
【解決手段】界面酸化膜２２上に形成されたｈｉｇｈ−Ｋ誘電体膜２３上に酸化膜２４を形成する工程と、前記ｈｉｇｈ−Ｋ誘電体膜に窒化物層２５を形成する工程と、前記窒化物層および前記酸化膜を第１の素子領域２１Ａから選択的に除去し、第１および第２の素子領域２１Ｂにわたり酸化ランタン膜２６を形成し、前記第１の素子領域においては前記界面酸化膜と前記ｈｉｇｈ−Ｋ誘電体膜と前記酸化ランタン膜を積層した第１の積層構造を、また前記第２の素子領域においては前記界面酸化膜と前記ｈｉｇｈ−Ｋ誘電体膜と前記酸化膜と前記窒化物層と前記酸化ランタン膜を積層した第２の積層構造を形成する工程と、を含む。 （もっと読む）

【課題】内部クロック発生回路を備え、実動作試験が、安定して正確に行える集積回路の実現。
【解決手段】外部クロックEXCLKを逓倍して内部クロックPLLCLKを発生する内部クロック発生回路20と、PLLCLKで動作し、外部バスとは非同期でデータを入出力するインターフェースを含み、トランザクション信号CSに応じて、外部バスとの間でデータの入出力動作を行う内部回路11と、を備える集積回路であって、CSを所定時間遅延し、CSの変化から所定時間の間アクティブになる停止信号CSEDGEを発生する遅延回路22-24と、試験モード時に、内部回路への内部クロックの供給を停止信号がアクティブの間停止し、停止信号が非アクティブなった後、内部クロックに同期して内部回路への内部クロックの供給を再開するように制御するクロック制御回路21と、を備える。 （もっと読む）

【課題】出力電圧を制御可能な入力電圧の範囲を広くすること。
【解決手段】ステート制御回路３４は、出力電圧Ｖｏｕｔに基づいて生成されたＰＷＭ制御信号Ｓｐｗｍに対して、入力電圧Ｖｉｎが印加される入力端子Ｐ１とインダクタ２５との間に接続されたトランジスタ２１のオン時間を制御するためのマスク信号Ｓｍｋを生成する。また、ステート制御回路３４は、昇圧モードと降圧モードとを切り替えるためのモード信号Ｓｍｄを生成する。そして、ステート制御回路３４は、マスク信号Ｓｍｋとモード信号Ｓｍｄとのうちの何れか一方を、入力電圧Ｖｉｎに応じて選択的に出力する。 （もっと読む）