【課題】高耐圧で、特性の優れた半導体装置を提供する。
【解決手段】素子分離領域ＳＴＩと、ウェルＰＷと、活性領域を横断するゲート電極Ｇと、ゲート電極の一方の側からゲート電極下方に入り込んで形成された低濃度ドレイン領域ＬＤＤと、ゲート電極の他方の側からゲート電極下方に入り込み、低濃度ドレイン領域とオーバーラップし、低濃度ドレイン領域より浅い、チャネル領域ＣＨと、ゲート電極の他方の側に形成されたソース領域Ｓｎと、ゲート領域の一方の側に、ゲート電極から離間したドレイン領域Ｄｎと、を有し、ゲート電極と高濃度ドレイン領域Ｄｎとの間の中間領域の実効不純物濃度は、オーバーラップ領域の不純物濃度より高い。 （もっと読む）

【課題】 本発明は、指紋センサ用半導体装置の実装面積を縮小化し、組立、テスト工程の処理能力を向上させて製造コストを削減し、実装信頼性を向上させることを課題とする。
【解決手段】 半導体装置１０は、所定の機能を提供する機能面を有する。半導体装置は、電極１１ａが形成された回路形成面と反対側の背面とを有し、回路形成面の一部が機能面であるセンサ面１１ｂとして機能する半導体素子１１を有する。半導体素子１１の背面上に配線１４が形成される。接続部１５は、回路形成面と背面との間を貫通して延在し、電極１１ａと配線１４とを電気的に接続する。外部接続端子１２は配線１４に接続され、半導体装置１０の背面側で半導体装置の外部に露出する。 （もっと読む）

【課題】ノイズに対して強い耐性を有するメモリ回路を含む半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１及び第２の方向に沿って行列状に配置された複数のメモリセルと、複数のセンスアンプと、第２の方向に延在する複数のワード線と、第１の方向に延在する複数のビット線とを有し、複数のメモリセルは、第２の方向に沿って延在する第１の補助ワード線をゲート電極として共有する第１のメモリセル群と、第１のメモリセル群と第２の方向に隣接して配置され、第２の方向に沿って延在する第２の補助ワード線をゲート電極として共有する第２のメモリセル群とを含み、第１及び第２のワード線が、それぞれ、第１及び第２の補助ワード線の一端に配置されたワード線コンタクト領域で、第１及び第２の補助ワード線に接続され、第１及び第２のビット線が、ワード線コンタクト領域を挟んで隣接し共通のセンスアンプに接続されている。 （もっと読む）

【課題】強誘電体膜を用いたキャパシタの更なる特性の向上を実現し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された下部電極４８と；下部電極上に直接形成され、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜５０と、第１の強誘電体膜上に直接形成され、第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜５２とを有するキャパシタ誘電体膜５４と；キャパシタ誘電体膜上に形成された上部電極６０とを有するキャパシタを有している。 （もっと読む）

【課題】カーボンナノチューブを高密度で成長させることができるカーボンナノチューブデバイスの製造方法を提供する。
【解決手段】チタン、タンタル、バナジウム及びニオブからなる群から選択された少なくとも一種の金属の酸化物、窒化物又は酸窒化物を含む下地膜２を形成する。下地膜２上に、コバルト、ニッケル及び鉄からなる群から選択された一種の第１の金属、並びにチタン、タンタル、バナジウム及びニオブからなる群から選択された少なくとも一種の第２の金属を含む触媒粒子３を分散させる。下地膜２の温度を４５０℃以下として触媒粒子３からカーボンナノチューブ４を成長させる。 （もっと読む）

【課題】高密度のカーボンナノチューブを容易に配線に用いることができる半導体装置の製造方法を提供する。
【解決手段】絶縁膜７にビアホール９を形成し、ビアホール９内及び絶縁膜７上に触媒部１２を形成する。絶縁膜７上の触媒部１２を不活化し、ビアホール９内の触媒部１２を起点としてビアホール９内にカーボンナノチューブを成長させる。 （もっと読む）

【課題】 半導体メモリのアクセス効率を向上し、メモリシステムの性能を向上する
【解決手段】 メモリシステムは、Ｎ個の端子を使用してデータの入出力が行われるメモリシステムにおいて、所定単位でデータアクセスされるとともに、データを入出力するためのＭ個の端子を有する第１メモリと第２メモリとを含む。第１メモリおよび第２メモリは、Ｎ単位でのデータアクセスを行うための第１アドレスと、所定単位でのデータアクセスを行うための第２アドレスと、Ｎ個の端子にＭ個の端子を割り付ける割付情報とに基づいて第３アドレスを生成するアドレス生成回路を有する。第１および第２メモリ毎に、第１アドレス、第２アドレスおよび割付情報に基づいて第３アドレスを生成することで、半導体メモリのアクセス効率を向上でき、メモリシステムの性能を向上できる。 （もっと読む）

【課題】信頼性の高い半導体装置を高い製造歩留まりで提供し得る半導体装置の製造方法を提供することにある。
【解決手段】側壁にサイドウォール絶縁膜が形成されたゲート配線２０を形成する工程と、第１の応力膜３８を形成する工程と、第１の応力膜上にエッチングストッパ膜４０を形成する工程と、エッチングストッパ膜をエッチングし、第１の応力膜のうちのサイドウォール絶縁膜を覆う部分上にエッチングストッパ膜を選択的に残存させる工程と、第２の領域４を露出する第１のマスクを用いて第２の領域内の第１の応力膜をエッチングする工程と、第２の応力膜４２を形成する工程と、第１の領域２を露出する第２のマスクを用いて第１の領域内の第２の応力膜をエッチングする工程と、第１の領域と第２の領域との境界部におけるゲート配線に達するコンタクトホール４６ａを形成する工程とを有している。 （もっと読む）

【課題】効率的かつ正確な協調シミュレーションを実現させること。
【解決手段】検証支援装置１００は、ソフトウェアシミュレータ１１０や、ハードウェアシミュレータ１２０それぞれから他のシミュレータに対して実行対象データの転送を行う際に、各シミュレータの仕様に応じた処理時間のズレを特定し、特定したズレを調整したスケジューリングを行う。また、検証支援装置１００は、ソフトウェアシミュレータ１１０からハードウェアシミュレータ１２０への通信ポート数に制限がある場合、通信ポートのビジー状態を把握して適切な通信経路を選択する機能も備えている。したがって、効率的な通信処理が可能となり、他のシミュレータの機能を活かした協調シミュレーションが可能となる。 （もっと読む）

【課題】精度良くレジスト膜にパターンを転写し、所望の寸法のレジストパターンをレジスト膜に形成する。
【解決手段】半導体装置の製造方法は、基板上方にレジスト膜を形成する工程と、光源から照射される露光用光をフォトマスクに入射することによりレジスト膜を露光する第１露光工程と、光源から照射される露光用光をフォトマスクに斜めに入射することによりレジスト膜を露光する第２露光工程と、レジスト膜を現像してレジスト膜にレジストパターンを形成する工程と、レジスト膜に溶剤を塗布して熱処理を行い、レジスト膜を膨潤させることによりレジスト膜に形成されたレジストパターンの寸法を縮小する工程と、を備える。 （もっと読む）