【課題】 半導体メモリのアクセス効率を向上し、メモリシステムの性能を向上する
【解決手段】 メモリシステムは、Ｎ個の端子を使用してデータの入出力が行われるメモリシステムにおいて、所定単位でデータアクセスされるとともに、データを入出力するためのＭ個の端子を有する第１メモリと第２メモリとを含む。第１メモリおよび第２メモリは、Ｎ単位でのデータアクセスを行うための第１アドレスと、所定単位でのデータアクセスを行うための第２アドレスと、Ｎ個の端子にＭ個の端子を割り付ける割付情報とに基づいて第３アドレスを生成するアドレス生成回路を有する。第１および第２メモリ毎に、第１アドレス、第２アドレスおよび割付情報に基づいて第３アドレスを生成することで、半導体メモリのアクセス効率を向上でき、メモリシステムの性能を向上できる。 （もっと読む）

【課題】信頼性の高い半導体装置を高い製造歩留まりで提供し得る半導体装置の製造方法を提供することにある。
【解決手段】側壁にサイドウォール絶縁膜が形成されたゲート配線２０を形成する工程と、第１の応力膜３８を形成する工程と、第１の応力膜上にエッチングストッパ膜４０を形成する工程と、エッチングストッパ膜をエッチングし、第１の応力膜のうちのサイドウォール絶縁膜を覆う部分上にエッチングストッパ膜を選択的に残存させる工程と、第２の領域４を露出する第１のマスクを用いて第２の領域内の第１の応力膜をエッチングする工程と、第２の応力膜４２を形成する工程と、第１の領域２を露出する第２のマスクを用いて第１の領域内の第２の応力膜をエッチングする工程と、第１の領域と第２の領域との境界部におけるゲート配線に達するコンタクトホール４６ａを形成する工程とを有している。 （もっと読む）

【課題】効率的かつ正確な協調シミュレーションを実現させること。
【解決手段】検証支援装置１００は、ソフトウェアシミュレータ１１０や、ハードウェアシミュレータ１２０それぞれから他のシミュレータに対して実行対象データの転送を行う際に、各シミュレータの仕様に応じた処理時間のズレを特定し、特定したズレを調整したスケジューリングを行う。また、検証支援装置１００は、ソフトウェアシミュレータ１１０からハードウェアシミュレータ１２０への通信ポート数に制限がある場合、通信ポートのビジー状態を把握して適切な通信経路を選択する機能も備えている。したがって、効率的な通信処理が可能となり、他のシミュレータの機能を活かした協調シミュレーションが可能となる。 （もっと読む）

【課題】精度良くレジスト膜にパターンを転写し、所望の寸法のレジストパターンをレジスト膜に形成する。
【解決手段】半導体装置の製造方法は、基板上方にレジスト膜を形成する工程と、光源から照射される露光用光をフォトマスクに入射することによりレジスト膜を露光する第１露光工程と、光源から照射される露光用光をフォトマスクに斜めに入射することによりレジスト膜を露光する第２露光工程と、レジスト膜を現像してレジスト膜にレジストパターンを形成する工程と、レジスト膜に溶剤を塗布して熱処理を行い、レジスト膜を膨潤させることによりレジスト膜に形成されたレジストパターンの寸法を縮小する工程と、を備える。 （もっと読む）

【課題】シミュレーション精度が悪い部分についての検証精度の低下を抑制する。
【解決手段】検証装置は、シミュレーションにより第１及び第２のパターンを算出して、第１及び第２のパターンのシミュレーションデータを作成する手段と、製造プロセスにより製造された半導体装置が有する第１のパターンの寸法と、シミュレーションデータにおける第１のパターンの寸法との差分値を記憶する記憶手段と、差分値からシミュレーションデータにおける第２のパターンの移動量を算出する手段と、シミュレーションデータにおける第２のパターンの位置を、所定方向に移動量の値に応じて移動させて、第１のパターンと第２のパターンとの重なり面積が所定基準を満たすか否かを判定する手段と、所定基準を満たしていないと判定された場合、エラー情報を出力する手段と、を備える。 （もっと読む）

【課題】ダマシン法により絶縁膜に埋め込まれた配線を形成する半導体装置の製造方法に関し、絶縁膜にビアホールや配線トレンチ等の開口部を形成する際のエッチング処理を安定化しうる半導体装置の製造方法を提供する。
【解決手段】Ｃｕを含む配線層と、絶縁膜と、有機膜と、第１の開口部を有するレジスト膜とを有する複数の半導体基板について、レジスト膜をマスクとして、第１の開口部内の有機膜をエッチングする工程と、第１の開口部内の絶縁膜をエッチングし、絶縁膜に、配線層を露出する第２の開口部を形成する工程と、第２の開口部内に露出した配線層の表面を水素プラズマ処理する工程とを、同じエッチング装置の処理室で連続して処理する際に、一の半導体基板について水素プラズマ処理を行う工程を行った後、一の半導体基板の次に処理する他の半導体基板について有機膜をエッチングする工程を行う前に、処理室内に付着したＣｕ堆積物を除去する。 （もっと読む）

【課題】トライアルレイアウトの結果を用いてフロアプランおよびセル配置の容易化を図ること。
【解決手段】モジュール１を例に挙げると、第１のネットリスト内のモジュール１と、第１のネットリストから改訂された第２のネットリスト内のモジュール１が、同一である。設計支援装置が、クロックツリーが未生成であり、かつ配置されたセル間が未配線である第１のネットリストに基づく第１のレイアウトデータ１０７から、モジュール１を特定する。そして、モジュール１をモジュール２として配置することで第１のレイアウトデータ１０７内のセル配置を流用して第２のレイアウトデータ６００を生成する。また、第１のネットリスト内のモジュール２と第２のネットリスト内のモジュール２は、機能が同一であるが、機能を構成するセルが同一でないため、第１のレイアウトデータ１０７からモジュール２の配置領域が流用される。 （もっと読む）

【課題】チップサイズの増大を抑え、広帯域の発振周波数帯域を有することが可能なＰＬＬ回路等を提供すること。
【解決手段】ＶＣＯ３４は、制御電圧ＶＴに応じた発振周波数ｆＶＣＯを有する出力クロック信号ＣＬＫＯを生成する。ＰＬＬブロック２は、制御電圧ＶＴを生成する。ロック検出器２４は、発振周波数ｆＶＣＯが設定周波数ｆＳにロックされているか否かを検出する。ＶＴ電圧検出部３１は、バラクタＶＡ１ないしＶＡ３のうちの何れを選択するかを決定する。セレクタ部３２は、出力クロック信号ＣＬＫＯの粗調整段階においてはバラクタＶＡ０を選択する。また、粗調整段階においてロック検出された旨をロック検出器２４から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるＶＴ電圧検出部３１によって選択されていたバラクタの選択を維持する。 （もっと読む）

【課題】 プログラムを高速に実行し、システムの性能を向上する。
【解決手段】 情報処理装置は、階層構造を有する複数の関数を含むソースプログラムにおいて、実行頻度の高い関数を、内部メモリに格納する選択関数として順次に選択する。情報処理装置は、選択関数を内部メモリの記憶領域に割り当て、選択関数から呼び出される選択関数以外の関数を内部メモリの記憶領域に近接する領域に割り当てて内部ロードモジュールを生成する。情報処理装置は、残りの関数をプロセッサに接続される外部メモリに割り当てて外部ロードモジュールを生成する。そして、プログラムが格納される内部メモリを有するプロセッサにより実行されるプログラムが生成される。階層構造を有する複数の関数のうち実行頻度の高い関数を内部メモリに割り当てることで、プログラムを高速に実行でき、システムの性能を向上できる。 （もっと読む）

【課題】迅速かつ精度よくパルス幅エラーを解消することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の設計工程において、クロック信号の立ち上がり及び立ち下がりの遅延量を別々に調整することでクロック信号のパルス幅を調整するパルス幅調整回路を含む回路ブロックを配置し（ステップＳ２）、パルス幅を検査し（ステップＳ７，Ｓ８）、パルス幅に異常が検出された場合、パルス幅調整回路によりパルス幅を調整する（ステップＳ９）。 （もっと読む）