【課題】プログラミング時間を短縮させる、また、プログラミング電流パルスの供給時間を調節する。
【解決手段】プログラミングイネーブル信号に応答して第１設定時間以後に活性化される区間制御信号を生成する区間制御信号発生部と、プログラミングイネーブル信号に応答して第２設定時間の間、周期的にアップデートされる第１書き込み制御コードを生成するものであって、区間制御信号に応答して第１書き込み制御コードのアップデートを活性化させる第１書き込み制御コード発生部と、プログラミングイネーブル信号に応答して予定された時間の間、活性化される第２書き込み制御コードを生成する第２書き込み制御コード発生部と、アップデートされる前記第１書き込み制御コードのコード組合せに対応する大きさの第１プログラミング電流パルス、及び、第２書き込み制御コードに対応する大きさの第２プログラミング電流パルスを出力するデータ書き込み部を含む。 （もっと読む）

【課題】 プログラミング時間を短縮し、プログラミング電流パルスの供給時間及び大きさを調節し、このパルスを漸進的に減少させる。
【解決手段】 この装置は、プログラミングイネーブル信号に応答して第１設定時間以後に活性化される区間制御信号を生成する信号発生部と、プログラミングイネーブル信号に応答して第２設定時間の間周期的にアップデートされる第１書き込み制御コードを生成し、区間制御信号に応答して第１書き込み制御コードのアップデートを活性化させる第１の制御コード発生部と、プログラミングイネーブル信号に応答して所定時間活性化される第２書き込み制御コードを生成する第２の制御コード発生部と、第１書き込み制御コードのコード組み合わせに対応する大きさの第１プログラミング電流パルスや、第２書き込み制御コードに対応する大きさの第２プログラミング電流パルスを出力するデータ書き込み部と、を含む。 （もっと読む）

【課題】本発明は、半導体メモリ装置の初期動作時、内部回路の誤動作を防止することができる半導体メモリ装置を提供する。
【解決手段】本発明に係る半導体メモリ装置は、オートリフレッシュ信号、電圧安定化信号及びフューズ制御信号に応じて、第１のカウンティングスタート信号、第２のカウンティングスタート信号及びカウンティング制御信号を生成するカウンティング制御部；及び、前記第１のカウンティングスタート信号に応じて、複数のカウントアドレスをカウントし、前記第２のカウンティングスタート信号及びカウンティング制御信号に応じて、前記複数のカウントアドレスのうち、特定のカウントアドレスのみをカウントするオートリフレッシュ用アドレスカウンティング部を含む。 （もっと読む）

【課題】 積層されたパッケージ間の信号伝達の速度を向上させることにある。
【解決手段】 マルチチップパッケージに関し、多数のチップが積層されたマルチチップパッケージにおいて、多数のチップの各々は互いに電源または信号を伝達するように構成される多数のインダクターパッドを備え、前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの両側には互いに異なる磁束方向を有する第１及び第２インダクターパッドが形成される。 （もっと読む）

【課題】入出力経路Ｉ／Ｏの増加に関係なく、安定的なデータ書き込みが可能な半導体メモリ装置を提供すること。
【解決手段】ロー方向に複数のワードラインが配置され、カラム方向に複数のグローバルビットラインが配置された複数のユニットセルアレイと、１個のワードラインを指定したローアドレスによって前記複数のワードラインのうち、２個以上のワードラインを活性化させるように構成されたローデコーダと、カラム制御信号に応じて、複数のグローバルビットラインのうち、互いに異なる２個のグローバルビットラインを選択するように構成されたグローバルカラムスイッチブロックと、カラムアドレスによってカラム制御信号を生成するように構成されたカラムデコーダとを備えることを特徴とする。 （もっと読む）

【課題】 安定したディレイ時間を有するディレイ回路を提供する。また、面積を小さく占めるディレイ回路を提供する。
【解決手段】 クロック信号を受信して入力信号を順次所定時間の間隔で遅延させて複数の第１ディレイ信号を生成するディレイ部と、一つ以上の選択信号によって前記複数の第１ディレイ信号のうち一つを選択して第２ディレイ信号として出力するオプション部と、を含むディレイ回路を提供する。 （もっと読む）

【課題】パッケージング後にもリペアアドレスの変更及び新規格納を可能にし、レーザーカットの過程を不要にするリダンダンシデータ格納回路、リダンダンシデータ制御方法、及びリペア判断回路を提供すること。
【解決手段】本発明に係る半導体メモリのリダンダンシデータ格納回路は、メモリセルアレイと、テスト信号に応じてリダンダンシデータをメモリセルアレイに記録するように構成された書き込みドライバと、読み出し信号に応じて、前記メモリセルに記録されたリダンダンシデータを感知して出力するように構成されたセンスアンプとを備えることを特徴とする。 （もっと読む）

【課題】本発明は、データ入出力ラインの数を減少させることで、レイアウトマージンを確保できるデータ入出力の構造を持つ半導体メモリ装置を提供する。
【解決手段】本発明の半導体メモリ装置１は、第１のメモリバンクのデータを転送する第１のデータ入出力ライン；第１のメモリバンクのデータを転送する第２のデータ入出力ライン；入出力モードにより、第１のデータ入出力ラインから転送されたデータを整列して出力する第１のデータ出力部１００；及び、入出力モード及びアドレス信号により、第１及び第２のデータ入出力ラインから転送されたデータの一つを整列して出力する第２のデータ出力部２００を含む。 （もっと読む）

【課題】カップリングノイズを減少させることができる半導体メモリのデータ出力回路およびその制御方法を提供すること。
【解決手段】複数のグローバルラインと、複数のデータを互いに異なるタイミングで複数のグローバルラインに出力するように構成されたセンスアンプブロックと、複数のグローバルラインを介して伝送された複数のデータを互いに異なるタイミングでラッチするように構成されたパイプラッチブロックと、アドレス信号を用いてセンスアンプブロックの出力タイミングとパイプラッチブロックのラッチタイミングとを制御するように構成された制御部とを備えることを特徴とする。 （もっと読む）

【課題】本発明は、プログラム電圧のレベルを感知して安定的にフューズプログラムを遂行するためのフューズ回路及びその制御方法を提供する。
【解決手段】本発明のフューズ回路は、フューズプログラム信号に応じて、フューズプログラムを遂行して、フューズ信号を生成する複数のフューズセット；及び、プログラム電圧のレベルにより、前記フューズプログラム信号を生成するフューズ制御部を含む。 （もっと読む）