【課題】４００℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上にＺｒ［Ｃ_５Ｈ_４（ＣＨ_３）］_２（ＣＨ_３）_２、Ｚｒ［Ｃ_５Ｈ_４（ＣＨ_３）］_２（ＯＣＨ_３）ＣＨ_３及びＺｒ［Ｃ_５Ｈ_４（ＣＨ_２ＣＨ_３）］［Ｎ（ＣＨ_３）（ＣＨ_２ＣＨ_３）］_３の何れか一つの前駆体を用いて４００℃〜５００℃の温度で形成されたジルコニウム酸化膜（ＺｒＯ_２）１４０を含む高誘電絶縁膜を形成することを特徴とする。 （もっと読む）

【課題】複数個のウエハーレベルパッケージを積層して、データ保存容量およびデータ処理速度を向上させる製造方法を提供する。
【解決手段】ボンディングパッド２２４を有する半導体チップ２２０と、半導体チップ２２０の外郭を覆って、ボンディングパッド２２４を露出する第１絶縁膜パターン２３０と、第１絶縁膜パターン２３０上に配置され、各ボンディングパッドから半導体チップ２２０の外部まで延び、半導体チップ２２０の外部から第１絶縁膜パターン２３０を貫く連結パターン２４６を有する再配線パターン２４０と、第１絶縁膜パターン２３０上に配置され、再配線パターン２４０の一部を露出する開口を有する第２絶縁膜パターン２５０とを含む。 （もっと読む）

【課題】 製造工程が簡単で製造費用を抑えることができるモールド再構成ウェハーを利用したスタックパッケージ及びその製造方法を提供する。
【解決手段】 少なくとも二つ以上のパッケージユニットがスタックされたスタックパッケージにおいて、前記パッケージユニットは、上面にボンディングパッドを具備した半導体チップと、前記半導体チップの側面を取り囲むように形成されたモールド部と、前記モールド部内に形成された貫通電極と、前記貫通電極とこれに隣接したボンディングパッドとを相互連結させるように形成された再配線とを含み、前記貫通電極と再配線とが、一体的に形成されている。 （もっと読む）

【課題】半導体基板のセル領域と周辺回路領域との間に段差をなくして、工程を容易かつ単純にしつつ、特に、コンタクトナットオープン（Ｃｏｎｔａｃｔ ｎｏｔ ｏｐｅｎ）、下部構造物に対するアタック（Ａｔｔａｃｋ）などを防止し、工程歩留まり及び信頼性を向上させることができる不揮発性メモリ装置及びその製造方法を提供すること。
【解決手段】周辺回路領域及び該周辺回路領域より高さが低いセル領域を有する半導体基板と、該半導体基板の前記セル領域上に配置され、複数の層間絶縁膜及び複数の制御ゲート電極が交互に積層された制御ゲート構造物と、該制御ゲート構造物が形成された前記半導体基板の前記セル領域を覆う第１の絶縁膜と、該第１の絶縁膜上の選択ゲート電極と、前記半導体基板の前記周辺回路領域上の周辺回路素子とを備えることを特徴とする。 （もっと読む）

【課題】抵抗変化を利用したマルチレベルのデータをセンシングする非揮発性メモリ装置において、読出し動作の回数を減らし、読出し動作の制御に係わる回路の面積を縮小する。
【解決手段】非揮発性メモリ装置は、１つ以上の単位セルを含んでデータの読出し又は書込みが行なわれるセルアレイと、単位セルに格納されたデータに対応するセンシング電圧ＳＡＩと基準電圧ＲＥＦを比較及び増幅して出力し、ビットラインがプリチャージされた以後にセンシングイネーブル信号ＳＥＮの活性化区間で、単位セルの抵抗値に応じてセンシング電圧がディスチャージされる時間の差を測定し、データをセンシングするセンシング部１００とを含む。 （もっと読む）

【課題】ヒューズ回路を構成する回路素子数の増加を最小化しつつ、ヒューズを再接続する金属イオンの電気／化学的マイグレーション現象を防止することができる半導体集積回路を提供する。
【解決方法】ヒューズＦＵＳＥと、第１ヒューズ感知信号ＩＮに応答して感知ノードＡを第１駆動する第１駆動部２０と、ヒューズＦＵＳＥとともに駆動経路を構成し、第２ヒューズ感知信号ＩＮ２に応答して感知ノードＡを第２駆動する第２駆動部２２と、ヒューズＦＵＳＥと並列に接続されたバイパス抵抗部２４と、感知ノードＡの電圧に応答してヒューズＦＵＳＥのプログラミング状態を感知する感知部２６とを備える半導体集積回路が提供される。 （もっと読む）

【課題】製造工程が単純で、製造工程中における不良確認が可能であり、同一平面上で相互交差できる回路配線を有する回路基板を提供する。
【解決手段】第１の端子１５および前記第１の端子と離隔された第２の端子１８を有する基板本体１０と、それぞれ第１の極性および前記第１の極性と反対の第２の極性を有する導電性分極パーティクル２２を前記基板本体上に連続的に配置して、前記第１および第２の端子を電気的に連結する配線部２２と前記配線部を覆う絶縁部２４とを含む配線２０とを含む回路基板１００を製造する。 （もっと読む）

【課題】ウェハ上の単一チップに形成された貫通ビアの不良の可否をテストすることができ、またパッケージングされた半導体集積回路に形成された貫通ビアの不良の可否をテストすることができる半導体集積回路のテスト回路及び方法を提供する。
【解決手段】半導体集積回路のテスト回路１は貫通ビア１００、電圧駆動部２００及び判定部３００を含む。前記貫通ビア１００は入力電圧Ｖ１を受信する。前記電圧駆動部２００は前記貫通ビア１００と連結されて前記入力電圧Ｖ１を受信し、テスト制御信号ＥＮ＿Ｐ，ＥＮ＿Ｎに応答して前記入力電圧Ｖ１のレベルを変化させてテスト電圧ＶＴを生成する。前記判定部３００は前記入力電圧Ｖ１及び前記テスト電圧ＶＴを比較して結果信号を出力する。 （もっと読む）

【課題】リペア過程が簡素化された半導体メモリ装置及びそのリペア方法を提供する
【解決手段】半導体メモリ装置２００は、複数のメモリセルを含む第１のメモリチップないし第３のメモリチップ２１０〜２３０と、第１のリペアチップ２４０とを備え、第１のリペアチップ２４０は、第１のメモリチップないし第３のメモリチップ２１０〜２３０のそれぞれに含まれた複数のメモリセル２１２Ａ，２１２Ｂ，・・・のうち、欠陥が発生した任意のメモリセルをリペアするための第１のヒューズ回路ないし第３のヒューズ回路２４１Ａ，２４１Ｂ，２４３Ａ，２４３Ｂ，２４５Ａ，２４５Ｂと、メモリチップ２１０〜２３０毎に欠陥が発生した任意のメモリセルを代替するための、複数の第１のリダンダンシメモリセルないし第３のリダンダンシメモリセル２４２Ａ，２４２Ｂ，２４４Ａ，２４４Ｂ，２４６Ａ，２４６Ｂとを含む。 （もっと読む）

【課題】デジタルカメラで撮像された画像の明るさを処理するための装置及び方法を提供する。
【解決手段】デジタルカメラの画像処理装置であって、レンズ１０１から受信された光学情報をＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｏｒ Ｃｏｎｔａｃｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ）素子１０３によって画像情報として処理する画像信号収集部１０１〜１０７，１０９と、画像信号収集部で収集された情報に対応する補償カーブに応じてルミナンス値を補償し、ルミナンス値に応じて補償された画像信号を出力する画像補正部１１０とを備える。 （もっと読む）