説明

財団法人福岡県産業・科学技術振興財団により出願された特許

31 - 40 / 53


【課題】 少ないメモリ容量で、高速に実行頻度の高い命令列の実行パスを検出できる実行パス検出装置等を提供する。
【解決手段】 実行頻度が高い命令列の実行パスを検出するための実行パス検出装置は、分岐命令を含む命令列を1ブロックとする命令列ブロックの先頭アドレスの命令の実行回数が格納される実行履歴テーブル310と、分岐命令の分岐履歴が格納される分岐履歴テーブル320と、分岐命令の分岐履歴を収集する処理を行う分岐履歴管理部220とを含み、実行回数が所与の閾値を超えたことを条件に、分岐履歴管理部220が、分岐履歴の収集を開始すると共に、実行パスを特定するためのパス情報を分岐履歴に基づいて出力する。 (もっと読む)


【課題】 半導体装置の故障をより効率的に検出するためのテストパターンを生成するためのテストパターン生成装置等を提供する。
【解決手段】 テストパターン生成装置1は、半導体装置の故障を検出するためのテストパターンを生成するものであって、検出対象の故障が伝搬可能な出力端子が複数ある場合に既に生成されたテストパターンにより検出される故障及び当該故障が伝播される出力端子に関する情報に基づいて前記検出対象の故障を伝播可能な出力端子から前記検出対象の故障を伝播する出力端子を選択する出力端子選択部5と、故障を前記出力端子選択手段により選択された出力端子において検出するためのテストパターンを生成するテストパターン生成手段7を備える。 (もっと読む)


【課題】 波形図上に補助線を自動的に表示して、回路動作の理解に適したタイミングチャート分析支援システム等を提供する。
【解決手段】 解析対象の回路に関する複数の信号の波形図の分析を支援するタイミングチャート分析支援システム1であって、各信号の波形データ又は複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出部13と、解析対象の回路の回路図に基づいて、各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出部3と、前記イベント・仮想イベントの相互の依存関係を生成する依存関係生成部17と、表示装置に対し、依存関係生成部17により生成された依存関係を、波形データと共に表示させる表示制御装置5を備える。 (もっと読む)


【課題】 スケジューリング機構の支配下で動作するプロセスを含むシステムの安全性、活性等の検証に適した検証装置等を提供する。
【解決手段】 スケジューリング機構の支配下で動作するシステムには、例えば、プロセスAが動作中に、プロセスAよりも優先度の高いプロセスBが割り込み、その後プロセスBの処理が終わり、プロセスAに戻ったとき、プロセスAの状態は、プロセスBの割り込み前のプロセスAの状態と変わらないという特徴がある。(A)にあるようなシステムの状態空間で検査を行っても、(B)にあるように、安全な状態遷移のみで簡約した状態空間だけで検査を行っても、同じ結果を得ることができる。 (もっと読む)


【課題】 実装評価用チップと実装評価用基板との間隙に形成されるアンダーファイルの誘電率を測定することができる実装評価装置及びアンダーフィルの評価方法を提供するものである。
【解決手段】 実装評価装置100は、実装評価用チップ10の下面10aに配設され、キャパシタンスを測定するための対をなす電極パターン40で形成される第1の測定用容量部と、第1の測定用容量部の各電極パターン40を、異なるボールバンプ11にそれぞれ接続させる第1の接続配線部50と、を有し、第1の測定用容量部の各電極パターン40が、共通電極部41と、この共通電極部41から一方向に延在する複数の櫛歯電極部42と、実装評価用基板20の上面20aに露出して配設される複数のテストパッド60と、第1の接続配線部50に接続されるボールバンプ11と導通するパッド21を、異なるテストパッド60にそれぞれ接続させる引出配線部70とにより構成される。 (もっと読む)


【課題】CoP又はPoPの配線を自動的に行なう半導体装置の配線方法を提供する。
【解決手段】封止材5上の第2の半導体チップ6のボンド・フィンガー6b又は端子の位置、及び封止材5の上面5aから基板1の上面1b又は下面1aまで貫通するホール9の位置を設定する第1ステップと、ボンド・フィンガー6b又は端子及び貫通ホール9間にネットを割り当てる第2ステップと、交差ネットに対して、ボンド・フィンガー6b又は端子及び貫通ホール9間に割り当てられた一方のネットの貫通ホール9の位置を、他方のネットと交差しない位置になるように変更する第3ステップと、ネットを参照して、ボンド・フィンガー6b又は端子をスタート地点、スタート地点に対応する貫通ホール9をターゲット地点とし、迷路法により、スタート地点からターゲット地点までのグリッド値を設定し、バックトレース処理を行ない、ネットの配線経路とする第4ステップ、を有する。 (もっと読む)


【課題】 プレフィックス演算器に関する合成処理を自動的に行う装置等を提供する。
【解決手段】 プレフィックス演算器合成装置9は、第1入力群に対するプレフィックス演算における演算の演算結果及び第2入力群に対するプレフィックス演算における演算のうち所定の条件を満たす演算の演算結果に基づく演算を追加して生成された第1入力群と第2入力群からなる入力群に対するプレフィックス演算を特定可能な情報に基づいて、プレフィックス演算を行う回路を特定可能な回路情報を生成する。 (もっと読む)


【課題】 従来の金属キャップと比較して、キャップを安価に製造することができるうえに、キャップに様々な機能性を持たせることができることで、品質機能に対して高い性能を確保することができる電子部品及び電子部品の製造方法を提供するものである。
【解決手段】 基板1上に実装された回路素子2をキャップ10によって密封した電子部品100において、キャップ10が、外周辺部分に基板1上に固定するための取付部10a及び取付部10aの略中央部分に回路素子2を内包するための凹部10bを、フィルム4で形成されている。 (もっと読む)


【課題】 複数の低温焼成多層セラミック基板を相互に連結した単一の回路基板における配線を自動的に行なうことができる配線方法及び配線支援装置を提供するものであり、特に、複数の低温焼成多層セラミック基板にそれぞれ搭載されたチップ間の配線長を最適な配線経路で最短にすることができる回路基板の配線方法及び配線支援装置を提供するものである。
【解決手段】 配線支援装置10は、チップの一辺にある全ての端子を端子群と定義する端子形状補正手段11と、ラインサーチ法により、コネクタにネットを割り当てる概略自動配線処理手段19と、チップの各端子からビア落とし込み領域の縁部における各ビアまで配線を引き出すビア引出配線手段14と、コネクタの各ポートからビア禁止領域の縁部まで配線を引き出すポート引出配線手段15と、前記ネットを参照して、迷路法により、前記ネットの配線経路とする詳細自動配線処理手段20と、を備えている。 (もっと読む)


【課題】 基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供すると共に、低温焼成多層セラミック基板を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造を提供する。
【解決手段】 基板本体100の表面又は背面に他の基板本体10を連結するための凹部14を形成し、この凹部14に配線パターンと接続される電極16hを配線され、複数の基板本体のうち基準となる基板本体100の表面に対する鉛直方向に他の基板本体10が連結されるものである。 (もっと読む)


31 - 40 / 53