【課題】 少ないメモリ容量で、高速に実行頻度の高い命令列の実行パスを検出できる実行パス検出装置等を提供する。
【解決手段】 実行頻度が高い命令列の実行パスを検出するための実行パス検出装置は、分岐命令を含む命令列を１ブロックとする命令列ブロックの先頭アドレスの命令の実行回数が格納される実行履歴テーブル３１０と、分岐命令の分岐履歴が格納される分岐履歴テーブル３２０と、分岐命令の分岐履歴を収集する処理を行う分岐履歴管理部２２０とを含み、実行回数が所与の閾値を超えたことを条件に、分岐履歴管理部２２０が、分岐履歴の収集を開始すると共に、実行パスを特定するためのパス情報を分岐履歴に基づいて出力する。 （もっと読む）

【課題】 波形図上に補助線を自動的に表示して、回路動作の理解に適したタイミングチャート分析支援システム等を提供する。
【解決手段】 解析対象の回路に関する複数の信号の波形図の分析を支援するタイミングチャート分析支援システム１であって、各信号の波形データ又は複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出部１３と、解析対象の回路の回路図に基づいて、各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出部３と、前記イベント・仮想イベントの相互の依存関係を生成する依存関係生成部１７と、表示装置に対し、依存関係生成部１７により生成された依存関係を、波形データと共に表示させる表示制御装置５を備える。 （もっと読む）

【課題】 スケジューリング機構の支配下で動作するプロセスを含むシステムの安全性、活性等の検証に適した検証装置等を提供する。
【解決手段】 スケジューリング機構の支配下で動作するシステムには、例えば、プロセスＡが動作中に、プロセスＡよりも優先度の高いプロセスＢが割り込み、その後プロセスＢの処理が終わり、プロセスＡに戻ったとき、プロセスＡの状態は、プロセスＢの割り込み前のプロセスＡの状態と変わらないという特徴がある。（Ａ）にあるようなシステムの状態空間で検査を行っても、（Ｂ）にあるように、安全な状態遷移のみで簡約した状態空間だけで検査を行っても、同じ結果を得ることができる。 （もっと読む）

【課題】 半導体装置の故障をより効率的に検出するためのテストパターンを生成するためのテストパターン生成装置等を提供する。
【解決手段】 テストパターン生成装置１は、半導体装置の故障を検出するためのテストパターンを生成するものであって、検出対象の故障が伝搬可能な出力端子が複数ある場合に既に生成されたテストパターンにより検出される故障及び当該故障が伝播される出力端子に関する情報に基づいて前記検出対象の故障を伝播可能な出力端子から前記検出対象の故障を伝播する出力端子を選択する出力端子選択部５と、故障を前記出力端子選択手段により選択された出力端子において検出するためのテストパターンを生成するテストパターン生成手段７を備える。 （もっと読む）

【課題】 実装評価用チップと実装評価用基板との間隙に形成されるアンダーファイルの誘電率を測定することができる実装評価装置及びアンダーフィルの評価方法を提供するものである。
【解決手段】 実装評価装置１００は、実装評価用チップ１０の下面１０ａに配設され、キャパシタンスを測定するための対をなす電極パターン４０で形成される第１の測定用容量部と、第１の測定用容量部の各電極パターン４０を、異なるボールバンプ１１にそれぞれ接続させる第１の接続配線部５０と、を有し、第１の測定用容量部の各電極パターン４０が、共通電極部４１と、この共通電極部４１から一方向に延在する複数の櫛歯電極部４２と、実装評価用基板２０の上面２０ａに露出して配設される複数のテストパッド６０と、第１の接続配線部５０に接続されるボールバンプ１１と導通するパッド２１を、異なるテストパッド６０にそれぞれ接続させる引出配線部７０とにより構成される。 （もっと読む）

【課題】ＣｏＰ又はＰｏＰの配線を自動的に行なう半導体装置の配線方法を提供する。
【解決手段】封止材５上の第２の半導体チップ６のボンド・フィンガー６ｂ又は端子の位置、及び封止材５の上面５ａから基板１の上面１ｂ又は下面１ａまで貫通するホール９の位置を設定する第１ステップと、ボンド・フィンガー６ｂ又は端子及び貫通ホール９間にネットを割り当てる第２ステップと、交差ネットに対して、ボンド・フィンガー６ｂ又は端子及び貫通ホール９間に割り当てられた一方のネットの貫通ホール９の位置を、他方のネットと交差しない位置になるように変更する第３ステップと、ネットを参照して、ボンド・フィンガー６ｂ又は端子をスタート地点、スタート地点に対応する貫通ホール９をターゲット地点とし、迷路法により、スタート地点からターゲット地点までのグリッド値を設定し、バックトレース処理を行ない、ネットの配線経路とする第４ステップ、を有する。 （もっと読む）

【課題】 プレフィックス演算器に関する合成処理を自動的に行う装置等を提供する。
【解決手段】 プレフィックス演算器合成装置９は、第１入力群に対するプレフィックス演算における演算の演算結果及び第２入力群に対するプレフィックス演算における演算のうち所定の条件を満たす演算の演算結果に基づく演算を追加して生成された第１入力群と第２入力群からなる入力群に対するプレフィックス演算を特定可能な情報に基づいて、プレフィックス演算を行う回路を特定可能な回路情報を生成する。 （もっと読む）

【課題】 従来の金属キャップと比較して、キャップを安価に製造することができるうえに、キャップに様々な機能性を持たせることができることで、品質機能に対して高い性能を確保することができる電子部品及び電子部品の製造方法を提供するものである。
【解決手段】 基板１上に実装された回路素子２をキャップ１０によって密封した電子部品１００において、キャップ１０が、外周辺部分に基板１上に固定するための取付部１０ａ及び取付部１０ａの略中央部分に回路素子２を内包するための凹部１０ｂを、フィルム４で形成されている。 （もっと読む）

【課題】 複数の低温焼成多層セラミック基板を相互に連結した単一の回路基板における配線を自動的に行なうことができる配線方法及び配線支援装置を提供するものであり、特に、複数の低温焼成多層セラミック基板にそれぞれ搭載されたチップ間の配線長を最適な配線経路で最短にすることができる回路基板の配線方法及び配線支援装置を提供するものである。
【解決手段】 配線支援装置１０は、チップの一辺にある全ての端子を端子群と定義する端子形状補正手段１１と、ラインサーチ法により、コネクタにネットを割り当てる概略自動配線処理手段１９と、チップの各端子からビア落とし込み領域の縁部における各ビアまで配線を引き出すビア引出配線手段１４と、コネクタの各ポートからビア禁止領域の縁部まで配線を引き出すポート引出配線手段１５と、前記ネットを参照して、迷路法により、前記ネットの配線経路とする詳細自動配線処理手段２０と、を備えている。 （もっと読む）

【課題】 基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供すると共に、低温焼成多層セラミック基板を相互に複数連結して単一の基板を構成する低温焼成多層セラミック基板の組立構造を提供する。
【解決手段】 基板本体１００の表面又は背面に他の基板本体１０を連結するための凹部１４を形成し、この凹部１４に配線パターンと接続される電極１６ｈを配線され、複数の基板本体のうち基準となる基板本体１００の表面に対する鉛直方向に他の基板本体１０が連結されるものである。 （もっと読む）