説明

財団法人福岡県産業・科学技術振興財団により出願された特許

21 - 30 / 53


【課題】複数の物理特性を有する表示対象物について、当該物理特性の相互間の関連性、及び物理特性の変化を同時に表示すると共に、データ量を少なくして多彩な表現を表示可能とする表示制御装置等を提供する。
【解決手段】複数の物理特性を有する表示対象物に対して外部から与えられた力に関する外力情報204を、当該表示対象物の基本情報(3次元回路データ201、3次元形状データ202)に付加し状態変化情報を生成し、当該状態変化情報に基づいて、当該表示対象物についての2以上の物理特性に関する情報を抽出し、抽出されたそれぞれの情報について、前記基本情報、及び外力情報204が付加された後の状態変化情報との差分データ203を抽出し、前記基本情報、及び差分データ203に基づいて、抽出された2以上の物理特性に関する情報を相互に関連付けて当該表示対象物の変化を表示する。 (もっと読む)


【課題】 外部からの荷重による絶縁膜の耐圧力を短時間かつ正確に評価することができる耐性評価用ウェハ及び耐性評価方法を提供するものである。
【解決手段】 耐性評価用ウェハ100は、基板1上にlow−k絶縁膜2を介して対向して配設される一対の第1の配線3及び第2の配線4と、一対の配線のうち第1の配線3に第1のビア5を介して接続され、最上層に配設される第1の接続パッド6と、一対の配線のうち第2の配線4に第2のビア7を介して接続され、最上層に配設される第2の接続パッド8と、基板1に対して垂直な方向における第1の配線3及び第2の配線4の一部に重畳し、low−k絶縁膜2を介して最上層に電気的に浮遊状態で平面端子として複数配設され、所定の荷重で押圧される押圧パッド9と、を備えている。 (もっと読む)


【課題】ガードリングの外側に発生した損傷を簡単で確実に検出して、半導体チップの実装評価を行うことができるチェックパターン及び実装評価装置を提供する。
【解決手段】ダイシングを行うためのスクライブ領域6からガードリング4の外側領域に、半導体チップ5aの内側に向かって電気回路2を所定の間隔を隔てて複数並列接続、又は複数並列配置されてなる検出部20と、当該検出部20に接続され、前記ガードリング4の外側に配設される出力端子3とを備え、電気回路2の断線によるインピーダンスの変化量に基づいて、ガードリング4の外側領域に発生した損傷の状態を解析する。 (もっと読む)


【課題】 目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【解決手段】 実装評価構造は、実装評価用基板10の実装面10aに配設される複数の第1の電極パターン30aと、当該各第1の電極パターン30aにそれぞれ対向して実装評価用チップ20の下面20aに配設される複数の第2の電極パターン30bと、からなる複数の静電容量部30を形成し、複数の静電容量部30における静電容量を比較し、当該比較結果に基づき、実装評価用基板10に対する実装評価用チップ20の実装状態を評価する。 (もっと読む)


【課題】基材に導電体の配線パターンを一連の処理で高効率に形成し、且つ、高導電率で高精度の配線パターンを確実に形成するパターン形成装置等を提供する。
【解決手段】基材に導電体の配線パターンを形成するパターン形成装置1において、窒素ドープしたDLCの表面に電極13を対向して配設し、当該電極13を正電位として当該DLC薄膜との間に放電が生じる電位差未満の電位差による電界を印加する電圧印加部11と、電界が印加された状態で、前記電極13を前記DLC薄膜との間で所定の距離を保って走査させて当該DLC薄膜の表面に潜像を形成する移動制御部12と、潜像が形成されたDLC薄膜を含む潜像対象物2を銅イオンが含まれるめっき液6に浸漬する浸漬部21と、浸漬後に潜像が形成された面に、転写基材7を接着させて導電体を転写する転写部30とを備える。 (もっと読む)


【課題】一部のプロセスに遅延が発生している場合でも集団通信の実行時間を最短にすること。
【解決手段】集団通信の最適化を実行するコントローラ121は、集団通信の内部処理として実行される1対1通信の実行時における経過時間に関する情報を収集する経過時間情報収集部121aと、経過時間情報収集部121aによって収集された情報に基づいて、前記の1対1通信において情報伝送が開始されるまでに対向プロセスを待たせた時間が他のプロセスよりも長かったプロセスほど、次回の集団通信の実行時に前記1対1通信の対向プロセスとなる順序が遅くなるように1対1通信の通信順序を並び替える通信順序最適化部121bとを備える。 (もっと読む)


【課題】半導体装置の各構成要素を実形状に近い形状としてシミュレーションを実行することが可能であり、実測値との誤差を抑制し、シミュレーションの精度を向上することができる実形状検証装置を提供する。
【解決手段】本装置は半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段1と、実測形状の情報を格納した実測形状情報記憶手段3と、該手段3に格納した実測形状情報に基づき、所定の構成要素を実測形状に置換する実測形状置換手段4と、配線基板101上に実装される電子部品の電気特性及び/又は電子部品を配線基板101上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段5と、該置換手段4からの置換図形情報、解析用情報記憶手段5からの解析用情報、及びレイアウト情報記憶手段1からのレイアウト情報に基づき、シミュレーションを実行する解析手段6と、を備えている。 (もっと読む)


【課題】 電子部品、その付属品及び配線等が三次元構造の立体配線基体を直接三次元に設計し、この立体配線基体の製造データを生成できる立体配線基体設計装置を提案する。
【解決手段】 設計する立体配線基体100の三次元形状101を入力する三次元形状入力部2と、この入力された三次元形状を表示部6に表示し、この表示された三次元形状101の任意の実装位置に電子部品110の設計位置を指定して入力する設計位置入力部3と、設計位置入力部3の設計位置に基づいて電子部品110に接続する配線120の設計位置を設計して入力する配線設計部4とから各々入力される三次元形状101、※この入力された設計位置が三次元配置の適切な設計か否か配置決定制御部7が判断して配置を決定するようにしているので、三次元形状の立体配線基体を直接設計できることとなり、目的とする設計内容及び特性を有する立体配線基体を正確且つ簡易・迅速に設計できる (もっと読む)


【課題】三次元形状の立体配線基体に実装される複数の電子ディバイス又は光ディバイスの配置設計の自由度を拡大する。
【解決手段】中空部11を有する三次元形状で形成される立体配線基体1と、この立体配線基体1の中空部11の内側面12に配設され、光信号で情報の送信及び/又は受信を行う複数の電子ディバイス21、〜、27とを備え、前記一の電子ディバイス21が他の複数の電子ディバイス22、〜、27との間で光信号による情報の送信及び/又は受信を行う構成としているので、各電子ディバイス及び光ディバイスとの配設位置に制限されることなく同時に情報の送信及び受信ができることとなり、三次元形状の立体配線基体に実装される複数の電子ディバイス又は光ディバイスの配置設計の自由度を拡大すると共に、設計時間及び労力を極力少なく設計できるという効果を有する。 (もっと読む)


【課題】作業者のノウハウや勘に頼ることなく、新たなシミュレーション用のデータを自動的に作成することができ、シミュレーションの効率を向上することができるレイアウト自動簡略化装置を提供する。
【解決手段】レイアウト自動簡略化装置10は、検証するシミュレーションの種別を選択するシミュレーション種別選択手段2と、レイアウト情報記憶手段1と、ネット図形を取得するネット図形取得手段3aと、レイヤ図形を取得するレイヤ図形取得手段3bと、変換図形情報記憶手段4と、自動簡略化処理手段5と、半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段6と、自動簡略化処理手段5からの図形情報、解析用情報記憶手段6からの解析用情報、並びにレイアウト情報記憶手段1からのレイアウト情報に基づき、シミュレーションを実行する解析手段7と、を備えている。 (もっと読む)


21 - 30 / 53