【課題】複数の物理特性を有する表示対象物について、当該物理特性の相互間の関連性、及び物理特性の変化を同時に表示すると共に、データ量を少なくして多彩な表現を表示可能とする表示制御装置等を提供する。
【解決手段】複数の物理特性を有する表示対象物に対して外部から与えられた力に関する外力情報２０４を、当該表示対象物の基本情報（３次元回路データ２０１、３次元形状データ２０２）に付加し状態変化情報を生成し、当該状態変化情報に基づいて、当該表示対象物についての２以上の物理特性に関する情報を抽出し、抽出されたそれぞれの情報について、前記基本情報、及び外力情報２０４が付加された後の状態変化情報との差分データ２０３を抽出し、前記基本情報、及び差分データ２０３に基づいて、抽出された２以上の物理特性に関する情報を相互に関連付けて当該表示対象物の変化を表示する。 （もっと読む）

【課題】 目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【解決手段】 実装評価構造は、実装評価用基板１０の実装面１０ａに配設される複数の第１の電極パターン３０ａと、当該各第１の電極パターン３０ａにそれぞれ対向して実装評価用チップ２０の下面２０ａに配設される複数の第２の電極パターン３０ｂと、からなる複数の静電容量部３０を形成し、複数の静電容量部３０における静電容量を比較し、当該比較結果に基づき、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する。 （もっと読む）

【課題】 外部からの荷重による絶縁膜の耐圧力を短時間かつ正確に評価することができる耐性評価用ウェハ及び耐性評価方法を提供するものである。
【解決手段】 耐性評価用ウェハ１００は、基板１上にｌｏｗ−ｋ絶縁膜２を介して対向して配設される一対の第１の配線３及び第２の配線４と、一対の配線のうち第１の配線３に第１のビア５を介して接続され、最上層に配設される第１の接続パッド６と、一対の配線のうち第２の配線４に第２のビア７を介して接続され、最上層に配設される第２の接続パッド８と、基板１に対して垂直な方向における第１の配線３及び第２の配線４の一部に重畳し、ｌｏｗ−ｋ絶縁膜２を介して最上層に電気的に浮遊状態で平面端子として複数配設され、所定の荷重で押圧される押圧パッド９と、を備えている。 （もっと読む）

【課題】ガードリングの外側に発生した損傷を簡単で確実に検出して、半導体チップの実装評価を行うことができるチェックパターン及び実装評価装置を提供する。
【解決手段】ダイシングを行うためのスクライブ領域６からガードリング４の外側領域に、半導体チップ５ａの内側に向かって電気回路２を所定の間隔を隔てて複数並列接続、又は複数並列配置されてなる検出部２０と、当該検出部２０に接続され、前記ガードリング４の外側に配設される出力端子３とを備え、電気回路２の断線によるインピーダンスの変化量に基づいて、ガードリング４の外側領域に発生した損傷の状態を解析する。 （もっと読む）

【課題】基材に導電体の配線パターンを一連の処理で高効率に形成し、且つ、高導電率で高精度の配線パターンを確実に形成するパターン形成装置等を提供する。
【解決手段】基材に導電体の配線パターンを形成するパターン形成装置１において、窒素ドープしたＤＬＣの表面に電極１３を対向して配設し、当該電極１３を正電位として当該ＤＬＣ薄膜との間に放電が生じる電位差未満の電位差による電界を印加する電圧印加部１１と、電界が印加された状態で、前記電極１３を前記ＤＬＣ薄膜との間で所定の距離を保って走査させて当該ＤＬＣ薄膜の表面に潜像を形成する移動制御部１２と、潜像が形成されたＤＬＣ薄膜を含む潜像対象物２を銅イオンが含まれるめっき液６に浸漬する浸漬部２１と、浸漬後に潜像が形成された面に、転写基材７を接着させて導電体を転写する転写部３０とを備える。 （もっと読む）

【課題】一部のプロセスに遅延が発生している場合でも集団通信の実行時間を最短にすること。
【解決手段】集団通信の最適化を実行するコントローラ１２１は、集団通信の内部処理として実行される１対１通信の実行時における経過時間に関する情報を収集する経過時間情報収集部１２１ａと、経過時間情報収集部１２１ａによって収集された情報に基づいて、前記の１対１通信において情報伝送が開始されるまでに対向プロセスを待たせた時間が他のプロセスよりも長かったプロセスほど、次回の集団通信の実行時に前記１対１通信の対向プロセスとなる順序が遅くなるように１対１通信の通信順序を並び替える通信順序最適化部１２１ｂとを備える。 （もっと読む）

【課題】三次元形状の立体配線基体に実装される複数の電子ディバイス又は光ディバイスの配置設計の自由度を拡大する。
【解決手段】中空部１１を有する三次元形状で形成される立体配線基体１と、この立体配線基体１の中空部１１の内側面１２に配設され、光信号で情報の送信及び／又は受信を行う複数の電子ディバイス２１、〜、２７とを備え、前記一の電子ディバイス２１が他の複数の電子ディバイス２２、〜、２７との間で光信号による情報の送信及び／又は受信を行う構成としているので、各電子ディバイス及び光ディバイスとの配設位置に制限されることなく同時に情報の送信及び受信ができることとなり、三次元形状の立体配線基体に実装される複数の電子ディバイス又は光ディバイスの配置設計の自由度を拡大すると共に、設計時間及び労力を極力少なく設計できるという効果を有する。 （もっと読む）

【課題】作業者のノウハウや勘に頼ることなく、新たなシミュレーション用のデータを自動的に作成することができ、シミュレーションの効率を向上することができるレイアウト自動簡略化装置を提供する。
【解決手段】レイアウト自動簡略化装置１０は、検証するシミュレーションの種別を選択するシミュレーション種別選択手段２と、レイアウト情報記憶手段１と、ネット図形を取得するネット図形取得手段３ａと、レイヤ図形を取得するレイヤ図形取得手段３ｂと、変換図形情報記憶手段４と、自動簡略化処理手段５と、半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段６と、自動簡略化処理手段５からの図形情報、解析用情報記憶手段６からの解析用情報、並びにレイアウト情報記憶手段１からのレイアウト情報に基づき、シミュレーションを実行する解析手段７と、を備えている。 （もっと読む）

【課題】半導体装置の各構成要素を実形状に近い形状としてシミュレーションを実行することが可能であり、実測値との誤差を抑制し、シミュレーションの精度を向上することができる実形状検証装置を提供する。
【解決手段】本装置は半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段１と、実測形状の情報を格納した実測形状情報記憶手段３と、該手段３に格納した実測形状情報に基づき、所定の構成要素を実測形状に置換する実測形状置換手段４と、配線基板１０１上に実装される電子部品の電気特性及び／又は電子部品を配線基板１０１上で封止する製造条件特性による解析用情報を格納した解析用情報記憶手段５と、該置換手段４からの置換図形情報、解析用情報記憶手段５からの解析用情報、及びレイアウト情報記憶手段１からのレイアウト情報に基づき、シミュレーションを実行する解析手段６と、を備えている。 （もっと読む）

【課題】 電子部品、その付属品及び配線等が三次元構造の立体配線基体を直接三次元に設計し、この立体配線基体の製造データを生成できる立体配線基体設計装置を提案する。
【解決手段】 設計する立体配線基体１００の三次元形状１０１を入力する三次元形状入力部２と、この入力された三次元形状を表示部６に表示し、この表示された三次元形状１０１の任意の実装位置に電子部品１１０の設計位置を指定して入力する設計位置入力部３と、設計位置入力部３の設計位置に基づいて電子部品１１０に接続する配線１２０の設計位置を設計して入力する配線設計部４とから各々入力される三次元形状１０１、※この入力された設計位置が三次元配置の適切な設計か否か配置決定制御部７が判断して配置を決定するようにしているので、三次元形状の立体配線基体を直接設計できることとなり、目的とする設計内容及び特性を有する立体配線基体を正確且つ簡易・迅速に設計できる （もっと読む）