【課題】ＦＰＧＡを用いて半導体試験装置に適した細かい遅延分解能のタイミング調整回路を提供する。
【解決手段】タイミング調整回路は、ディジタル信号の入力端子と、クロック信号端子と、複数のマルチプレクサと、該マルチプレクサの各々に接続された、マルチプレクサの選択制御回路であって、該選択制御回路の各々は、入力端子からの信号と演算制御信号との論理和演算を行う論理演算回路と、論理演算回路の出力信号をクロック信号でタイミング合わせするフリップフロップ回路とを備えた選択制御回路とを具備し、該複数のマルチプレクサの各々のうち、最も前段のマルチプレクサは、各選択制御回路からの信号により、接地電位か、電源電位を選択して出力するように構成され、残りのマルチプレクサは、各選択制御回路からの信号により、接地電位か、前段のマルチプレクサの出力を選択して出力するように構成される。 （もっと読む）

【課題】ＴＦＴアレイの保持容量のチャージ特性試験と共に保持特性試験を行う方法において高速な測定方法を提供する。
【解決手段】保持容量と、それにデータ線を接続するためのスイッチング用トランジスタと、該トランジスタの動作を制御するゲート線を備える複数の画素回路を備えたＴＦＴアレイで、充電後所定の保持時間経過した第１の画素回路の保持容量の電荷を測定してから、まだ充電されてない第３の画素回路にチャージ特性試験を行い、その後、充電をし、次に、充電後所定の保持時間経過した第２の画素回路の保持容量の電荷を測定してから、まだ充電されてない第４の画素回路の保持容量にチャージ特性試験を行い、その後、充電をし、次に、所定の保持時間経過後に第３の画素回路の保持容量の電荷を測定し、所定の保持時間経過後に第４の画素回路の保持容量の電荷を測定する測定方法。 （もっと読む）

【課題】従来に比べ高精度かつ高速なインピーダンス測定技術の提供
【解決手段】 自動平衡ブリッジ（ヌルループ３７０）を用いたインピーダンス測定装置１０において、帰還インピーダンス素子３６０の一端とモデム型増幅器５００内の検波器の入力端との間に第一の可変利得増幅器３３０を設け、検波器の出力端と帰還インピーダンス素子３６０の他端との間に第二の可変利得増幅器３５０を設け、第二の可変利得増幅器３５０の増幅率が、第一の可変利得増幅器３３０の増幅率変化を補償するように動作する。第一の可変利得増幅器３３０は、測定過程の前半により低く設定され、測定過程の前半により高く設定される。 （もっと読む）

【課題】バンドの広がりを低減した微小流体分離装置を提供する。
【解決手段】試料の広がりを低減する流体分離装置１０および方法を提供する。カラム２５が、保持チャンバ５３の下流に配置されており、流体供給手段が、保持チャンバから分離カラムへと延びる流体路に沿って、試料を運搬するのに有効な流体流を提供する。試料は、通常、分離カラムの上流の流体路に集束させる。本発明は、任意に、エレクトロスプレー質量分析器を設けて、また微小流体用途に使用することができる。 （もっと読む）

【課題】 ＡＴＥシステム内のトリガ信号の伝播遅延における不確定性を抑制するトリガ分配装置を提供する。
【解決手段】上述した課題は、被検装置と機器の組からのトリガ信号の組の中における接続を提供する回路と、トリガ分配装置内において前記トリガ信号を処理するための時間基準を提供するタイミングサブシステムとを有するトリガ分配装置等により解決することができる。 （もっと読む）

【課題】化学アレイの製造方法を提供する。
【解決手段】本発明の一態様には、基材表面のフィーチャー位置に固体活性化剤を設ける方法が包含される。本発明の態様にはまた、そのフィーチャー位置に固体活性化剤が存在する基材、当該基材から製造されたアレイ、当該アレイの使用方法、並びに当該アレイを含むキットも包含される。 （もっと読む）

【課題】リポタンパク質のサブクラスパターンを分析する方法を提供すること。
【解決手段】特定構造のポリメチンを含有するマーカー色素を使用して、試料中のタンパク質を光学的に検出するようにした。 （もっと読む）

【課題】デルタ−シグマＡＤＣの内部ＡＤＣの非線形性を検出及び補正する。
【解決手段】デルタ−シグマＡＤＣ内の内部ＡＤＣは、固有のデルタ−シグマＡＤＣ回路を含む。一態様では、一定のＤＣ値が入力信号として与えられる。一定のＤＣ値及びフィードバック信号の和が積分される。その後、積分された和を含むデジタル近似値が生成される。フィードバック信号が生成され、積分された和のランピングを可能にする。 （もっと読む）

【課題】周囲温度の変化等の外部環境の影響を補償できるように構成されたタイル様周期化金属膜センサを提供する。
【解決手段】タイル様周期化金属膜センサセル（３３５、４３５）は、碁盤目状に互いに交互に配置される第１の組（３１０、４１０）及び第２の組（３２０、４２０）のタイルを備える。第１の組のタイル（３１０、４１０）及び第２の組のタイル（３２０、４２０）は、誘電基板（３９９）上に堆積される第１及び第２の金属膜から構成される。第１の金属膜は、第１の周期（３２５）でパターン形成され、第２の金属膜は、第１の周期と異なる第２の周期（３５５）でパターン形成される。 （もっと読む）

【課題】 量子化誤差の蓄積を回避しつつ、ローカルクロックの過剰なドリフトを回避するローカルクロックの正確な補正方法等を提供する。
【解決手段】上述した課題は、複数のレート係数の中からレート係数のシーケンスを選択する段階と、徐々に長くなっている置換周期内において前記レート係数のシーケンスをそれぞれ蓄積する段階とを有するローカル時間を補正する方法等により解決することができる。 （もっと読む）