【課題】多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することによって、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図る。
【解決手段】基板上に多孔質シリカ膜形成用原料を塗布する工程と、多孔質シリカ膜形成用原料が塗布された基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、を含む多孔質シリカ膜からなる低誘電率絶縁膜の作製方法。 （もっと読む）

【課題】 端子数を増やすことなく、半導体チップのオープンテストを実現することができるようにする。
【解決手段】 半導体装置１００は、複数の半導体チップ１０Ａ、１０Ｂを含む。各半導体チップは、半導体チップ毎に独立している独立ピンＣＳａ（ＣＳｂ）に接続される入出力端子１２−Ａ（１２−Ｂ）と、複数の半導体チップに共通の共通接続ピンＰ０、Ｐ１に接続される入力端子１１−Ａ０、１１−Ａ１（１１−Ｂ０、１１−Ｂ１）と、前記入出力端子１２−Ａ（１２−Ｂ）と前記入力端子１１−Ａ０、１１−Ａ１（１１−Ｂ０、１１−Ｂ１）の間にそれぞれ接続されて、前記共通接続ピンＰ０、Ｐ１あるいは半導体チップ１０Ａ（１０Ｂ）の不具合の有無をチェックするためのオープンテスト回路２０−Ａ０、２０−Ａ１（２０−Ｂ０、２０−Ｂ１）と、を含む。 （もっと読む）

【課題】 多くの外部接続端子を備えた小型パッケージ基板、及びそのパッケージ基板を備えた半導体装置を提供する。
【解決手段】 パッケージ基板は、スロットと、外部接続端子と、ボンディングフィンガーと、を備え、ボンディングフィンガーは外部接続端子に接続され、ボンディングフィンガーの端部領域における第１の配列はスロットの辺から近い距離に配置された第１行目の配列であり、ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較してスロットの辺から遠く離れた位置に配置された第２行目の配列を備える。 （もっと読む）

【課題】半導体パッケージにおけるフィラーアタックを抑制する。
【解決手段】半導体チップを配線基板に固定するために、まず配線基板２の矩形領域の一部に接着剤３を設け、次に半導体チップ１を接着剤に押し当てて、半導体チップ１を接着剤３を介して配線基板２上に搭載する。次に、半導体チップ１が押し当てられた接着剤３を固化させる。接着剤３を設けることに先立ち、半導体チップ１を接着剤３に押し当てた後に接着剤３が矩形領域の隅部まで広がることを可能とする接着剤充填手段（ステンシル１２、枠状体、フィルム状接着剤、溝付き絶縁膜）を用いる。 （もっと読む）

【課題】 簡易な構成でありながら、複数の品種のＢＧＡ型半導体装置を搭載することが可能な半導体装置試験装置用搬送キャリア冶具を提供する。
【解決手段】 半導体装置試験装置用搬送キャリア冶具は、第１の方向に沿って延在する少なくとも一つの第１の線状支持部と、第１の方向に直交する第２の方向に沿って延在する少なくとも一つの第２の線状支持部とを備える。第１の線状支持部と第２の線状支持部は、ＢＧＡ型半導体装置のボール形成領域を支持する。 （もっと読む）

【課題】少ないエネルギーで結晶構造が高速に遷移する超格子デバイスを提供する。
【解決手段】エネルギーの印加によって結晶構造が可逆的に遷移する結晶層１と結晶層１とは異なる組成を有する結晶層２とが積層された超格子積層体１０と、超格子積層体１０の下地であり、結晶層１の積層面を（１１１）配向させる配向層３とを備える。本発明によれば、配向層３を下地として用いることにより、結晶層１の積層面を（１１１）配向させることができる。積層面が（１１１）配向した結晶層１は、比較的少ないエネルギー印加によって結晶構造が可逆的に遷移するため、このような結晶層を持つ超格子デバイスの特性を高めることが可能となる。 （もっと読む）

【課題】シリカ系ＳＯＤ膜を用いて微細で緻密なＳＴＩを形成する。
【解決手段】半導体基板１に形成した溝内にシリコン酸化膜を含む素子分離絶縁膜で素子分離された半導体装置であって、該素子分離絶縁膜は、溝の側面に設けた耐酸化性のサイドウォール膜５と、該サイドウォール膜５で囲まれた溝の下部に配された、熱酸化法で形成した酸化シリコン膜８と、前記サイドウォール膜で囲まれた溝の上部に充填したシリカ系ＳＯＤ膜７とを備える。 （もっと読む）

【課題】遠近端差に起因するデータ転送時間の差を解消する。
【解決手段】バス線ＢＬ０，ＢＬ１と、バス線ＢＬ０，ＢＬ１間に接続されたバッファ５０と、バス線ＢＬ０に接続されたバッファ４０，４１と、バス線ＢＬ１に接続されたバッファ４２，４３と、バッファ４０，４１及びバッファ５０を介してバス線ＢＬ１に接続されるバンクＢａｎｋ０〜３と、バッファ４２，４３を介してバス線ＢＬ１に接続されるバンクＢａｎｋ４〜７と、バス線ＢＬ１に接続されたデータ入出力部３０とを備える。バッファ４２，４３の転送遅延時間は、バッファ４０，４１，５０のいずれの転送遅延時間よりも長い。これにより、配線密度の大幅な増大や消費電力の増大などを生じることなく、遠近端差に起因するデータ転送時間の差を解消することが可能となる。 （もっと読む）

【課題】配線基板のチップ搭載エリアにアンダーフィル材を配置した後に配線基板に半導体チップをフリップチップ実装しても、アンダーフィル材が半導体チップ裏面へ回り込んでしまうことのない半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ６の周囲に沿ってダム部９が配置されており、ダム部９は半導体チップ６を囲むように枠形状に形成されている。またダム部９は半導体チップ６と同等の厚さで構成されている。ダム部９は、半導体チップ６の、おもて面とは反対側の裏面に対して樹脂が這い上がるのを防止する部分（這い上がり防止部１０）を有している。 （もっと読む）

【課題】フッ酸に対する化学耐性を備え、６５０℃以下の低温で形成可能な窒化シリコンを堆積してキャパシタ電極のサポート用絶縁膜や薬剤浸透防止用の層間絶縁膜を備えた半導体装置の製造方法を提供する。
【解決手段】コンタクトプラグがその上端を露出するように埋込まれた下部層間絶縁膜上に、薬剤浸透防止用の窒化シリコンからなる第１層間絶縁膜を形成する工程と、第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、第２層間絶縁膜上にキャパシタ素子の下部電極の立設を保持するための窒化シリコンからなるサポート用絶縁膜を形成する工程と、サポート用絶縁膜を一部残存させて、第２層間絶縁膜を湿式エッチングにより除去してキャパシタ素子の下部電極を形成する工程とを備え、第１層間絶縁膜及びサポート用絶縁膜の少なくとも一方を高密度プラズマＣＶＤ法で形成する半導体装置の製造方法とする。 （もっと読む）