【課題】コマンド制御が行われるメモリ装置において、コマンド実行による動作時の電源電圧の降下分を補償する。
【解決手段】半導体メモリ装置は、コントローラと、このコントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、このメモリ装置に電源を供給する電源発生回路とを備える。電源発生回路の電源の電位は、メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。 （もっと読む）

【課題】誘電率が低くかつエッチング耐性に優れた窒化シリコン系絶縁膜を形成する。
【解決手段】基材上にシラン系ガス（ＤＣＳ）、窒化性ガス（ＮＨ３）及びホウ素含有ガス（ＢＣｌ３）を、Ｎ２パージを逐次行いながらこの順で供給してホウ素含有窒化シリコン層を形成する工程と、このホウ素含有窒化シリコン層に、プラズマにより活性化された窒化性ガス（活性化ＮＨ３）を供給する工程とを含み、これらの工程をこの順で繰り返し行う成膜方法。 （もっと読む）

【課題】新規な成膜装置および成膜方法を提供する。
【解決手段】本実施形態に係る成膜装置は、原料ガスの噴出口が設けられたガス導入管と、前記原料ガス中の原料を堆積させる基板が配置される基板配置場所と、前記噴出口と前記基板配置場所との間に設置された、前記原料ガス中に含まれる不純物の少なくとも一部を堆積させる堆積部材とを、処理室内に備えている。本実施形態に係る成膜方法は、処理室内に原料ガスを導入し、前記原料ガス中に含まれる不純物の少なくとも一部を基板に到達する前に堆積部材に堆積させ、前記基板上に前記原料ガス中の原料を堆積させる。 （もっと読む）

【課題】組立ラインのクリーン度を向上させても、半導体装置の製造歩留まりを、ある一定値以上に向上させることが困難であった
【解決手段】エピタキシャル成長法により半導体基板１にエピタキシャル層２を設ける成膜工程と、前記エピタキシャル層２に半導体素子３を設ける工程と、前記半導体基板１を除去して、前記エピタキシャル層のみを残す除去工程とを備える。 （もっと読む）

【課題】半導体チップの電源用電極パッドとパッケージ基板の電源用外部端子間のインダクタンス及びインピーダンスを低減すること。
【解決手段】半導体装置１０は、絶縁層１２、電源層１３、配線層１４ｂ、絶縁層１２を貫通する貫通孔１７、電源層１３と配線層１４ｂとを電気的に接続するビア１５ｂ、及び、ビア１５ｂに対して貫通孔１７とは反対方向に形成され、配線層１４ｂと電気的に接続された接続端子１６ｂ、を有するパッケージ基板１１と、一方の面に、該一方の面の中央線方向に沿うように配列した複数の電極パッド２２を有する半導体チップ２１と、貫通孔１７を通って、パッケージ基板１１の接続端子１６ｂと半導体チップ２１の電極パッド２２とを電気的に接続する接続配線２３と、を備える。 （もっと読む）

【課題】熱応力により生じる半導体チップのクラック、アンダーフィル形状の不安定化及び支持基板の剥がれを抑制する切断前支持基板、半導体装置および半導体装置の製造方法を提供する。
【解決手段】矩形状のチップ搭載部６５を囲むように設けられた２以上のライン状の貫通スリット６０を有する切断前支持基板１８１のチップ搭載部６５に２以上の半導体チップを積層する積層工程と、半導体チップの側面を覆うとともに、切断前支持基板１８１上の貫通スリット６０以外の部分を覆うように第１の封止体を形成した後、第１の封止体を覆うとともに、貫通スリット６０を充填するように第２の封止体を形成する封止工程と、切断前支持基板１８１を貫通スリット６０に沿って切断して支持基板とするダイシング工程と、を有する半導体装置の製造方法を用いる。 （もっと読む）

【課題】チップ面積の増大を防止しつつ、不揮発的にデータを記憶するメモリセルに所望の情報を高速に書き込む。
【解決手段】可逆的にデータを記憶するメモリセルアレイ１１と、不揮発的にデータを記憶するアンチヒューズ回路、メモリセルアレイ１１から読み出されたデータ又はメモリセルアレイ１１へ書き込むべきデータを一時的に保持するセンスアンプ列ＳＡＡと、センスアンプ列ＳＡＡに保持されたデータをアンチヒューズ回路３１に書き込むための制御を行う制御回路２００とを備える。本発明によれば、アンチヒューズ素子のそれぞれに専用のラッチ回路を設ける必要がない。このため、専用のラッチ回路によるチップ面積の増大を生じることなく、アンチヒューズ回路３１への書き込み処理を高速に行うことが可能となる。 （もっと読む）

【課題】レイアウト検証の際に論理回路データを作成しなくとも、レイアウト設計データの不具合を容易に検証でき、また、バイアス条件等の測定条件設定を、短時間で行うことができるレイアウト検証方法及びレイアウト検証装置を提供する。
【解決手段】ネットリスト抽出部１１１は、レイアウト設計データ１１から、トランジスタ、抵抗等の素子をネットリストとして認識、仮ネットリストの抽出を行う。また、ネットリスト生成部１１２は、仮ネットリストに縮退、フィルタ処理を行い、レイアウト設計データ１１に対応する素子のネットリストを生成する。測定ピン番号抽出部１１３は、プローブ針座標データ１３から電極パッドの座標とプローブ針番号を抽出する。また、出力ファイル生成部１１５は、ネットリストの素子端子名にプローブ針番号が割り当てられた出力データを生成し、出力処理部１８０は出力データを表示部１９０へ表示する。 （もっと読む）

【課題】位相余裕の出力電流への依存性を抑制し、位相余裕−出力電流特性をフラットにする非反転増幅回路の提供。
【解決手段】非反転入力に入力信号（Ｖｒｅｆ）を入力する差動増幅部（差動対（ＮＭ１、ＮＭ２）、定電流源（ＮＭ３）、負荷回路（ＰＭ１，ＰＭ２））と、前記差動増幅部の出力を入力に受け負荷回路２０を駆動する出力トランジスタ（ＰＭ３）と、前記出力トランジスタの出力を抵抗（Ｒｆ、Ｒｓ）で分圧した信号が、前記差動増幅部の反転入力に入力され、前記出力トランジスタの入力（ノードＮ１）と帰還路（ノードＮ２）の間に直列に挿入された可変抵抗（１３）と容量（Ｃｃ）を含む位相補償回路と、前記出力トランジスタ（ＰＭ３）に流れる出力電流（Ｉｏｕｔ）を検出するＩｏｕｔモニタ回路（１１）と、Ｉｏｕｔモニタ回路（１１）での出力電流の検出結果に応じて、可変抵抗（１３）の抵抗値を可変させるバイアス電圧生成回路（１２）と、を備える。 （もっと読む）

【課題】電磁結合される一対のインダクタが、少なくとも基板の厚さだけ離れてしまうことを防止可能な半導体装置を提供する。
【解決手段】半導体装置１は、電磁結合される一対のインダクタ５および６を含む。インダクタ５および６のそれぞれは、半導体基板３ａを貫通する複数の貫通電極と、複数の貫通電極を直列に接続する配線と、によって構成されている。 （もっと読む）