説明

エルピーダメモリ株式会社により出願された特許

201 - 210 / 2,599


【課題】微細パターンを形成する場合であっても、アスペクト比の高いマスクが倒れることを抑制すること。
【解決手段】半導体装置の製造方法は、加工対象を形成する加工対象形成工程と、加工対象上に、第1マスク及び第1マスクの一方の側面側を支持する第1支持体を形成する第1マスク形成工程と、第1マスク及び第1支持体をマスクとして用いて加工対象を加工する第1加工工程と、加工対象及び第1マスクの他方の側面側を支持する第2支持体を形成する第2支持体形成工程と、第1支持体を除去する第1支持体除去工程と、第1マスク及び第2支持体をマスクとして用いて加工対象を加工する第2加工工程と、を含む。 (もっと読む)


【課題】複数の回路ブロックの特性を正確に一致させる。
【解決手段】例えば、端子31A,31Bと、これら端子間に設けられた回路110A,110Bを備える。回路110Aは端子31Aに接続され、端子31Aから端子31Bへ向かって配置されたセル120A,130A,140Aを含む。回路110Bは端子31Bに接続され、端子31Bから端子31Aへ向かって配置されたセル120B,130B,140Bを含む。セル120A,120Bのレイアウトは、形状、サイズ及び向きがトランジスタレベルで同一である。セル130A,130B及びセル140A,140Bのレイアウトは、形状及びサイズが同一であり、トランジスタの向きが180°相違している。これにより各セルを対称配置しつつ、センシティブなセル120A,120Bにおいては電流方向の違いによる特性差が生じない。 (もっと読む)


【課題】結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制することによって、リーク電流の少ない高性能のキャパシタを提供する。
【解決手段】電極3,5の間に誘電体膜4が挟持されてなるキャパシタであって、誘電体膜4は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を0.1〜10mol%の範囲で含む。 (もっと読む)


【課題】 保護膜の端部の位置制御バラツキを可能な液浸露光用塗布装置を提供する。
【解決手段】本発明の液浸露光用塗布装置20は、基板上に第1の有機膜5、第2の有機膜6、および第3の有機膜7を塗布可能なトップノズル23と、基板から第1の有機膜5を除去可能な第1溶剤、第2の有機膜6を除去可能な第2溶剤、および第3の有機膜7を除去可能な第3溶剤を前記基板上に供給可能なボトムノズルと、第1〜第3溶剤の基板への到達位置を制御する制御ユニット51を有し、制御ユニット51は、第3の有機膜7の端部が第1の有機膜5の端部と第2の有機膜6の端部の間に位置するように第1〜第3溶剤の到達位置を制御する。 (もっと読む)


【課題】相変化記録材料膜/上部電極層界面の接触抵抗の増大とばらつきを抑制することができる相変化素子を提供する。
【解決手段】導電性プラグ(13)と、相変化記録材料膜(20)と上部電極層(15)とを含む相変化素子であって、該導電性プラグ(13)と該相変化記録材料膜(20)とが縦方向に接続されるとともに、該相変化記録材料膜(20)と該上部電極層(15)とが、該相変化記録材料膜(20)の側面の少なくとも一部で接続されている相変化素子。 (もっと読む)


【課題】チップ間の貫通電極(TSV)の数を増やすことなく、任意の数のチップに対して識別番号を割り付ける。
【解決手段】本発明による半導体装置は、積層された複数のチップを備えた半導体装置であって、前記複数のチップのうちの一つのチップが、所定の信号に基づきパルス信号を発生させて隣接チップに供給するパルス発生部(1100)を備え、前記複数のチップのうち、前記一つのチップを除く各チップが、一方の隣接チップからパルス信号が供給され、該パルス信号のパルスの数を変更して他方の隣接チップに供給するパルス変更部(2200)と、前記パルス信号のパルスの数に応じてチップの識別番号を表す識別信号を発生する識別信号発生部(2100)を備える。 (もっと読む)


【課題】配線の占有面積を実質的に減少させる。
【解決手段】半導体装置は、第1の方向及びそれと交差する第2の方向に沿って半導体基板上に配列形成された複数の第1の接続領域と、複数の第1の接続領域を第1の方向に沿った列ごとに電気的に接続する複数の配線とを含む。複数の配線は、第2の方向に隣り合う2つの配線が互いに異なる配線層に配置され、かつ平面視において一部が重なってハニカム状に見えるように屈曲させてある。 (もっと読む)


【課題】非晶質炭素膜を用いて形成する電極のアスペクト比を増大させる。
【解決手段】半導体装置の製造方法は、半導体基板上に第1非晶質炭素膜を形成し、周辺回路領域の第1非晶質炭素膜を除去してメモリセル領域の第1非晶質炭素膜を第2非晶質炭素膜とし、第2非晶質炭素膜を覆う第1シリコン酸化膜を基板全面に形成し、第2非晶質炭素膜上の第1シリコン酸化膜を除去して周辺回路領域の第1シリコン酸化膜を第2シリコン酸化膜とし、第2非晶質炭素膜と第2シリコン酸化膜を覆う第1絶縁膜を形成し、第1絶縁膜に第1開口を形成し、第1開口を埋め込む第2絶縁膜を形成し、第2絶縁膜に第2開口を形成し、第2開口と第1開口が重なる位置に露出する第2非晶質炭素膜にホールを形成し、ホール内に下部電極を形成し、第2絶縁膜を除去して第1開口内に第2非晶質炭素膜を露出させ、露出した第2非晶質炭素膜を全て除去する。 (もっと読む)


【課題】センス動作のマット間でのノイズマージン差をなくすことを可能にした半導体記憶装置を提供する。
【解決手段】メモリセルを含む複数のマットと、複数のマットのうち、隣り合う2つのマットの間に設けられ、隣り合う2つのマットのそれぞれに設けられたビット線と接続されるセンスアンプ回路と、複数のマットのうち、端に配置されたマットに設けられたダミービット線と、端に配置されたマットに設けられたビット線に印加される電位に対応して、ダミービット線に印加する電位を制御する制御回路とを有する。 (もっと読む)


【課題】信号転送ラインの充放電によって消費される電力を低減する。
【解決手段】フリップフロップ構成のアンプ回路AMPを含むレシーバ回路R0kと、データバスDBとレシーバ回路R0kの入力端T2との間に挿入され、データバスDBがVPERI−NVthに達するとオフするトランジスタM7を備える。本発明によれば、トランジスタM7によって入力端T2の振幅が制限されることから、データバスDBがローレベルからハイレベルに変化する際の転送速度が向上する。しかも、アンプ回路AMPがフリップフロップ構成を有していることから、フリップフロップが反転した後は貫通電流が生じない。これにより、消費電力がより一層低減される。 (もっと読む)


201 - 210 / 2,599