【課題】 プログラミング動作中に、より速くかつより効率的な方法でアクセスできる不揮発性メモリを提供する。
【解決手段】
メモリシステム（１００Ｂ）には、不揮発性メモリセルアレイ（１４０）と、メモリコントローラ（１１０）であって、プログラミング動作用にいくつかのメモリセルをアドレスするプログラムコマンドを受信する第１のポート（線１０１に接続されたポート）を有し、コマンドパイプラインを介してメモリアレイに結合された第２のポート（線１０２および１０３に接続されたポート）を有し、かつプログラムコマンドに応じて複数の部分プログラムコマンドを生成するように構成されたメモリコントローラ（１１０）と、が含まれる。各部分プログラムコマンドの実行では、アドレスされたメモリセルに単一プログラムパルスを印加して、アドレスされたメモリセルをプログラムデータで漸増的にプログラムするが、各部分プログラムコマンドに関連するプログラムパルスの持続時間は、メモリセルをプログラムするために典型的に必要な合計プログラミング時間の選択された一部である。 （もっと読む）

【課題】 さまざまな位置に配置されたメモリ・コンポーネントの間でメモリ動作を調整する方法および装置を提供すること。
【解決手段】 本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。アドレス信号および／または制御信号に関連する、これらの信号の伝搬遅延を複製するタイミング信号が、メモリ動作の調整に使用される。 （もっと読む）

本開示は、デバイス、ブロック、またはページ等のフラッシュメモリ下位区画に関連する予想トランザクション時間を正確に決定する方法を提供する。テストトランザクション実行して、このような各単位の各ビットをプログラムすることにより、各単位の予想最大プログラミング時間を事前に決定し、スケジューリングのために使用することができる。例えば、単純な実現では、実験的に測定された、比較的正確な制限時間を識別し、応答しないページへの書き込み試行の最終的な解決を待たずに、フラッシュメモリトランザクションを効率的に管理しスケジュールするために使用することができる。本開示は、複数メモリモードおよび優先順位付きメモリを介することを含め、実験的に測定される最大フラッシュメモリトランザクション時間の他の用途も提供し、例えば、高性能モードが望まれる場合、許容できるフラッシュメモリトランザクション時間のばらつきは低く、これらの原理に見合わない単位を比較的素早くマークすることができる。前にマークされたメモリを再較正するメカニズムも提供される。ばらつきを最小に抑えることにより、フラッシュメモリをより広い範囲の設計および潜在的に、より広いメインメモリ用途群に適用することができる。
（もっと読む）

メモリ制御装置が、１つまたは複数の書き込み−読み出し−検証の動作を実行してデータストローブ信号とクロック信号との間のクロックサイクル関係を較正するように構成されており、この書き込み−読み出し−検証の動作は、クロック信号に対するデータストローブ信号の遅延をクロック周期単位で変化させることを含む。メモリチップの位相検出器は、クロック信号、マーキング信号、およびデータストローブ信号を含む複数の信号をメモリ制御装置から受信し、マーキング信号は、クロック信号の中の特定のクロックサイクルをマーキングするパルスを含む。位相検出器は、マーキング信号を用いて、クロック信号の中の特定のクロックサイクルに窓を掛け、データストローブ信号を用いて窓掛けクロック信号を捕捉して、フィードバック信号を生成する。このフィードバック信号は、メモリ制御装置に返されて、タイミング関係の較正を容易にする。 （もっと読む）

信号の送信は、別の信号に関連した指定のイベントの間に送信されるのを回避するようにスケジューリングされる。例えば、信号が送信されるタイミングは、双方向信号経路のターンアラウンド期間を回避するようにスケジューリングされ得る。この技術は、例えば、メモリコントローラが一つ以上のメモリデバイス又はメモリモジュールと通信するようなメモリシステムに採用され得る。ここで、メモリシステムは、双方向メモリデータインタフェースがメモリコントローラによる駆動から、メモリデバイス／モジュールによる駆動へと切り替わる時か、またはその逆の時に対応したドライバターンアラウンドウィンドウ中にメモリ要求信号を送信することを回避するように構成され得る。
（もっと読む）

回路の実施形態について説明する。この回路において、送信回路が、取得モード中、信号をアンテナ要素に提供し、所与のアンテナ要素への所与の信号は、関連する位相を有する少なくとも２つの周波数成分を含み、所与の信号内の所与の周波数成分の位相は、その他のアンテナ要素のその所与の周波数成分の位相と異なる。さらに、出力ノードが、送信回路を、信号を送信するアンテナ要素に結合する。これらの信号が、回路と別の回路との通信路の角度を確立することに留意する。
（もっと読む）

【課題】 タイミングマージンを増大させる技法を提供する。
【解決手段】
符号器および復号器の実施形態が記載される。符号器は、データを一連の並列符号ワードに符号化する。各符号ワードは、２つの対応する出力ノードセットである第１のセットおよび第２のセット上の２つの論理値セット（例えば、論理０のセットおよび論理１のセット）として表される。符号器は、第１のノードセット上で一定数の０から１への遷移および第２のノードセット上で一定数の１から０への遷移だけ異なるように、現在の符号ワードを選択する。復号器は、符号ワードを受信し、前の符号ワード内で表されたシンボルが同じであるノード対上のシンボルを比較し、それら比較の結果を復号化することにより、復号化する。
（もっと読む）

欠陥をなくすように不揮発性半導体メモリ・デバイスを修復する方法が、半導体パッケージ内に含まれる不揮発性半導体メモリ・デバイスに関するメモリ耐久性インジケータを監視するステップを含む。前記メモリ耐久性インジケータが規定の限度を超えているかどうか判断される。最後に、メモリ耐久性インジケータが規定の限度を超えているという判断に応答して、デバイスがアニール処理される。
（もっと読む）

【課題】 ６０ＧＨｚ帯の無線通信利用を可能にする装置および／または方法を提供する。
【解決手段】
アンテナアレイをフレキシブル基板にマウントし、そのアンテナアレイを、フレキシブルインターコネクトによって、無線周波数フロントエンドなどの集積回路に接続することが可能である。このアンテナアレイを、無線周波数妨害（ＲＦＩ）遮蔽を含む装置筐体の中にマウントすることが可能である。このアンテナアレイは、筐体の、ＲＦＩに対して遮蔽されていない区域と同一線上に隣接して配置される。 （もっと読む）

【課題】メモリデバイスのタイミングを補償する装置及び方法を提供する。
【解決手段】デバイスタイミング制約を伴う電子デバイスは、行列コマンドを搬送する相互接続構造体に接続された１組の接続部を含む。メモリコアはデータを記憶する。１組の接続部及びメモリコアにはメモリインターフェイスが接続される。メモリインターフェイスは、行コマンド及び列コマンドに基づいてメモリコアタイミング信号を発生する回路を備えている。メモリコアタイミング信号は、正しいメモリコアオペレーションを確保するためにタイミング制約を有する。メモリインターフェイス回路は、メモリコアタイミング信号の選択されたタイミング信号のタイミングを調整する個々の遅延要素を含む。 （もっと読む）