【課題】 ＤＲＡＭメモリセルのセル容量に記憶されたデータの検出に使用されるセンス増幅器に、より短いビット線を配線すること。
【解決手段】 ダイナミックランダムアクセスメモリ（ＤＲＡＭ）素子は、異なる金属層に形成されたローカルビット線およびグローバルビット線を有する階層ビット線構造を有する。ローカルビット線は、複数のローカルビット線区分に分けられ、ビット線絶縁スイッチが、ローカルビット線区分を、グローバルビット線に接続するように、またはグローバルビット線から切断するように構成される。その結果、長さ当たりでより低い静電容量を有するグローバルビット線が、メモリセルのセル容量から離れたセンス増幅器への信号のルーティングに使用されるため、長さ当たりでより高い静電容量を有するローカルビット線を短くすることができる。 （もっと読む）

【課題】 改善されたデータ処理システム内のデータ記憶および操作を提供することである。
【解決手段】 メモリコアを有する集積回路メモリ装置において、第１のデータ値が、メモリアクセスコマンドに応じて、メモリコア内のアドレス指定された位置から検索される。第１のデータ値は、メモリアクセスコマンドに応じて、メモリ装置から出力され、第２のデータ値が、メモリアクセスコマンドに応じて、メモリコア内のアドレス指定された位置に記憶される。 （もっと読む）

メモリデバイスを有するシステムにおいて、あるイベントがシステム操作中に検出される。メモリデバイスは、そのイベントの検出に応じて、メモリデバイスの使用に起因する劣化を反転させるために加熱される。別のシステムにおいて、メモリデバイスは、そのシステムの別のメモリデバイス内でのデータアクセス操作と同時に使用に起因する劣化を回復させるために加熱される。第１および第２のメモリデバイスと連結されたメモリコントローラを有する別のシステムにおいては、データは、メンテナンス操作が第１のメモリデバイス内において必要であると決定することに応じて、第１のメモリデバイスから第２のメモリデバイスに退避される。 （もっと読む）

【課題】 メモリデバイスとロジック回路間の待ち時間を最小化するとともに組み立てに有利なデバイスを提供すること。
【解決手段】 パッケージ半導体デバイスが開示される。本デバイスは、対向配置された第１の面と第２の面間の複数層と、少なくとも１つの集積回路メモリデバイスを入れ子式に組み込むための第１の面に開口を有するキャビティとを有する基板を含む。ロジック回路は第２の面上に配置され、積層された集積回路メモリデバイスに電気的に接続するための接点を含む。ロジック回路は、基板の複数層内に形成された、導電性トレースとビアとを含む第１の電気経路を介して、第１の面上に形成された電気接点に接続される。 （もっと読む）

【課題】 ＳＳＯノイズの低減を図ることができる符号化方式を提供することである。
【解決手段】 一回路から別の回路へデータを送信するためのデータ符号化方式は、ＤＢＩ符号化および非ＤＢＩ符号化を組み合わせ、かつ用いられる符号化のタイプを示すためにデータマスク信号を用いる。第１の状態におけるデータマスク信号は、一回路から前記別の回路に送信されたデータを無視すべきことを示し、第２の状態におけるデータマスク信号は、一回路から前記別の回路に送信されたデータを無視すべきでないことを示す。データマスク信号が第２の状態である場合に、データの第１のサブセットが、データバス反転を用いて符号化され、データの第２のサブセットが、データバス反転とは異なって符号化される。かかる符号化は、符号化データが一回路から別の回路に送信される場合に、ＳＳＯノイズが劇的に低減されるという利点を有する。 （もっと読む）

【課題】 クロック信号を調節してノイズを補償することである。
【解決手段】 第１の集積回路（ＩＣ）は、調節可能な遅延回路と第１のインターフェイス回路とを有する。第１のインターフェイス回路に与える遅延クロック信号を作り出すために、調節可能な遅延回路に第１のクロック信号が与えられる。第２のＩＣは、電源電圧検知回路と、第１のＩＣを相手にデータを転送する第２のインターフェイス回路とを有する。電源電圧検知回路は、第２のＩＣの電源電圧内のノイズを示すノイズ信号を第１のＩＣに与える。そのノイズ信号に基づいて、調節可能な遅延回路が遅延クロック信号の遅延を調節する。他の実施形態では、エッジが着色されたクロック信号が、集積回路（ＩＣ）間で高周波ジッタを共通にすることにより、それらのＩＣ間のデータ伝送における高周波ジッタの影響を減らす。他の実施形態では、電源電圧を使用して複数のＩＣ上でクロック信号を生成する。 （もっと読む）

データシステムは、バスの周波数およびバスにおけるスイッチング周波数に基づいて、バスの符号化を行うことで、共振状態等の好ましくない周波数状態または他の電気装置との干渉を回避することができる。１つまたは複数のバスに沿った伝送周波数を監視および使用し、データバス反転（ＤＢＩ）に基づいた符号化処理等の符号化処理を制御する。論理レベルの絶対数の尺度（「ＤＢＩ＿ＤＣ」）と前の信号に対する論理レベル遷移数の尺度（「ＤＢＩ＿ＡＣ」）の両方を使用することで、主およびプレドライバのスイッチングノイズの補正に使用可能な制御の尺度が提供される。 （もっと読む）

【課題】 メモリコマンドの伝達に用いる「要求ピン」の数をあまり増やすことなく、コマンド帯域幅を増やすことである。
【解決手段】 本実施形態は、独立した起動コマンドおよびプリチャージコマンドを含む要求をメモリコントローラからメモリデバイスに送信するように構成されたメモリシステムを提供する。起動コマンドは、起動コマンドの対象となる第１の行を識別する行アドレスに関連付けられる。起動コマンドに対する応答として、本システムは、メモリデバイスの第１のバンクの第１の行を起動する。同様に、プリチャージコマンドに対する応答として、本システムは、メモリデバイスの第２のバンクをプリチャージする。 （もっと読む）

【課題】 低電力シグナリングシステムを提供する。
【解決手段】 低電力シグナリングシステムにおいて、集積回路素子は、協働して、ソース同期タイミング基準を伴わない情報搬送シンボルの高速送信を可能にする開ループクロック分配回路および送信回路とを含む。開ループクロック分配回路は、外部供給クロック信号に応答して送信クロック信号を生成し、送信回路は、送信クロック信号の遷移に応答して、シンボルシーケンスを外部信号線に出力する。各シンボルは、送信回路の出力においてシンボル時間にわたって有効であり、送信クロック信号と外部供給クロック信号との位相オフセットは、少なくともシンボル時間だけドリフトすることが許される。 （もっと読む）

【課題】 低電力シグナリングシステムを提供する。
【解決手段】 低電力シグナリングシステムにおいて、集積回路素子は、協働して、ソース同期タイミング基準を伴わない情報搬送シンボルの高速送信を可能にする開ループクロック分配回路および送信回路とを含む。開ループクロック分配回路は、外部供給クロック信号に応答して送信クロック信号を生成し、送信回路は、送信クロック信号の遷移に応答して、シンボルシーケンスを外部信号線に出力する。各シンボルは、送信回路の出力においてシンボル時間にわたって有効であり、送信クロック信号と外部供給クロック信号との位相オフセットは、少なくともシンボル時間だけドリフトすることが許される。 （もっと読む）