【課題】複数の電子回路ユニットを搭載した電子回路モジュールにおいて、各々の電子回路ユニットの性能を損なわずに、モジュール基板層数を増やすことなく面積の小型化が可能な電子回路モジュールを提供する。
【解決手段】複数の電子回路ユニットを一枚のモジュール基板１上に搭載した電子回路モジュールにおいて、発熱の大きな第１の電子回路ユニット１１と、該第１の電子回路ユニットより発熱の小さな第２の電子回路ユニット２１及び第３の電子回路ユニット３１とを、上記第１の電子回路ユニットは能動素子を形成していない面が上記モジュール基板に接触するように搭載し、上記第３の電子回路ユニットは上記第２の電子回路ユニットの上に重なるように搭載する。 （もっと読む）

カードコントローラ（４）、書き換え可能な不揮発性メモリ（５）及びＩＣカードチップ（６）を備え、カードコントローラは、ＩＣカードチップへのリセット指示に応答してＩＣカードチップが出力するリセット応答情報（ＡＴＲ）と、フラッシュメモリの消去単位を示す情報の少なくとも一方の情報を、外部から与えられる所定コマンドに応答して外部に出力可能である。カードホストはリセット応答情報を参照してカードコントローラにＩＣカードチップの動作速度若しくは動作周波数等を変更させることが可能になる。カードホストは、不揮発性メモリに対する記憶情報の書き換えに際して、初期化単位を示す情報を参照することにより、初期化単位に見合う量の書込みデータを記憶装置に送ってから書込み指示を与えることが可能になる。 （もっと読む）

濃度１から１０％のＳｉＨ_３ＣＨ_３をＨ_２により希釈し、希釈したＳｉＨ_３ＣＨ_３の一部と、ＧｅＨ_４と、ＳｉＨ_４（またはＤＣＳ）とをそれぞれ所定の流量でエピタキシャル装置のチャンバへ供給し、ＳｉＧｅ：Ｃをエピタキシャル成長技術により形成する。ＳｉＨ_３ＣＨ_３を希釈することにより、ＳｉＨ_３ＣＨ_３に含まれる酸素系不純物の濃度が低減するので、チャンバへ供給される酸素系不純物が低減して、成膜されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度が低減する。 （もっと読む）

半導体装置は、半導体チップ（２）と、表面同士が互いに略平行になるように、間隙を空けて半導体チップ（２）に固定された半導体チップ（１）と、上記の間隙に充填されたアンダーフィル樹脂（２０）とを備える。半導体チップ（２）において、半導体チップ（１）を半導体チップ（２）に投影した領域の外側には、凹部（２７）が形成されている。 （もっと読む）

相変化メモリを低電圧動作および高温の動作又は放置させる場合に、記録保持信頼性を向上させること。
読み出し電圧をセット電圧およびリセット電圧以上として高速動作させ、読み出し後に読み出し前の状態を再書込みする、いわゆる破壊読出しを行う。または、複数個のセルを用いて１ビットの情報を記録する、いわゆるオアセルを用いて、高温時の動作又は放置のける信頼性を向上させる。破壊読出しおよびオアセルを用いた相変化メモリに必要な、回路構成および動作方法を用いる。 （もっと読む）

アンテナを介して安定した送信を行なう半導体集積回路装置及びそれを用いた非接触型ＩＣカード並びに携帯情報端末が提供される。半導体集積回路装置は、アンテナＬ１に接続されるアンテナ端子ＬＡ，ＬＢ、アンテナからアンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る整流平滑回路Ｂ１並びに直流電圧を安定化するシャントレギュレータＢ６及びシリーズレギュレータＢ７とを有する電源回路Ｂ５と、電源回路から直流電圧を供給されて動作する内部回路Ｂ８とを具備する。リーダ・ライタへの送信時にシリーズレギュレータが動作し、シャントレギュレータが停止し、リーダ・ライタへの送信時以外は、シャントレギュレータが動作し、シリーズレギュレータが停止する。 （もっと読む）

【課題】 簡単な構成で安定的に動作する電圧クランプ回路と、高速動作を可能としたスイッチング電源装置を提供する。
【解決手段】 入力電圧が供給される入力端子にソース，ドレイン経路の一方を接続し、ゲートに制限すべき所定電圧を与え、ソース，ドレイン経路の他方と回路の接地電位との間に電流源を設けたＭＯＳＦＥＴを用いて、上記ソース，ドレイン経路の他方から入力電圧に対応したクランプ出力電圧を得る。インダクタに流す電流を制御して上記出力電圧が所定電圧となるようにする第１スイッチ素子と、上記第１スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプする第２スイッチ素子を備えたスイッチング電源装置において、デッドタイムを設定する帰還経路に前記電圧クランプ回路を用いる。 （もっと読む）

マイクロコンピュータ（１）は、中央処理装置（２）、ＲＡＭ（７）及びＲＯＭ（６）を含み１個の半導体チップに形成され、前記ＲＯＭはオペレーティングシステムと、アプリケーションプログラムと、前記アプリケーションプログラムから呼び出されて実行されるＴＣＰ／ＩＰ用処理プログラムとが格納され、前記ＴＣＰ／ＩＰ用処理プログラムは、接続要求、イベント待ち、データ送信、及び接続切断の処理プログラムを有する。前記中央処理装置は、イベント待ちの処理プログラムの実行中にデータ受信割込みに応答してパケットデータの一部をＲＡＭに読み込み当該パケットデータを必要とするときはイベント待ち状態から起床し、アプリケーションプログラムを実行して対応するパケットデータを更にＲＡＭに取り込む。
（もっと読む）

第１電流がエミッタに流れるようにされた第１トランジスタと、上記第１トランジスタよりも大きな電流密度となるような第２電流がエミッタに流れるようにされた第２トランジスタとのベース，エミッタ間の電圧差を第１抵抗に流して定電流を形成し、それと直列にして第２抵抗を回路の接地電位側に設け、上記第１トランジスタと第２トランジスタのコレクタと電源電圧との間に第３抵抗と第４抵抗とを設け、上記第１と第２トランジスタの両コレクタ電圧とＣＭＯＳ構成の差動増幅回路に供給して、出力出力電圧を形成するとともに、かかる出力電圧を上記第１トランジスタと第２トランジスタのベースに共通に供給する。 （もっと読む）

【課題】 種々のグラフィックス処理を高速に行なうことができるようにする。
【解決手段】 ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。画素処理ユニット１３においては、α−ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット１４においてはＺコンペア処理などを行なう。 （もっと読む）