【課題】 バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】 ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】 回路規模を簡素化することが可能なスキャンテスト回路を得る。
【解決手段】 半導体集積回路のフリップフロップを１本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第１の位相のスキャンクロックで動作させるものと、第１の位相に反転した関係の第２の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する１本のスキャンパスとした。 （もっと読む）

【課題】 複数のスタックゲート型メモリセルを含むフラッシュメモリにおいて、消去前書込動作を不要とすることにより一括消去動作に要する時間を短縮し、データの書換動作に要する時間も短縮することである。
【解決手段】 消去時に、複数のメモリセルのソース１００３からフローティングゲート１００５に同時に電子を注入する。それにより、複数のメモリセルのしきい値電圧が上昇する。プログラム時に、選択されたメモリセルのフローティングゲート１００５からドレイン１００２に電子を放出する。それにより、選択されたメモリセルのしきい値電圧が下降する。 （もっと読む）

【課題】 電源回路のレイアウト面積を縮小するとともに、書き込み／読み出し／消去動作に用いられる昇圧電圧、および降圧電圧を安定して供給する。
【解決手段】 フラッシュメモリの読み出し／書き込み／消去電圧生成回路５には、内部電源電圧ＶＤＤから昇圧電圧ＶＰ１を生成する昇圧回路２０、該昇圧電圧ＶＰ１から昇圧電圧ＶＰＰを生成する昇圧回路２１、および昇圧電圧ＶＰ１から、降圧電圧ＶＤＬを生成する降圧回路２２が設けられている。また、昇圧回路２１には昇圧電圧ＶＰＰを安定化させる安定化回路２１ａが設けられ、降圧回路２２には降圧電圧ＶＤＬを安定化させる安定化回路２２ａが設けられている。そして、昇圧回路２０の安定化回路を省略することにより、出力負荷変動に対するレスポンスを良好にし、半導体チップのレイアウト面積を小さくしながら低消費電力化を実現する。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

【課題】 固体撮像装置の製造コストを低減する。
【解決手段】 カメラモジュール１においては、配線基板２の表面２ａ上にセンサチップ３が搭載され、一体的に形成されたレンズ部５を有する鏡筒４が、このセンサチップ３を覆うように配線基板２の表面２ａに接合されている。鏡筒４とレンズ部５とは一体成形され、鏡筒４とレンズ部５とが一体的な一部材として形成されている。レンズ部５は鏡筒４の天井部４ａに設けられており、この天井部４ａの上面４ｄ上には、絞り１３とＩＲフィルタ１５が設けられ、天井部４ａの下面４ｅ上には裏絞り１４が設けられ、鏡筒４の側壁部４ｂの内壁４ｆ上には遮光材１６ａが設けられている。 （もっと読む）

【課題】 発熱した半導体素子を効率良く冷却したり、その半導体素子から伝わる熱を速やかに外部に放熱できる半導体装置を提供する。
【解決手段】 半導体装置は、主表面１ａを有する半導体基板１と、主表面１ａ上に形成され、主表面１ａに設けられた半導体素子を覆う層間絶縁膜２と、層間絶縁膜２に形成され、冷却用流体が流れる冷却路３とを備える。冷却路３は、層間絶縁膜２の内部を循環するように形成されている。冷却路３は、冷却用流体が供給される一方端４と、冷却用流体が排出される他方端５とを含む。 （もっと読む）

電子回路は実装基板に第１の半導体装置（４）と第２の半導体装置（３）を有する。実装基板は前記第１の半導体装置の複数ビットの外部端子と前記第２の半導体装置の複数ビットの外部端子にビット対応で共通接続される複数の実装基板配線（２０１〜２０４）を有する。実装基板配線は、前記第１の半導体装置の外部端子から前記第２の半導体装置の外部端子までの長さがビット毎に不等長であり、前記第２の半導体装置の外部端子から半導体チップの接続電極に至る組立て用配線（３６１〜３６４）の長さがビット毎に不等長であり、このとき、前記実装基板配線の不等長は前記組立て用配線の不等長を相殺する関係を有する。これにより、第２の半導体装置の外部端子とその半導体チップの接続電極との間を等長にすることを要しない。 （もっと読む）

配線基板の半田接続用の端子である銅のランド部（４ｂ）上に、無電解Ｎｉ−Ｐめっき層（１３ａ）を形成し、その上に無電解Ｐｄめっき層（１３ｂ）を形成し、その上に無電解Ａｕめっき層を形成する。無電解Ｎｉ−Ｐめっき層（１３ａ）上に無電解Ｐｄめっき層（１３ｂ）を形成する工程では、下地の無電解Ｎｉ−Ｐめっき層（１３ａ）から無電解Ｐｄめっき液中へのニッケルの溶出量が５×１０^−６ｋｇ／ｍ^２以下となるようにする。無電解Ｎｉ−Ｐめっき層（１３ａ）と無電解Ｐｄめっき層（１３ｂ）の界面には、１０ｎｍ以上のボイドは形成されない。その後、配線基板に半導体チップを搭載し、ワイヤボンディングを行い、樹脂封止し、配線基板のランド部（４ｂ）に半田ボールを接続して、半導体装置を製造する。 （もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）