【課題】２つ以上のイメージセンサを有するデュアルカメラシステムを提供し、特に、ＩＳＰを有するイメージセンサであって、デュアルカメラシステムに用いられるイメージセンサを提供すること。
【解決手段】本発明のＩＳＰ内蔵型イメージセンサによれば、入射された光に反応した各感光セルの感光値からなるベイヤーイメージデータを出力する内部ベイヤーセンサブロックと、ベイヤーイメージデータを受け取って、所定フォーマットの画像フレームデータに変換して外部ホストに出力し、ベイヤーセンサに対する制御データを出力するためのＩＳＰブロックと、該ＩＳＰブロックに入力されるベイヤーイメージデータの出処を、前記内部ベイヤーセンサブロックまたは外部イメージセンサのうち、いずれかに決定するためのベイヤー経路選択部と、前記ＩＳＰブロックが出力する制御データの目的地を、前記内部ベイヤーセンサブロックまたは前記外部イメージセンサのうち、いずれかに決定するための制御経路選択部とを備える。 （もっと読む）

【課題】ラッチアップによる問題点を解決できるＮ−ＥＤＳＣＲ素子を用いたＥＳＤ保護回路及びその製造方法を提供すること。
【解決手段】半導体基板（１１０）と、半導体基板に形成された導電型ウェル（１１１）と、導電型ウェルと一部が重なるように形成された導電型ドリフト（１１７）と、導電型ウェル及び導電型ドリフト内に形成された第１導電型拡散層（１１３、１１４）と、導電型ウェル内で第１導電型拡散層から分離されて形成された第２導電型拡散層（１１５）、導電型ドリフト内で第１導電型拡散層に隣接して形成された第２導電型拡散層（１１６）と、第２導電型接続層（１１５）を覆うように形成された導電型ソース（１２２）と、導電型ソース及び導電型ドリフトの間の導電型ウェル上に形成された導電型電極（１１８）とを備える。 （もっと読む）

【課題】ラッチアップを防止できるＤＣ−ＤＣコンバータのラッチアップ防止回路を提供すること。
【解決手段】入力電圧Ｖ_inが印加されて正電圧及び負電圧をそれぞれ生成する第１及び第２ＤＣ−ＤＣコンバータ（１１１、１１２）が１つのチップ内で互いに結合され、１つのＰＮＰトランジスタ及び１つのＮＰＮトランジスタから構成されるラッチアップ発生部を備えたＤＣ−ＤＣコンバータにおいて、正電圧が生成される時点で、ＰＮＰトランジスタがターンオンされ、ＮＰＮトランジスタがターンオンしない範囲の電流が第１ＤＣ−ＤＣコンバータ（１１１）に流入するように、入力電流の大きさを制限する第１経路部（１２１）と、正電圧及び負電圧がそれぞれ目標の電圧値まで達した時点で、入力電流を第１ＤＣ−ＤＣコンバータ（１１１）にそのまま流入させる第２経路部（１２２）とを備える。 （もっと読む）

【課題】色感度の低下を補償するために補色フィルタを採用したＣＭＯＳイメージセンサ及びＣＭＯＳイメージセンサからの映像信号を処理する信号処理回路をシステムオンチップの形態に具現して、小型／軽量化を達成できるカメラシステムを提供すること。
【解決手段】カラーフィルタ２０を有し、光学的に撮影された映像を電気的なアナログ映像信号に変換するピクセルアレイ部２と、ピクセルアレイ部２からのアナログ映像信号を所定レベルに調整してデジタル映像信号を出力するアナログ信号処理部３０、及びデジタル映像信号を元の映像に近づかせるために白色補正、色修正を行うデジタル信号処理部３１を有する信号処理回路部３とを備え、デジタル信号処理部３１は、ピクセルアレイ部２及びアナログ信号処理部３０とともに集積化されている。 （もっと読む）

【課題】横線ノイズを改善することができる高解像度のイメージセンサを提供すること。
【解決手段】ロー及びカラムに配列された複数のピクセル２０２によって構成されるピクセルアレイ２００と、ピクセルアレイ２０２のローまたはカラム毎に設けられ、ピクセル２０２の出力信号であるピクセル信号を伝達するアナログバス２０１と、アナログバス２０１によって伝達されるピクセル信号を読み出す読み出し回路２５０とを備え、読み出し回路２５０は、ドレイン端がアナログバス２０１に接続され、ソース端が接地される第１トランジスタＭＬと、ゲート端及びドレイン端が共に第１トランジスタＭＬのゲート端に接続され、ソース端が接地される第２トランジスタＭＦとを備え、第２トランジスタＭＦのサイズが第１トランジスタＭＬのサイズよりも大きいことを特徴する。 （もっと読む）

【課題】イメージセンサのアナログバスのオフセット電圧による誤差の防止及び/またはその応答速度を向上すると共に、駆動電力を低減し得るイメージセンサの検出回路を提供すること。
【解決手段】ピクセルのリセット値及び感光値を格納して出力するＣＤＳ部２０と、ＣＤＳ部２０のリセット値出力信号及び感光値出力信号を載せ、差動増幅部４０に伝達するアナログバスと、前記リセット値出力信号と前記感光値出力信号との差を増幅する差動増幅部４０とを有するイメージセンサの検出回路において、格納されたリセット値と感光値とを等しくさせるＣＤＳ均等化手段２９、及び/または前記アナログバスを構成するリセット値ライン及び感光値ラインの電位を等しくさせるライン均等化手段５０とを備える。 （もっと読む）

【課題】 スナップバックホールディング電圧が動作電圧より高く、かつ熱的降伏電圧がターンオン電圧より高く維持され、安定して動作する高電圧素子の静電気保護装置を提供すること。
【解決手段】 第１導電型の基板１２上に所定の間隔を隔てて位置する第１ゲートパターン１及び第２ゲートパターン２と、第１ゲートパターン１の下部における一方側の所定の領域と接し、基板１２内における所定の第１領域に形成された第１導電型のウェル１１と、ウェル１１内に形成された第２導電型のソース領域４と、ソース領域４を覆い、ウェル１１内に形成された第１導電型のカウンタポケットソース領域１４と、第２ゲートパターン２の下部と接し、第１ゲートパターン１の下部の他方側の所定の領域と接するように、基板１１内における所定の第２領域に形成された第２導電型のドリフト領域５とを備えている。 （もっと読む）

【課題】 メモリの読出し／書込みタイミングを改善することにより、フリッカ現象の発生を防止することができるようにしたＴＤＣパネルの駆動方法及び駆動装置を提供すること。
【解決手段】 駆動装置は、パネルの解像度に応じて、書込み動作が行われるラインをカウントして出力するアドレスカウンタ１０と、アドレスカウンタ１０によってカウントされた値と予め設定された値とを比較し、読出し開始指令信号Ｄ＿ＳＹＮＣを出力するタイミング発生手段２０と、読出し開始指令信号に応じて、パネル駆動用メモリに対して、ラインアドレス信号ＡＤＤ ＬＩＮＥ及び読出し制御信号ＬＣＲＸを出力するタイミングコントローラ５０と、データの書込みと読出しを行い、タイミングコントローラから出力される読出し制御信号ＬＣＲＸによって、ラインアドレスに対する読出し開始時点を出力するメモリ３０とを備えている。 （もっと読む）

【課題】 ラインスキャン方式のイメージセンサの各撮像ラインが同じ物理的露出時間を有するイメージセンサシャッタモジュール及びそのシャッタ制御方法を提供すること。
【解決手段】 シャッタ制御方法は、イメージセンサの各撮像ラインの電子式シャッタを開く第１ステップ（Ｓ４０）と、全ての前記撮像ラインの電子式シャッタが開かれた後、機械式シャッタを開く第２ステップ（Ｓ５０）と、所定の露出時間が経過した後、前記機械式シャッタを閉じる第３ステップ（Ｓ６０）と、各々の前記撮像ラインのラインイメージデータを、順に読み込む第４ステップ（Ｓ７０）とを含む。 （もっと読む）

【課題】 低電力でも駆動可能な中間レベル電位発生器回路を備えた可変駆動電圧により動作する入／出力回路を提供すること。
【解決手段】 本発明の可変駆動電圧により動作する入／出力回路は、ハイレベル電位及びローレベル電位の中間値を有する中間レベル電位Ｖｒｅｆを発生させる中間レベル電位発生部３２０と、中間レベル電位Ｖｒｅｆ及び外部装置が信号入／出力時に用いる外部電位Ｖｉｎを比較して出力する電位比較部３４０と、ハイレベル電位及びローレベルの電位のうち、電位比較部３４０の出力値によって選択された電位で外部装置と信号入／出力を行うインターフェイス部３６０とを備えるマルチレベル入／出力回路であって、中間レベル電位発生部３２０はＭＯＳトランジスタのソース−ドレイン間の電圧で中間レベル電位を調節する。 （もっと読む）