【課題】固体ＣＭＯＳイメージセンサに関し、更に具体的には、１つのピクセルに２つのロウラインのみを有し、光を感知するためのピンフォトダイオード、及び１つ又は２つのカラムラインを有するＣＭＯＳイメージセンサピクセル並びにそのアレイに関する。
【解決手段】ピクセルは、アドレッシングトランジスタを有さず、感知トランジスタとリセットトランジスタは、何れもｐチャネル型ＭＯＳトランジスタである。結果的に、このような構造は、極めて低いノイズ動作をもたらす。そして、この新たなピクセル構造は、標準ＣＤＳ信号処理動作を許容し、ピクセル−ピクセルの不均一性を減少させて、ｋＴＣリセットノイズを最小化する。ピクセルは、高感度、高い変換利得、高い応答均一性及び低ノイズを有し、これは効率的な３Ｔピクセルレイアウトによって可能になる。 （もっと読む）

【課題】映像データの画質の低下を最小化し、かつ、映像データの格納に必要なメモリの容量を減少させることができる表示パネルの駆動装置及びその駆動方法を提供すること。
【解決手段】本発明の表示パネルの駆動装置は、映像データ供給源から映像データを単位画素別にそれぞれ受信し、奇数番目の画素データとその次に位置した偶数番目の画素データとを互いに比較して暗号化キーを生成し、該暗号化キーに対応する基準値を割り当てる暗号化手段と、前記暗号化キー及び前記基準値を受信し、前記暗号化キー及び復号化キーを比較して、その比較結果に応じて前記基準値を用いて前記奇数番目の画素データと前記偶数番目の画素データとを復元して出力する復号化手段とを備えることを特徴とする。 （もっと読む）

【課題】改善されたカラークロストークを有する、小型ピクセルを有するイメージセンサを提供すること。
【解決手段】本発明のイメージセンサは、第１導電型の基板と、該第１導電型の基板にアレイされた第１ピクセル及び第２ピクセルと、該第２ピクセルに該当する前記基板内には配置されることなく、前記第１ピクセルに該当する前記基板内に配置されたポテンシャル障壁とを備える。ここで、前記第２ピクセルは、前記第１ピクセルに対応するカラーよりも相対的に長波長を有するカラーに対応するものである。また、前記ポテンシャル障壁は、高エネルギーのイオン注入によるドーパントを有し、前記Ｐ型エピタキシャル層のエピタキシャル成長中にイオンの注入又は拡散により形成されたドーパントを有する。 （もっと読む）

【課題】ウェーハの製造単価を低減することのできるエピタキシャルシリコンウェーハ及びその製造方法を提供すること。
【解決方法】本発明のエピタキシャルシリコンウェーハは、第１ドーピング濃度を有するバルクウェーハと、該バルクウェーハ上に前記第１ドーピング濃度より高い第２ドーピング濃度を有する第１エピタキシャル層と、該第１エピタキシャル層上に前記第２ドーピング濃度より低い第３ドーピング濃度を有する第２エピタキシャル層とを備える。 （もっと読む）

【課題】半導体生産工場の一括工程に適用することのできるウェーハレベルパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ）を適用するＭＥＭＳ素子のパッケージ及びその製造方法を提供すること。
【解決手段】本発明のＭＥＭＳ素子のパッケージは、キャップウェーハと、該キャップウェーハ上に形成された複数の接合バンプと、該複数の接合バンプの外側部に整列され形成された複数の整列パッドと、該複数の整列パッドが露出するように前記キャップウェーハ上に接合されるＭＥＭＳ素子用ウェーハとを備える。 （もっと読む）

【課題】半導体生産工場の一括工程に適用することのできるウェーハレベルパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ）を適用するＭＥＭＳ素子のパッケージ及びその製造方法を提供する。
【解決手段】本発明のＭＥＭＳ素子のパッケージは、キャップウェーハと、該キャップウェーハ上に形成された複数の接合バンプと、該複数の接合バンプの外側部に整列され形成された複数の整列バンプと、該複数の整列バンプと対応する部位に複数の第１外部パッドが形成され、前記キャップウェーハと接合する際に前記整列バンプと前記第１外部パッドとが接合されたＭＥＭＳ素子用ウェーハとを備える。 （もっと読む）

【課題】フォトダイオードの大きさを維持させて、フィルファクターを減少させずに単位画素の大きさを減少させることができるＣＭＯＳイメージセンサを提供すること。
【解決手段】基板内に形成されたフォトダイオードと、前記基板上に形成された第１のゲート電極ないし第４のゲート電極と、該第１のゲート電極ないし第４のゲート電極の両側壁にそれぞれ形成されるが、前記第３のゲート電極と第４のゲート電極との間が埋め込まれるように形成されたスペーサと、前記第３のゲート電極と第４のゲート電極との間に埋め込まれたスペーサの下の前記基板内に形成された第１のイオン注入領域と、前記スペーサの間に露出した前記基板内に、前記第１のイオン注入領域よりも高い高濃度で形成された第２のイオン注入領域とを備えることを特徴とする。 （もっと読む）

【課題】小型画素及び高性能ＣＭＯＳイメージセンサアレイで使用することができる実質的な画素設計を提供すること。
【解決手段】本発明のリセットトランジスタは、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。 （もっと読む）

【課題】小型で、かつ、大きい電荷保存容量、高い動的範囲、及び高感度を有する固体状態のＣＭＯＳイメージセンサ画素を提供すること。
【解決手段】本発明の電荷転送トランジスタは、第１の拡散領域及び第２の拡散領域と、制御信号により、前記第１の拡散領域から第２の拡散領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備え、前記第１の拡散領域がピンドフォトダイオードであることを特徴とする。 （もっと読む）

【課題】暗電流の原因となるプラズマ損傷や感光膜除去工程による重金属汚染を防止することのできるＣＭＯＳイメージセンサのフォトダイオードの製造方法を提供すること。
【解決手段】本発明のＣＭＯＳイメージセンサの製造方法は、所定の工程が完了した基板を用意するステップと、該基板のフォトダイオードの形成される領域の上部にパターニングされたブロック層を形成するステップと、該パターニングされたブロック層を残した状態で、前記フォトダイオードの形成される領域を除く残りの領域に対して、マスクを用いたイオン注入を行うステップと、前記マスクを除去するステップとを含む。 （もっと読む）