【課題】フォトダイオードで感知された光を電気信号に処理してデータ化するＣＭＯＳロジック回路部分のコンタクト形成領域の面積を最小化することにより、高集積化されたＣＭＯＳイメージセンサを提供する。
【解決手段】フォトダイオードと前記フローティングディフュージョン領域の一方にそれぞれオーバーラップされて形成された第１ゲート及び第２ゲートと、該第１ゲートと第２ゲートとの間に位置し、前記素子分離膜の上部及びフローティングディフュージョン領域の一部とオーバーラップされて形成された第３ゲートと、該第３ゲートが形成された結果物上に形成された絶縁膜と、該絶縁膜及び前記第３ゲートを貫通して、前記第３ゲートと該第３ゲート下部に位置するフローティングディフュージョン領域とを連結するように順次積層された第１コンタクト及び第２コンタクトからなる埋め込みコンタクトと、を備えるＣＭＯＳイメージセンサの製造方法。 （もっと読む）

【課題】固体ＣＭＯＳイメージセンサ、さらに詳細には、スタックフォトサイト、高感度及び低暗電流を有するＣＭＯＳイメージセンサを開示している。
【解決手段】ピクセルは、シリコンバルクからフォトダイオードと隣接したシリコン表面に位置した分離された電荷貯蔵構造まで光−発生電荷を転換するように標準フォトサイト下に特殊電位バリアを含む。したがって、本発明のピクセルはその上部に所定の光吸収カラーフィルタなくても２個のカラー−コーディングされる信号を検出する能力を有する。このようなスタックフォトサイトを利用して構成されたイメージセンサは、高いピクセル密度、より高解像度及びより高感度を有する。また、本発明は相違した深くに位置になった電位バリアを有するピクセルをアレイで統合することによって、所定のカラーフィルタない高解像度ＣＭＯＳカラーイメージセンサを形成することが可能である。 （もっと読む）

【課題】高集積、高濃度で浅いピン止め層を有し、表面における欠陥を低減し、単位面積当りの量子効率効果にも優れたフォトダイオード及びその製造方法を提供すること。
【解決手段】所定領域にトレンチが形成された第１導電型の半導体基板と、前記トレンチの底面下部の前記基板内に形成されたフォトダイオード用第２導電型の不純物領域と、前記トレンチに埋め込まれたフォトダイオード用第２導電型の第１のエピタキシャル層と、該第１のエピタキシャル層上に形成された第１導電型の第２のエピタキシャル層とを備えるイメージセンサが提供される。また、第１導電型の半導体基板を形成するステップと、トレンチを形成するステップと、前記トレンチに第２導電型の第１のエピタキシャル層を成長させて埋め込むステップと、前記第１のエピタキシャル層上に第２のエピタキシャル層を形成するステップとを含むことを特徴とするイメージセンサの製造方法が提供される。 （もっと読む）

【課題】高集積、高濃度及び浅いピンニング層のフォトダイオード及びその製造方法並びに基板表面欠陥を最小化して、ノイズの少ないフォトダイオード及びその製造方法を提供すること。
【解決手段】所定領域にトレンチが形成された第１の導電型の半導体基板と、トレンチ底面の下部の前記半導体基板内に形成された第２の導電型の不純物領域と、前記トレンチに埋め込まれた第１の導電型のエピタキシャル層とを備える。製造方法は、第１の導電型の半導体基板の所定領域に、第２の導電型の不純物領域を形成するステップと、前記所定領域の前記半導体基板をエッチングして、トレンチを形成するステップと、前記トレンチに第１の導電型のエピタキシャル層を埋め込むステップとを含む。 （もっと読む）

【課題】ゲート電極のプラズマエッチング時に生成されるポリマーの蒸着を抑制することにより、ウェハの欠陥を減少させ、工程の効率を増大させることができる半導体素子の製造方法を提供すること。
【解決手段】酸化イットリウムでコーティングされたセラミックドーム（３４）を備えるチャンバ内にウェハ（３２）を挿入するステップと、ウェハ（３２）の表面に形成されたゲート構造をエッチングするステップと、エッチングにより生成されたエッチング残留物をドライ洗浄により除去するステップと、回復処理を行うステップとを含み、前記ドライ洗浄を、ＳＦ_６ガスとＯ_２ガスとの混合ガスを用いて、約１６００Ｗのソースパワーと約５０Ｗのバイアスパワーとを印加した状態で、前記混合ガスを約５０秒間注入して行う。 （もっと読む）

【課題】フォトダイオードの電子ホール対生成率を増加させ、ノイズに対する抵抗性の高いＣＭＯＳイメージセンサ及びその製造方法を提供すること。
【解決手段】本発明のＣＭＯＳイメージセンサは、シリコン基板と、該シリコン基板上にエピタキシャル工程を介して成長し、所定濃度の不純物がドーピングされたシリコンゲルマニウムエピタキシャル層と、該シリコンゲルマニウムエピタキシャル層上に、エピタキシャル工程を介して成長させたアンドープのシリコンエピタキシャル層と、該アンドープのシリコンエピタキシャル層の表面から前記シリコンゲルマニウムエピタキシャル層の一部に至るまでの所定の深さに形成されたフォトダイオード領域とを備える。 （もっと読む）

【課題】フォトダイオードとシリコン基板の表面との間の隔離のために導入されるＰ型不純物領域の深さを浅くしてブルー系の光の光効率を改善し、イオン注入時に生じる決定欠陥を抑制し、高濃度のＰ型不純物領域を形成することにより光特性を改善させるＣＭＯＳイメージセンサの製造方法を提供すること。
【解決手段】第１導電型の半導体層のフォトダイオードが形成される領域にイオン注入を行い、第２導電型の第１の不純物領域２７を形成するステップ及び第１導電型の不純物原子が含有されたガス雰囲気（Ｂ_２Ｈ_６）でアニーリングを行い、前記第１の不純物領域内の前記半導体層の表面に、前記第１導電型の不純物原子（ボロン）を拡散してドーピングされた第１導電型の第２の不純物領域３０を形成するステップとを含む。 （もっと読む）

【課題】ダウンサイジングによるドライブトランジスタのマッチング特性の劣化を防止し、ドライブトランジスタのゲートに対する第１のメタルコンタクトの信頼性を確保することができるＣＭＯＳイメージセンサー及びその製造方法を提供すること。
【解決手段】リセットトランジスタと、セレクトトランジスタと、ドライブトランジスタ、及びフォトダイオードを含むＣＭＯＳイメージセンサーにおいて、ライン状のアクティブ領域と、該アクティブ領域と交差するように配置された前記ドライブトランジスタのゲート電極と、前記アクティブ領域と前記ゲート電極とが互いに交差する領域において、両方の間に位置した遮断膜と、該遮断膜によって、前記基板のアクティブ領域との電気的ショートが防止され、前記ゲート電極と電気的に接続されたメタルコンタクトとを含むＣＭＯＳイメージセンサー。 （もっと読む）

【課題】不揮発性メモリに関し、特に、ワンチップ型マイクロコントローラなどのＳＯＣ素子に内蔵される埋め込みＥＥＰＲＯＭを提供すること。
【解決手段】ＥＥＰＲＯＭせるであって、ゲートで外部から印加されるゲート選択信号を受信し、ドレインで外部から印加されるドレイン選択信号を受信し、１ビットデータを記録するためのフラッシュセルＭＯＳと、ソースとが互いに接続されて、対称構造をなす高電圧用ＭＯＳとを備える記録端と、ゲートが下記第２のセンシングＭＯＳのドレインに接続され、ドレインが前記フラッシュセルＭＯＳのドレインに接続されることができる第１のセンシングＭＯＳと、ゲートが前記第１のセンシングＭＯＳのドレインに接続され、ドレインが前記高電圧用ＭＯＳのドレインに接続されることができる第２のセンシングＭＯＳとを備えるセンシング端とを含むことを特徴とする。 （もっと読む）

【課題】３個または４個のトランジスタで構成され、コンパクトなレイアウトのピクセル、高感度、少ないノイズ及び低い暗電流を有する実用的なイメージセンサを提供すること。
【解決手段】隣接するローにそれぞれ割り当てられる２個のフォトダイオード３０２、３０３、及びフォトダイオード３０２、３０３に共有される共通フローティング拡散領域３０６を有する第１アクティブ領域３０１と、第１アクティブ領域３０１と空間的に分離されて形成され、ピクセルをリセットさせるリセットトランジスタを有する第２アクティブ領域３０９と、第１及び第２アクティブ領域３０１、３０９と空間的に分離されて形成され、共通フローティング拡散領域３０６の電荷に応答してピクセル信号を出力する駆動トランジスタを有する第３アクティブ領域３２０とを備える。 （もっと読む）