【課題】実用的なピンフォトダイオード及び電荷転送トランジスタを用いるＣＭＯＳイメージセンサを提供し、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する電荷転送トランジスタのゲート構造を提供すること。
【解決手段】本発明のイメージセンサのピクセルは、第１導電型の不純物でドーピングされた基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された転送ゲートと、該転送ゲートの一方の基板の内部に形成されたフォトダイオードと、前記転送ゲートの他方の基板の内部に形成されたフローティング拡散ノードとを備える。 （もっと読む）

【課題】高速動作が可能なＣＭＯＳイメージセンサの単位画素及びＣＭＯＳイメージセンサの製造方法を提供すること。
【課題手段】単位画素は、半導体層３１２内に形成され、埋設フォトダイオードＢＰＤと、光電荷を蓄積する第２導電型のフローティング接合部３２４ａと、半導体層３１２上に形成されたトランスファゲートＴｘと、半導体層３１２の表面下部に形成された第２導電型のドレイン接合部３２４ｂと、半導体層３１２上に形成されたリセットゲートＲｘと、半導体層３１２内に形成された第１導電型のウェル領域３１３と、ウェル領域３１３に形成されたソース／ドレイン接合部３２４ｃを備えるドライブトランジスタＭＤ及びセレクトトランジスタＳｘと、埋設フォトダイオードＢＰＤを除く領域上に形成されたシリサイド膜とを備えている。 （もっと読む）

【課題】フォトダイオード上の絶縁膜をエッチングするとき、エッチングの境界部分の傾斜を最大限小さくして、後続の工程マージンの向上に適切なイメージセンサの製造方法と、これに用いられるフォトマスクを提供する。
【解決手段】イメージセンサの製造方法は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、ピクセル領域３１０とロジック回路領域３２０との境界部分３３０において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含む。 （もっと読む）

【課題】スイッチや増幅ドライバを構成するＭＯＳトランジスタのサイズを最小限に維持しつつも、デコーダから入力された信号がチャネルに伝達できるフラットパネルディスプレイの駆動回路を提供すること。
【解決手段】本発明のフラットパネルディスプレイの駆動回路は、フラットパネルディスプレイに表示される第１画面情報を受信して、正のガンマ値に変換して提供する第１データ信号処理部と、前記フラットパネルディスプレイに表示される第２画面情報を受信して、負のガンマ値に変換して提供する第２データ信号処理部と、前記負のガンマ値又は前記正のガンマ値を受信して前記フラットパネルディスプレイに提供する出力駆動回路と、前記正のガンマ値と前記負のガンマ値が選択的に前記出力ドライバに伝達できるようにするスイッチ部とを備える。 （もっと読む）

【課題】普遍的環境と雑音の多い低照度環境で異なる増幅率を適用する区間線形処理装置を提供すること。
【解決手段】ユーザの基本設定値と低照度設定値とを格納する区分点格納手段と、雑音の多い環境を判断して、現在照度情報信号及び最高照度情報信号を出力するための照度判断手段と、前記基本設定値と前記低照度設定値と、前記現在照度情報信号及び最高照度情報信号を受信して、雑音の程度に応じて調節された適応区分点を供給する適応区分点供給手段と、前記適応区分点に応じる領域を基準に入力データに区間増幅率を適用して、出力データを出力するための区間線形処理手段とを備える。 （もっと読む）

【課題】簡単かつ信頼性の高い駆動を有し、また、低い消費電力及び小面積のＯＴＰセル及びメモリ装置に関する。
【解決手段】本発明のＯＴＰセル及びこれを備えるメモリ装置は、読み出し制御信号に応じて、第１及び第２ノード間に電流経路を形成する第１ＭＯＳトランジスタと、書き込み制御信号に応じて、第３及び前記第２ノード間に電流経路を形成する第２ＭＯＳトランジスタと、前記第２ノードと接地電圧の供給端との間に接続されるアンチヒューズとを備え、前記第２ノードにかかった電圧を出力信号として出力する。 （もっと読む）

【課題】基準セルトランジスタを用いることなく、高速でのデータの読み出しを可能とするＥＥＰＲＯＭを提供すること。
【解決手段】本発明の半導体メモリ装置は、第１のクロスカップルされたＭＯＳトランジスタを備え、第１のノード及び第２のノードに印加される電圧の差を検出して増幅するセンシング部と、第２のクロスカップルされたＭＯＳトランジスタを用いてデータをラッチし、ラッチされたデータに対応する第１の信号及び第２の信号を前記第１のノード及び第２のノードに提供する単位セルとを備える。 （もっと読む）

【課題】ゲートキャパシタンスを低減し、素子のスイッチング速度を向上させることのできるリセストランジスタ及びその製造方法を提供すること。
【解決手段】このため、トレンチが形成された基板と、前記トレンチの一部が埋め込まれるように、前記トレンチの底面の縁部が中央部よりも厚く形成された絶縁膜と、該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、前記トレンチが埋め込まれるように形成されたゲート電極とを備えるトランジスタを提供する。 （もっと読む）

【課題】ビット数の増加に伴う面積の増加を最小化し、かつ、出力特性を確保できるデジタル・アナログ変換器を提供すること。
【解決手段】本発明では、抵抗列ＤＡＣを階層化し、階層化した出力信号を結合する方式を提案する。例えば、２Ｎビット抵抗列ＤＡＣを実現する場合、Ｎビットコース抵抗列ＤＡＣ及びＮビットファイン抵抗列ＤＡＣで階層化する。ファイン抵抗列ＤＡＣは、コース抵抗列ＤＡＣの単位電圧に該当する電圧を細分化し、分配した電圧を出力する。一方、階層化した出力信号を結合する方式としては、種々の方案が可能であるが、１つのキャパシタと１つの単位利得バッファとを用いた容量結合を介して２Ｎビットに該当する出力を提供する。本発明によれば、階層化した抵抗列ＤＡＣを用いるため、ビット数の増加に伴うＤＡＣの面積の増加を最小化することができ、基本的に、抵抗列ＤＡＣであるため、電荷再分配ＤＡＣとは異なり、出力特性の低下もない。 （もっと読む）

【課題】リセットトランジスタ及びアドレストランジスタを有しないＣＭＯＳイメージセンサピクセルを提供する。
【解決手段】イメージセンサアレイは、複数のピクセルと、信号線と、を含んでおり、前記複数のピクセル各々が、電荷を感知するためのフローティングベースバイポーラトランジスタ、及びピンドフォトダイオードを含み、前記ピンドフォトダイオード２０５が、ピンドフォトダイオードからバイポーラトランジスタのフローティングベース２１３に電荷を伝送することができる伝送ゲート２０７を介して、前記フローティングベースバイポーラトランジスタに結合されており、特定ロー（ｒｏｗ）上のすべての伝送ゲートが互いに接続されており、特定カラム（ｃｏｌｕｍｎ）上のエミッタ領域が互いに接続されて、ピクセル当たり２個の信号線を形成する。 （もっと読む）