同じメモリを用いる動作の段階間パイプライン処理を可能にし、これによって、例えば、読み出し動作をパルスと書き込み動作のベリファイ段階との間に挟み込むことができることによって不揮発性メモリ装置の性能を改善する方法および回路を提供する。例示的な実施形態では、２つの動作はデータラッチを共有する。特定の例では、マルチレベルの書き込み動作のベリファイに必要とされるデータラッチが自由にされると、マルチレベルの書き込みのステップ間で読み出しが実行されている間、これらデータラッチを用いて、別の位置から読み出されたデータを記憶することができる。例示的な実施形態では、マルチレベルの書き込みは一時停止するだけで足り、読み出しを実行し、一時停止されたところから書き込みを再開する。
（もっと読む）

ソース線バイアス（仮想接地）は、読み出し／書き込み回路の接地ループ内のゼロでない抵抗によって取り込まれる誤差である。検知中、メモリセルのソースは、抵抗にまたがる電圧降下によって誤ってバイアスされ、加えられたコントロールゲートおよびドレイン電圧に誤差を生じる。加えられたコントロールゲートおよびドレイン電圧が、可能な限りメモリセルのソースの近くに位置する基準点を有する場合、この誤差は最小限に抑えられる。好適な一実施形態では、基準点は、ソース制御信号が加えられるノードに位置付けられる。メモリアレイが、並列に検知されるメモリセルのページに編成され、各ページ内のソースがページソース線に結合されている場合、基準点は、マルチプレクサを介して選択されたページのページソース線にあるように選択される。
（もっと読む）

不揮発性メモリ装置は、不揮発性メモリにおいて複数段階プログラミング処理を管理する回路を含む。例示的な実施形態は、単一のプログラミングパスが用いられるが、選択されたメモリセルのチャネルの電圧レベルを上昇させることによって、選択されたメモリセルが目標値に近づくとこのメモリセルのバイアスがプログラミング速度を落とすように変更される高速パス書き込み技術を用いる。本発明の態様の原則は、この低いレベルでベリファイした結果を記憶するため、対応するビット線に沿っている選択された各メモリセルに接続できる読み出し／書き込み回路と関連するラッチを導入する。
（もっと読む）

ソース線バイアスは、読み出し／書き込み回路の接地ループ内のゼロでない抵抗によって取り込まれる誤差である。検知中、メモリセルのソースは、抵抗にまたがる電圧降下によって誤ってバイアスされ、加えられたコントロールゲートおよびドレイン電圧に誤差を生じる。加えられたコントロールゲートおよびドレイン電圧が、可能な限りメモリセルのソースの近くに位置する基準点を有する場合、この誤差は最小限に抑えられる。好適な一実施形態では、基準点は、ソース制御信号が加えられるノードに位置付けられる。メモリアレイが、並列に検知されるメモリセルのページに編成され、各ページ内のソースがページソース線に結合されている場合、基準点は、マルチプレクサを介して選択されたページのページソース線にあるように選択される。
（もっと読む）

複数の読み出し／書き込み回路で並列に多数のメモリセルの読み出しと書き込みが可能な不揮発性メモリデバイスは、読み出しおよびプログラム−ベリファイ動作中の電力消費を低減する特徴を有する。読み出しまたはプログラム−ベリファイ動作は、記憶状態を決定するために１つ以上の区分しきい値電圧に関して１つ以上の検知サイクルを含む。一態様において、並列に検知されている群中の選択的なメモリセルは、それらが電流検知サイクルに関係のない状態であると決定されたとき、その伝導電流を停止する。他の態様において、期間を延長させるであろうあらゆる動作を先制して開始することによって、電力消費期間が最小化される。プログラム−ベリファイ動作において、プログラムすべきでないセルはプログラミング段階でそのビット線を充電する。電力はこれらの一組のビット線がプログラミング段階の各実行で再充電を避けるときに節約される。
（もっと読む）

ホストシステムデータファイルは、メモリの中間論理アドレスまたは仮想アドレス空間のいずれをも用いず、各ファイルの固有の識別子とファイル内のデータのオフセットとを用いて大規模な消去ブロックフラッシュメモリシステムに直接に書き込まれる。ファイルがメモリに記憶されたディレクトリ情報は、ホストによるよりはむしろ、メモリシステムコントローラによってメモリシステム内で維持される。ホストとメモリシステムとの間のファイルベースのインターフェイスによって、メモリシステムコントローラは、効率を増大してメモリ内のデータ記憶ブロックを利用することができる
（もっと読む）

ホストシステムデータファイルは、メモリの中間論理アドレスまたは仮想アドレス空間のいずれをも用いず、各ファイルの固有の識別子とファイル内のデータのオフセットとを用いて大規模な消去ブロックフラッシュメモリシステムに直接に書き込まれる。ファイルがメモリに記憶されたディレクトリ情報は、ホストによるよりはむしろ、メモリシステムコントローラによってメモリシステム内で維持される。ホストとメモリシステムとの間のファイルベースのインターフェイスによって、メモリシステムコントローラは、効率を増大してメモリ内のデータ記憶ブロックを利用することができる
（もっと読む）

ホストシステムデータファイルは、メモリの中間論理アドレスまたは仮想アドレス空間のいずれをも用いず、各ファイルの固有の識別子とファイル内のデータのオフセットとを用いて大規模な消去ブロックフラッシュメモリシステムに直接に書き込まれる。ファイルがメモリに記憶されたディレクトリ情報は、ホストによるよりはむしろ、メモリシステムコントローラによってメモリシステム内で維持される。ホストとメモリシステムとの間のファイルベースのインターフェイスによって、メモリシステムコントローラは、効率を増大してメモリ内のデータ記憶ブロックを利用することができる
（もっと読む）

暗号化機能を備えたセキュアメモリカードが、複数の状態のある状態においてカードのハードウェアおよびソフトウェアのテストを可能にするさまざまなライフサイクル状態を有する。テスト機構は、複数の状態のうちある他の状態において無効化されるため、セキュアデータおよび暗号鍵への潜在的な抜け穴が閉じられる。抜け穴にアクセスされたとしても、前に暗号化されたデータが復号化できないため、抜け穴が見つけられ、悪意をもって侵入されたとしても、価値がないものとなるように、データの暗号化および復号化に要求される鍵の利用可能性および生成が制御される。
（もっと読む）

そのメモリセルが同時に消去可能なセルのブロックをなすようにグループ分けされているフラッシュＥＥＰＲＯＭシステムのような再プログラム可能な不揮発性メモリシステムはホストコマンドの実行中にメモリシステムのハウスキーピング操作をフォアグラウンドで行うように操作され、そのハウスキーピング操作はホストコマンドの実行とは関連しない。１つ以上のそのようなハウスキーピング操作とホストコマンドの実行との両方が、その特定のコマンドを実行するために確立された時間割り当て内で行われる。１つのそのようなコマンドは、受信されたデータのメモリへの書き込みである。１つのそのようなハウスキーピング操作は繰り返される消去および再プログラミングを通して累積する個々のブロックの損耗を均すことである。
（もっと読む）