検知モジュールは、ビット線間結合を最小限にするため、一定電圧の条件下で、結合されたビット線を介してメモリセルの伝導電流を検知する検知増幅器を有して動作する。所定の期間中、専用のコンデンサにわたる電圧降下の変化によって測定される専用のコンデンサの放電速度は、伝導電流の大きさを示すのに用いられる。電圧は、ビット線上で一定電圧の条件を維持する回路によって負荷された最小レベルを下回って降下することができない。最小レベルに達することなく電圧降下の変化が放電速度に正確に反映するように、電圧シフタは放電中に電圧を昇圧し、放電後に電圧を昇圧解除するのに用いられる。
（もっと読む）

本発明は、メモリシステムがプログラミングプロセスを中断し、追加データを含めてそれを再開する手法を提供する。より具体的には、メモリシステムがデータをプログラミング単位としてのセルのグループに同時にプログラムするとき、プログラミングは、そのグループが保持できるデータ内容全体より少ないデータ内容で始まることができる。一実施形態では、本発明は上側データページおよび下側データページの重複プログラミングを可能にし、その場合、メモリが下側論理データページをプログラムし始めると、同じ物理的ページに割り当てられた上側ページのためのデータが受け取られたならば、プログラミングは中断され、そして上側ページおよび下側ページの両方の同時プログラミングで再開される。相補的な実施形態では、１つのページがデータの複数のセクタを含むとき、物理的ページのプログラミングは、対応する論理ページを形成するセクタのうちの全部よりは少ない１つ以上のセクタが受け取られたときに始まることができ、停止され、そのページの追加セクタを含むように再開され得る。
（もっと読む）

ページ毎にプログラム可能なメモリであって、各ページが一度プログラム可能な複数のセクタを有する場合に、逐次書き込みが連続的においても、更新ブロックに記録されたデータは断片化されかつ非連続的であってもよい。更新データを更新ブロックに記録する代わりに、データは少なくとも２つのインターリーブするストリームに記録されている。データの完全ページが利用可能な場合には、更新ブロックに記録される。それ以外の場合には、データの完全ページが利用可能になって更新ブロックへ転送可能になるまで、スクラッチパッドブロックに一時的に記録される。好ましくは、パイプライン動作によって、完全ページが書き込み可能であるとホスト書き込みコマンドが示すとすぐに更新ブロックへの記録を設定することができる。実際の書き込みデータが割り込みによって不完全な場合には、当該設定は取り消されることになり、代わりに記録はスクラッチパッドブロックに対して行われる。
（もっと読む）

不揮発性メモリへの更新データは、所定の条件によって更新ブロックまたはスクラッチパッドブロックのいずれかといった、少なくとも２つのインターリーブするストリームに記録されてもよい。スクラッチパッドブロックを使用して、最終的には更新ブロック宛ての更新データをバッファリングする。ストリーム間の更新の記録順序についての同期情報は、ストリームのうちの少なくとも１つとともに保存される。これにより、複数のメモリブロック上に存在するであろうデータの最新書き込みバージョンを識別することができる。一実施形態において、同期情報は、第１のブロックに保存され、第２のブロック内の次の記録位置をポイントする書き込みポインタである。他の実施形態において、同期情報は、タイムスタンプである。
（もっと読む）

ホストからクラスタでデータを受信し、データをページの単位でメモリアレイに書き込む不揮発性メモリシステム内のクラスタ対ページの位置合わせを提供する。位置合わせは、データの論理−物理マッピングにオフセットを用いて各ブロック内で実施される。異なるブロックは異なるオフセットを有することができる。ホストが、異なるクラスタ境界位置を有するデータを送信すると、このデータが位置合わせを維持するように異なるオフセットでデータを書き込むことができる。
（もっと読む）

不揮発性メモリシステム（２０）において、電荷ポンプ（３２）がプログラミングメモリセルに対して生成した電圧ポンプパルスが、参照電圧と一致しないとわかった場合、プログラミング周期が終了するまで、電圧ポンプパルスのプログラム時間の調整値を基本的にそのままにする。このように、しきい値電圧分布の拡大が発生しない、または低減するように、残余のプログラミング周期に対して、プログラミングパルスの効果的なプログラム時間の変動を防止する。この特徴により、遅い動作および／または弱い動作という条件で電荷ポンプが動作する場合に、プログラム時間を長くできるという柔軟性がありながら、短いプログラム時間をプログラミングパルスに割り当てて、性能を向上することが可能になる。
（もっと読む）

（フラッシュメモリなどの）不揮発性メモリシステムにおいてデータを管理するための技法が開示される。コントローラが、ホストのファイルシステムに関する情報を利用することが可能となり、この情報はホストによって不揮発性メモリに格納され、１以上のクラスタ（またはクラスタを有するセクタ）が現在割り当てられているかどうかの判定が行われる。コントローラはホストのファイルシステムに関する情報を利用して、ホストが、次の未使用クラスタへデータを送信する時点を特定し、不揮発性メモリ内の別の記憶位置からデータをコピーすることによって、シーケンシャルなフォーマットでそのようなデータの格納を行うことが可能となる。
（もっと読む）

システムおよびこのシステムで使用される集積回路チップは、ノード間でデータおよびコマンドを転送するために各コンポーネントのノードを相互接続するためにリング状のバスを利用する。説明されているシステムの例は、１つまたはそれより多い再プログラム可能な不揮発性メモリセルアレイを有するメモリであり、この不揮発性メモリセルアレイがリングバスによって互いに接続され、且つシステムコントローラに接続されている。
（もっと読む）

通常はそのメモリセルを複数の記憶ステートで動作させるフラッシュ不揮発性メモリシステムに、そのメモリセルブロックのうちの選択されたいくつか、または全てを、２ステートで動作させる機能が設けられる。この２ステートは、複数のステートの中で最も遠く離れたものとして選択されているため、２ステートの動作中は十分なマージンが設けられる。これにより、プログラミングが高速化でき、２ステートで動作されているメモリセルの動作寿命が増す。これらの利点は、マルチステート動作で得られるデータ記憶密度の増加よりもこちらの利点を提供する方が望ましい場合に提供される。例証的な実施形態は、ユーザが２ステート動作とマルチステート動作の一方を選択できるメモリカードとしてのものである。
（もっと読む）

自らが適用されるアプリケーションまたは自らが動作させられる条件に応じて、自らの動作を適合させるメモリカードを提供する。これは、カードが動的に自己最適化することを可能にする。実施形態の第１の組では、カードがホストプロファイリングを用い、そのプロファイリングにおいて、カードはホスト−カード対話の間にそのホストについて学び、そしてカードのコントローラがその情報に従って自らのアルゴリズムを最適化する。他の実施形態の組では、ホストおよびカードはサービスの質ネゴシエーションのために互いにそれぞれの能力を報告し合う。さらなる他の実施形態の組では、記憶装置は、ホストのリセットまたは電源オンブートシーケンスのような様々な既定の状態の下でホストより発行されたアクセスシーケンスを記憶することができる。記憶装置はこの情報を予期されるコマンドに対する動作を最適化するために用いることができる。予期されたシーケンスからはずれた場合には、装置はこの新たなコマンドシーケンスを記憶し保存し、このようにして自己適合するやりかたで動作する。
（もっと読む）