本発明は、メモリチップの中で、マルチセクタページから読み出されたデータを再グループ化する方法を説明する。その結果、ガーベッジコレクション動作時間は大幅に低減し、全体的なシステム性能が向上する。構造の特徴は、オンチップレジスタの間でページの個々のデータセクタを選択的に転送する能力、およびレジスタの中でデータセクタを再整列する能力を含む。
（もっと読む）

フラッシュメモリ用のプログラミング技法によって、基板からメモリセルの電荷蓄積素子内に電子が注入されることが可能になる。共通の線に印加される電圧によってプログラムされる、共通のワード線または他の共通のコントロールゲート線に沿ったメモリセルのソースおよびドレイン領域が、電気的に浮遊するようにされ、その一方で、プログラムされないメモリセルのソースおよびドレイン領域は、そこに印加される電圧を有する。このプログラミング技法は、ＮＯＲまたはＮＡＮＤ構造のいずれかを有するメモリセルの大きなアレイに適用される。
（もっと読む）

本発明は、データ再配置動作を改善する方法を提供する。一態様において、全ての再配置動作でデータの品質をそれに関連する誤り訂正符号（ＥＣＣ）に基づいて検査するのではなくて、所定の選択基準に基づいてＥＣＣを検査するか否かが判定され、ＥＣＣ検査が選択されなければ、メモリにデータの第１の場所から第２の場所へのオンチップコピーを実行させる。ＥＣＣ検査が選択されれば、データはコントローラに転送され検査される。エラーが発見されたときには訂正動作が実行され、エラーが発見されないときにはオンチップコピーが実行される。所定の選択基準はサンプリングメカニズムを含むことができ、それはランダムベースであるかまたは確定的であって良い。別の一態様において、データが訂正され、そしてメモリに転送され戻されるべきであることを示すためにデータ転送フラグが導入される。別の態様は、ヘッダおよびユーザデータを、各々が別個の関連するＥＣＣを有するならば、別々に考慮する。
（もっと読む）

オンチップ書き込みキャッシュを用いて不揮発性メモリアレイをプログラムする方法を開示する。メモリシステムによって受信された個々のデータパケットはキャッシュメモリ内に記憶される。このようにして２つ以上のデータパケットを記憶し、次に、不揮発性アレイの単一ページにプログラムすることができる。この結果、不揮発性アレイ内の記憶空間の使用を効率良くする。
（もっと読む）

単一の基板上にメモリアレイおよび周辺回路を共に製造する方法で、基板のすべての領域にわたって誘電体層（３０２）、フローティングゲート層（３０６）、層間誘電体（３０８）、およびマスク層（３１０）を形成する。自己整合的なシャロートレンチ分離構造（ＳＴＩ）が形成された後、これらの層は、周辺領域から除去され、異なる厚みの誘電体（６４０、８６０）が、これらの領域にある回路の電圧に応じて、周辺領域に形成される。メモリアレイおよび周辺回路上にわたって導電層（９７０）が形成されて、メモリアレイにコントロールゲートを形成し、周辺領域にゲート電極を形成する。
（もっと読む）

本発明は、誤作動セルまたは他の問題のためにセクタが低い数のゼロ・ビットを含み、破壊されたビットの数がＥＣＣ訂正限度よりも下にあるためセクタを依然として使用できるとき、消去されたセクタの即時および正確な検出を可能にする不揮発性メモリおよびその動作方法を提供する。この方法によって、記憶システムは、消去されたセクタの破壊に対して耐性を有するようになる。なぜならば、システムが、後にＥＣＣ訂正手段による書き込みデータの中でこの誤りを訂正できるならば、そのようなセクタをさらなるデータ記憶に使用できるからである。
（もっと読む）

オンチップコピー処理は、異なるチップ上、同じチップ上の異なるプレーン上、または同じチップの同じプレーン上にあり得る２つのブロック間でデータがコピーされ得るように拡張される。より具体的には、ここで説明される方法は、メモリシステムにおけるどの２つの場所間でもデータがコピーされることを可能にする単一データコピー機構を提供する。代表的な実施形態は、ＥＤＯ形タイミングを用いる。別の態様によれば、転送されたページ中の選択されたワードのような、再配置されたデータの選択された部分は、コントローラにおいてオンザフライで更新され得る。データセットを、ソースアレイの読み出しバッファからデスティネーションアレイの書き込みバッファに直接転送することに加え、データセットを、要望があれば、コントローラ中に同時にコピーすることができ、エラー検出および訂正動作をそれに対して実行できる。
（もっと読む）

メモリアレイと、メモリアレイと同じ基板上の周辺回路に第１の厚みのゲート誘電体層を設けるプロセスを提供する。高電圧周辺回路には、第２の厚みのゲート誘電体層が設けられる。低電圧周辺回路には、第３の厚みのゲート誘電体層が設けられる。このプロセスにより、ゲート誘電体層に対して後続のプロセスステップからの保護が与えられる。シャロートレンチ分離により、メモリアレイセルを極めて小形化できるため、高記憶密度が得られる。
（もっと読む）

不揮発性メモリへの更新データは、所定の条件によって更新ブロックまたはスクラッチパッドブロックのいずれかといった、少なくとも２つのインターリーブするストリームに記録されてもよい。スクラッチパッドブロックを使用して、最終的には更新ブロック宛ての更新データをバッファリングする。好ましい一実施形態において、スクラッチパッドブロックおよび更新ブロックに記憶されたデータのインデックスが、スクラッチパッドブロックが書き込まれる度にスクラッチパッドブロックの未使用部分に保存される。
（もっと読む）

ブロックの消去の最小単位を有するメモリアレイにおいて、後で他のブロックへ書き込まれるデータを記憶するためにスクラッチパッドブロックが使用される。データは、低い並列性でスクラッチパッドブロックへ書き込まれて、その後、高い密度で記憶されるように、高い並列性で他の位置に書き込まれてもよい。データは、他の場所により効率的に記憶することができるまで、スクラッチパッドブロック内に一時的に記憶されてもよい。これは、何らかの他のデータが受信された場合であってもよい。関連性のないデータが、スクラッチパッドブロックの同一ページ内に記憶されてもよい。
（もっと読む）