【課題】より好適にＬＥＤイルミネーションの多様化を可能とする発光素子駆動回路システム及びその発光素子駆動回路システムを備える電子機器を提供することである。
【解決手段】発光素子８を駆動する発光素子駆動回路システム１０であって、発光素子８を予め設定される駆動電流値で駆動する電流回路部と、駆動電流値を、第１の時間と、第１の時間から予め設定される遷移期間が経過した第２の時間と、の間で第１の電流値から第２の電流値へ変化させる第１モードで設定し、第２の時間と第３の時間との間は、第２の電流値を保持させるように電流値を設定する第１電流値設定部と、第１の時間と第２の時間との間で第１モードとは異なる第２モードで電流値を設定する第２電流値設定部と、第１電流値設定部と第２電流値設定部とを切り替える切替部と、を備える。 （もっと読む）

【課題】半導体装置の実装信頼性を向上させる。
【解決手段】半導体装置１は、第１主表面側のソース領域と、第２主表面側のドレイン領域と、これらの間にチャネル領域が形成されるように、これらとゲート絶縁膜を介して接するトレンチゲート電極９と、を含む動作領域６を有する半導体基板２と、第１主表面上かつ動作領域６上でソース領域と電気的に接続されたソース電極１６と、トレンチゲート電極９と電気的に接続され、第１主表面上かつ動作領域６外の領域上に設けられたゲート電極１７と、半導体基板２の第２主表面上でドレイン領域と電気的に接続されたドレイン電極１８と、ソース電極１６上に設けられた第１絶縁膜１９と、第１絶縁膜１９を挟んでソース電極１６上に設けられた導体層２７と、導体層２７上に設けられた第２絶縁膜２０と、ゲート電極１７と電気的に接続され、第２絶縁膜２０を挟んで導体層２７上に設けられたゲートパッド２３と、を備える。 （もっと読む）

【課題】従来、データ受信するとき、データを判別する為、大小判定を行うコンパレータを備えており、このコンパレータには、動作時、入力信号の変化に追従するため、定常的に電流が流れている。このコンパレータに流れる定常的な電流が、大きな電力を消費しているという問題があった。
【解決手段】本発明は、一方のレベルを検知する第１検出回路と、他方のレベルを検知する第２検出回路とを有する受信部と、前記一方のレベルを出力するか、前記他方のレベルを出力するか、信号線から電気的に切り離したハイインピーダンス状態とするか、３つのうち何れかを１つの値を出力する三値出力器と有する送信部と、前記受信部と前記送信部を制御する制御回路と、を備え、前記制御回路は、受信の状態では、前記第１検出回路及び前記第２検出回路からの検知結果に応じて、入力される信号のレベルを判断し、送信の状態では、前記三値出力器からの出力値を制御することを特徴とする （もっと読む）

【課題】バイポーラの高耐圧縦型ＰＮＰプロセスをベースに高耐圧、低オン抵抗特性のダイオードで直列ダイオード群を形成する。係る直列ダイオード群を２つ並列接続しブリッジを形成し寄生トランジスタ等によるリーク電流の無い高効率な全波整流回路を構築する。
【解決手段】Ｐ型半導体基板１をアノード、Ｎ型埋め込み層２をカソードとするダイオードと、Ｐ＋型導電層８をアノード、Ｎ型エピタキシャル層５をカソードとするダイオードを電極ＡＣ１で直列接続し直列ダイオード群を形成する。この場合、Ｎ＋型埋め込み層３及びＮ＋型導電層７を形成し、電極ＡＣ１に大きな正電圧が印加された場合にもＰ＋型埋め込み層４の電位よりＮ＋型埋め込み層３の電位が低下するのを防止し、Ｐ＋型埋め込み層４、Ｎ＋型埋め込み層３、Ｐ型半導体基板１をそれぞれエミッタ、ベース、コレクタとする寄生ＰＮＰトランジスタがオンするのを防止する。 （もっと読む）

【課題】半田等の接合材を用いた実装時の接続信頼性が向上された半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、アイランド１６と、リード１２と、アイランド１６の上面に固着される半導体素子１８と、半導体素子１８とリード１２とを接続する金属細線３２と、これらを一体的に被覆する封止樹脂１４とを備えて構成されている。更に、リード１２の側面下部をメッキ膜２２により被覆している。この様にすることで、リード１２の下面のみならず側面にも、実装用の半田を良好に付着させることが可能となり、実装時の接続信頼性を向上させることができる。 （もっと読む）

【課題】従来の低電圧を検知して、リセットをかける構成では、低電圧の設定値を超えると、リセットが解除され、通常電圧に復帰するまでの過程で、誤動作が発生する危険がある。例えば、リセットが直ぐに解除されると、十分に高い電圧で無い状況で、再起動が開始されることになり、レジスタ設定の誤書込みなどで、誤動作が発生するなど、信頼性面で問題があった。
【解決手段】本発明は、第１の検出電圧を検出する第１検出器と、前記第１の検出電圧より低い第２の検出電圧を検出する第２検出器と、前記第１検出器及び前記第２検出器からの検出結果を受け、リセットの要求を行うリセット要求信号の出力制御を行う制御回路と、を備え、前記制御回路は、前記第２の検出電圧を下回った後、前記第１の検出電圧を上回った時、前記リセット要求信号を変化させ、リセットの要求を行うことを特徴とする。 （もっと読む）

【課題】受信局を代替局に切り替える際にミュート期間を短くすることが可能なデータ処理装置を提供する。
【解決手段】データ処理装置は、第１設定データに応じた放送局の代替局の受信状況を確認するための条件が成立すると、前記第１設定データに応じた放送局の放送信号を受信する受信機から出力される前記代替局を示す代替局データに基づいて、前記受信機が前記代替局の放送信号を受信するための第２設定データを算出する算出部と、前記第２設定データが算出されると、前記第１設定データに応じた放送局の放送信号から前記受信機で生成される音声信号がミュートされるよう前記受信機を制御する制御部と、前記音声信号がミュートされた後、前記第２設定データを前記第１設定データとして前記受信機に設定する設定部と、を備える。 （もっと読む）

【課題】バイポーラの高耐圧縦型ＰＮＰプロセスをベースにして、寄生ＰＮＰトランジスタに起因する漏洩電流の発生しない高耐圧ＩＧＢＴを形成する。
【手段】Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。また、Ｎ＋型埋め込み層３の端部と一体となり、前記Ｐ型半導体基板１上に形成されたＮ型エピタキシャル層５の表面まで延在し、コレクタ電極１５と電気的に接続されたＮ＋型導電層７を形成する。 （もっと読む）

【課題】半導体素子のサイズに対してパッケージサイズが大幅に縮小される半導体装置を提供する。
【解決手段】アイランド６上に半導体素子８が固着され、アイランド６周囲に配置されたリード４と半導体素子８とは金属細線９により電気的に接続される。リード４の一部領域は窪んだ領域となり、その窪んだ領域上方まで半導体素子８が配置される。この構造により、樹脂パッケージ２のサイズが、半導体素子８のサイズに近くづき、樹脂パッケージ２の縮小化が実現される。 （もっと読む）

【課題】モータの誘起電流を効率的に検出する。
【解決手段】差動アンプ３０は、同期モータ２０の定常回転時におけるコイル電流Ｉｓを検出する。そのときの印加電圧Ｓ０をＡＴＴ回路１４からの出力などから検出する。検出されたコイル電流Ｉｓと、その時の印加電圧Ｓ０と、予め決定したスケーリングファクタＡｓを用い、誘起電流Ｉｂを、Ｉｂ＝Ａｓ・Ｓ０−Ｉｓにより求める。求められた誘起電流Ｉｂに基づいて、モータへの印加電圧を制御する。 （もっと読む）