説明

株式会社沖コムテックにより出願された特許

51 - 60 / 127


【課題】TDM(時分割多重)信号のパケットエミュレーションにより生成されたパケット信号を送受信しながら、更に、受信したパケット信号をTDM(時分割多重)信号に変換して送信しながら、回線の増設および減設を可能にするパケットエミュレーション装置を提供する。
【解決手段】本発明のパケットエミュレーション装置は、パケット信号に次期ポーリング周期における回線の構成情報をヘッダ情報として付加するパケット送信装置と、ポーリング周期の切り替わり時点において、当該構成情報を基に回線の構成情報を更新するパケット受信装置とを含み、当該パケット送信装置と当該パケット受信装置の間で当該パケット信号を送受信する。 (もっと読む)


【課題】集中配置型及び分散配置型などの多重化形式でメモリ内に格納されているTDMデータを配置し直すことなく、所望のTDMデータが正常であるか否かを確認することが可能な試験回路を提供する。
【解決手段】本発明のTDMデータ比較試験回路は、アドレスカウンタから供給されるアドレスに応じて現用系メモリから読み出された現用データと予備系メモリから読み出された予備データとを比較し、同様に供給されるアドレスに応じて比較レジスタから読み出された選別子に基づいて当該比較したデータ比較結果を選別する。 (もっと読む)


【目的】簡単な回路構成により信号バスの占有権を複数のデバイス間で調停することのできる信号バス占有調停方法及びデータ転送装置を提供する。
【構成】少なくとも1つの信号バスと、各々が占有許可信号に応じて該信号バスを占有し、これを介してデータ転送をなす複数のデバイスとを含むデータ転送装置における信号バス占有調停方法及びデータ転送装置であり、所定カウント区間内にある各カウント値を時間経過に従って巡回する現在カウント値を保持すると共に、該デバイス毎に、該カウント値の何れかと一致する少なくとも1つの許可タイミングカウント値を保持し、該デバイスのうちの1のデバイスが生成した占有要求信号に応じて、該現在カウント値と該1のデバイスの許可タイミングカウント値とを比較し、双方の値が一致した場合にのみ該1のデバイスに該占有許可信号を供給する。 (もっと読む)


【課題】マスターデバイスに対して汎用PHYチップとカスタマイズデバイスとが接続されている場合に、マスターデバイスからのリード要求に関し、マスターデバイスにおいて送受信方向でのエラーの検出を可能にする。
【解決手段】MDIOインタフェースで用いられるIEEE Std 802.3 TM 2002に準拠したフレームにおいてTA(ターンアラウンド)の第2ビットに、読み出しを指定されたカスタマイズデバイスのレジスタについてデータのチェックサムを行った結果の下位ビットを挿入し、これをマスターデバイスにて行う返送データのチェックサムの値と比較する。 (もっと読む)


【課題】 収束速度の高速化及び安定性の向上を図ることのできるエコーキャンセラを提供する。
【解決手段】 本発明のエコーキャンセラは、エコー除去手段によって減算処理された結果としての残留誤差信号の電力を算出する電力算出手段と、電力算出手段によって算出された残留誤差信号の電力値に応じて、フィルタ係数の更新に関わるステップサイズの値を求めるステップサイズ算出手段とを備える。ステップサイズ算出手段は、残留誤差信号の電力値が閾値以下のときは、ステップサイズの値を、当該電力値が当該閾値を超えている場合に適用されるステップサイズの値と比較して小さい値とし、該求めたステップサイズの値を適応フィルタに与える。 (もっと読む)


【課題】時分割多重信号の回線エミュレーションにより生成されたパケット信号に含まれる制御チャネルを蓄積するジッタバッファの容量を増大させること無く、同一パケットに収容されていたデータチャネルと制御チャネルを同タイミングで送信し得る回路を提供する。
【解決手段】本発明の回線エミュレーション装置は、データチャネルが蓄積される記憶領域と時分割多重信号のタイムスロット番号との対応関係をメモリに記憶し、当該データチャネルを読み出すときに、当該メモリに記憶される対応関係を基に制御チャネルを選択する。 (もっと読む)


【課題】CPU等の負荷を軽減することができ、かつ緊急処理に対応可能なUARTを提供する。
【解決手段】開始ビット検出部1、タイミング制御部2、シフトレジスタ3及び終了ビット検出部4による直列・並列変換手段で、調歩同期方式の入力信号INを文字単位の並列データに変換し、この並列データをFIFOバッファ6に格納すると共に、特殊コード検出器8で予め設定した特殊符号であるか否かを判定する。特殊符号の場合、検出信号DETに基づいて、割り込み制御部7AからCPUへ割り込み要求信号INTが出力される。CPUは、識別レジスタ7aを参照し、メッセージの区切りであれば読み出し信号RDでFIFOバッファ6の並列データを読み出す。また、緊急処理の要求であれば直ちに緊急処理を行うことができる。 (もっと読む)


【目的】データの欠落やデータエラー等の障害を生じることなく書込アドレス及び読出アドレス間の位相調整を実行可能なエラスティックストア回路を提供する。
【解決手段】メモリの書込アドレス及び読出アドレスのアドレス差を判別するアドレス差判別部と、上記アドレス差が所定値よりも小なる場合に、アドレス差が増加するように読出アドレスを調整する位相調整部と、入力データの到来期間を判別し、上記到来期間において位相調整部による読出アドレスの調整を禁止する位相調整禁止部と、を有している。 (もっと読む)


【目的】複数ストリームにパケット化された主信号から生成される複数ストリームのTDM信号を無瞬断で切り替えることのできる受信位相継承回路を提供する。
【構成】所定パケット化周期によりパケット化されてパケット伝送網から到来する複数ストリームの主信号を受信し、該ストリーム別に、その主信号をTDM信号化して中継する受信位相継承回路であり、該ストリーム別に複数設けられ、指定動作ポイントを伴う動作指令に応じて、当該ストリームの主信号をTDMフレーム化して書き込むと共に、書き込まれた主信号を読み出すジッタバッファを含み、該ストリーム毎に、当該ストリームの各パケットの受信時刻の変動に基づいてパケット遅延平均値を測定し、該ストリーム毎に得られたパケット遅延平均値の各々間の差分値が所定範囲内にある場合に、該複数ストリームのうちの1のストリームのパケット遅延平均値に基づいて共通動作ポイントを生成し、これを該指定動作ポイントとする動作指令を、該ジッタバッファの各々に共通して供給する。 (もっと読む)


【課題】本発明は、ジッタによる影響を排除して受信パケットに含まれるデータ信号を正確に抽出し得るパケット信号受信装置を提供する。
【解決手段】伝送路を介して到来した複数のパケット信号を受信して受信パケット信号の各々に所定パケット化周期にてパケット化されて含まれる主信号データを抽出するパケット受信装置であって、当該受信パケット信号の各々から受信パケット番号及び受信シーケンス番号及び主信号データを抽出する抽出回路と、当該主信号データを書き込みかつ読み出すジッタバッファと、当該受信シーケンス番号と基準時刻とによって受信パケットの受信時刻の変動を測定してその測定値の平均値を演算して得られる演算平均値に基づくタイミングにて当該ジッタバッファを制御するジッタバッファ制御部と、を含む。 (もっと読む)


51 - 60 / 127