【課題】メーカや設計方式が異なる種々のメモリの不良を自己テストするのに有用な、プログラム可能な自己テスト・コントローラを提供する。
【解決手段】自己テスト・コントローラ１０は取り込まれた自己テスト命令に応答して、自己テスト命令が指定する、一連のメモリ・アドレスの生成を含むテスト動作を行う。多数のこのような自己テスト命令を組み合わせることにより、ユーザは総称的自己テスト・コントローラ１０を用いて特注のテスト方法を構築できる。 （もっと読む）

【課題】プロセッサが、異なる性能レベルで動作できるように、必要とされる性能レベルを示す信号に応答して、プロセッサ用クロック信号の周波数などを切り替える。
【解決手段】異なる性能レベルでプロセッサが動作できるように、追加の回路（４，６）を制御するための制御信号を発生可能なプロセッサ（４６）を、データ処理システムが有している。この一つあるいはそれ以上の追加の回路は、現在の動作を示す現状動作信号を発生する。追加の回路の例は、現在発生させられているクロック信号、あるいは現在使用可能なクロック信号を示す現状動作信号を発生するクロック発生器４である。電圧制御器６が追加の回路になり得るが、これは、システムに電力信号を供給し、また、それが供給可能な現状最大電圧レベルを表わす現状動作信号を発生する。 （もっと読む）

【課題】節電効果の高いデータ処理装置及び共用資源へのアクセス制御方法を提供する。
【解決手段】データ処理装置は、共用資源へのアクセスを要求するそれぞれのデータ処理演算を実行する複数のプロセッサ、及び複数のプロセッサを相互接続するパスを有する。アクセス制御機構は、複数のプロセッサによる共用資源へのアクセスを制御する。各プロセッサは、共用資源へのアクセスが必要であるが、アクセス制御機構がそのプロセッサが共用資源にアクセスすることを阻止する場合に、節電モードに入る。更に、各プロセッサは、そのプロセッサが共用資源へアクセスしているときに、共用資源へのアクセスがそのプロセッサにとって最早必要でなくなったときに、パス上に通知を発行する。節電モードにあるプロセッサは、その通知を受信すると、節電モードを脱出して、共用資源へのアクセスをシークするように構成される。 （もっと読む）

【課題】マイクロタグを使用するキャッシュ・アクセッシングを行う。
【解決手段】データ処理装置はデータ・プロセッサと、複数の値を格納するセット連想キャッシュと、複数の記憶場所を含むデータ・ストアと、カレント・ポインタ・ストアと、キャッシュ・アクセス要求に応答してすぐ前のキャッシュ・アクセス要求に対する前記キャッシュ・アクセス要求のアドレスのオフセットを決定してカレント・ポインタをオフセット量だけ更新するオフセット決定回路と、データ・ストアのサイズとオフセットから更新されたカレント・ポインタが前記領域内のアドレスを指しているかどうかを決定し、そうであればデータ・プロセッサは関連する有効なインジケータを有する場合にカレント・ポインタにより指示される前記格納された識別子から前記キャッシュ・ウェイを識別するようにされているデータ・ストア・ルックアップ回路とを含んでいる。 （もっと読む）

【課題】データ処理装置において、仮想機械によるセキュア・メモリへのアクセス制御方法を提供する。
【解決手段】処理回路は、その上での仮想機械の実行をサポートするハイパーバイザを実行する。アクセス用データを記憶するセキュア・メモリおよびノン・セキュア・メモリを含み、セキュア・メモリへはセキュア・アクセス要求を介してのみアクセス可能なメモリ・システムが設けられる。アドレス変換回路は、アクセス要求に応答して、アドレス変換プロセスを実行してメモリ中の物理アドレスを識別し、メモリ・システムに対して物理アドレスを指定するアクセス要求を発行させる。ハイパーバイザは、現行の仮想機械が信頼できるときに、トラステッド仮想機械識別子をセットする。アクセス要求に応答して、アドレス変換回路は、トラステッド仮想機械識別子がセットされている場合にのみ、セキュア・メモリ内の物理アドレスを指定するセキュア・アクセス要求を発行させる。 （もっと読む）

【課題】メモリ・デバイス内のメモリ・セルを構成するトランジスタのボディ領域の履歴効果が引き起こすセルの不安定性により通常の使用中に誤動作するかもしれない欠陥メモリ・セルの検出のための信頼できる効果的で現実的な（テスト時間に関して）メカニズムを用いて、セルの安定性をテストするデータ処理装置と方法を提供すること。
【解決手段】テスト・パターンにより発行される各ライト・アクセス要求に応答して、テスト・モード・クロック信号に対して増加された周波数を有する内部クロック信号を使用して、メモリ・セルに対してライト動作直後に、同一のメモリ・セルに対してダミー・リード動作を続け、最悪の場合の状況を確実にシミュレートして、欠陥メモリ・セルを検出する。 （もっと読む）

【課題】追加処理装置を使用して安全および非安全データを処理し第１のプロセッサの制御下でタスクを実施する。
【解決手段】データ処理装置は安全および非安全モードでデータを処理するデータ・プロセッサを含み、それは安全モードにおいて、非安全モードでデータを処理するデータ・プロセッサにはアクセスできない安全なデータへのアクセスを有す。さらなる処理装置が非安全モードから発行されたデータ・プロセッサからの要求に応答してタスクを実施し、タスクは少なくともいくつかは安全なデータであるデータの処理を含み、さらなる処理装置は安全なデータ・ストアを含み、それは非安全モードでデータ・プロセッサ上で実行しているプロセスへアクセスできず、要求を発行する前にデータ・プロセッサはさらなる処理装置上でセットアップ操作を実施する。 （もっと読む）

【課題】効率的なデータ処理装置を提供する。
【解決手段】データ処理装置は、ノン・セキュア・モードのデータ・プロセッサがアクセスできないセキュア・データにアクセスできるセキュア・モードでデータを処理するデータ・プロセッサと、データ・プロセッサからの要求に応答して、セキュア・データを含むデータの処理を含むタスクを実行する別の処理デバイスとを含む。別の処理デバイスは、タスク一時停止信号に応答して、セキュア・キーを使用したセキュア・データの処理および処理されたセキュア・データのノン・セキュア・データ記憶への保存を開始し、またタスク再開信号に応答して、ノン・セキュア・データ記憶からの処理されたセキュア・データの取出しおよびセキュア・キーを使用した処理されたセキュア・データの復元を開始する。セキュア・キーは、安全に保管され、ノン・セキュア・モードで動作する他のプロセスがアクセスできない。 （もっと読む）

【課題】省電力化のために、プロセッサのステートを記憶し、レストアする。
【解決手段】プロセッサのステートを低電力リクエストに応答してハードウェアにより自動的に記憶し、よって低電力モードでプロセッサを完全にパワーダウンできるようにしたものである。本発明は、この記憶を行うために正常な処理作動中にメモリにデータを記憶させるのに使用される現行のハードウェアを活用している。このような方法では、プロセッサ領域で効率的であり、かつ実行レベルでこのステートの記憶タスクのためにハードウェアを特別に設計しなくてもよい。 （もっと読む）

【課題】プロセスのばらつきにもかかわらず、メモリセルへの「０」の書き込み性能と「１」の書き込み性能とを同じようにすること
【解決手段】半導体メモリ記憶セルおよびこれらメモリ記憶セルのアレイを含むメモリが開示されている。この半導体メモリ記憶セルは、反対の二進値を記憶するための２つのデバイスを含むフィードバックループと、前記２つのデバイスにデータを書き込み、かつこれらデバイスからデータを読み出すためのデータ入出力とを備え、前記２つのデバイスの各々は、１つの電源入力を備え、よって互いに独立して各デバイスに給電できるようになっている。 （もっと読む）