【課題】回路の一部を電力ダウンしつつスリープモード時に信号値を保持する回路を提供する。
【解決手段】本回路は、クロック信号によりクロックされるラッチと、データ入力、データ出力及びその間の進行データ路であって、信号値はデータ入力で受取られ、ラッチへクロックされ、進行データ路に沿ってデータ出力へ渡される前記データ入力、データ出力及びその間の進行データ路と、を含み、ラッチはスリープモードの間信号値を保持する保持ラッチを含み、さらに、進行データ路と保持ラッチとの間に配置されて第１スリープ信号の受信に応答して進行データ路から保持ラッチを選択的に分離するトライステート素子を含み、第２スリープ信号の受信に応答して、前記回路の前記部分が電力ダウンし、かつ保持ラッチとトライステート素子上の電圧差が保持されるよう前記回路の前記部分上の電圧差が減少されるようにしてスリープモードに入るよう動作する。 （もっと読む）

【課題】集積回路から外部メモリにアクセスする際のボトルネックを解消する方法を提供する。
【解決手段】集積回路１０はマスタ論理ユニットおよびスレーブ論理ユニットを結合する相互接続論理４５と、外部メモリからのデータにアクセスするときに、相互接続論理４５を介してアドレス転送を出すことによりトランザクションを開始する少なくとも１つのマスタ論理ユニットと、外部バス６０を介して外部メモリ５５に結合されて１つ以上のコマンドを外部バス６０により外部メモリ５５に出すことによりトランザクションを処理して１つ以上の外部データ転送を行うメモリ制御器３５とを備え、コマンド毎に、メモリ制御器３５は外部メモリ５５の少なくとも１つの予め定められた抑制とトランザクションのフォーマット情報とに従って１つ以上の外部データ転送のための外部フォーマットを選択する。 （もっと読む）

【課題】データ処理装置の動作をシミュレートするための改良された技術を提供すること。
【解決手段】データ処理装置の動作を共同シミュレートするための技術が提供される。このシミュレートするシステムはハードウェアデスクリプションモデルとシステムレベルモデルを含み、このシステムレベルモデルは、ハードウェアデスクリプションモデルの対応するアーキテクチャステートコンポーネントによって記憶されるアーキテクチャステートの表示を記憶する少なくとも１つのシャドーアーキテクチャステートコンポーネントを含む。シャドーアーキテクチャステートコンポーネントにより、対応するアーキテクチャステートコンポーネントに記憶されるアーキテクチャステートの変化も記憶される。 （もっと読む）

【課題】スヌープ操作を管理するデータ処理装置を提供する。
【解決手段】データ処理装置が、共有メモリ内のデータをアクセスするデータ処理操作を行って多数の処理を実行する複数の処理ユニットを含む。各処理ユニットは、データのサブセットを記憶し、その処理ユニットによりアクセスされるキャッシュを有する。
データ処理装置はスヌープ・ベースのキャッシュ・コヒーレンシー・プロトコルを採用し、各処理ユニットによってアクセスされるデータが最新であることを保証する。各処理ユニットは、スヌープ制御データを識別するように、処理ユニットに関連するストレージ・エレメントを有する。
前記処理ユニットのうちの一つがキャッシュ・コヒーレンシー・プロトコルを考慮してスヌープ操作が要求されていると判断したときに、その処理ユニットは複数の処理ユニットのうちのいずれがスヌープ操作の対象とされているのかを判断するために、関連するストレージ・エレメント内のスヌープ制御データを参照する。 （もっと読む）

【課題】データ処理装置内のマスタ論理ユニットおよびスレーブ論理ユニットを結合してトランザクションを実施できるようにする相互接続論理を得る。
【解決手段】各トランザクションはマスタ論理ユニットからスレーブ論理ユニットへのアドレス転送および両者間の１つ以上のデータ転送を含む。相互接続論理はアドレス転送を運ぶアドレスチャネルとデータ転送を運ぶデータチャネルを提供する複数の接続パスを含み、トランザクションを実施できるようにするためにアドレスチャネルとデータチャネルを制御するのに制御論理が使用される。制御論理は多数のアドレス転送間の調停を行うアドレスアービタ論理と、多数のデータ転送間の調停を行うデータアービタ論理を含む。データアービタはアドレスアービタから独立して作動可能であり複数のトランザクションがその対応するアドレス転送に関してアウト・オブ・オーダで生じ得るようにする。 （もっと読む）

データ処理装置及びレジスタ・ファイルとメモリとの間でデータ値を転送する方法が提供される。データ処理装置は、データ値に対してデータ処理演算を実行するように働くデータ処理ユニットと、データ処理ユニットによってアクセスするデータ値をストアするように働く複数のレジスタを有するレジスタ・ファイルとを含む。データ処理ユニットは、単一転送命令に応答して、レジスタ・ファイルのレジスタの対応する複数のものとメモリ中の連続したデータ値アドレスとの間で複数のデータ値の転送を実行する。単一転送命令は、そこから連続したデータ値アドレスを取り出すアドレス識別子を提供し、データ値の転送の各々に対して、複数のレジスタのうちのそのデータ値の転送の対象であるレジスタを指定するレジスタ識別子を提供する。更に、データ値の転送の各々に関するレジスタ識別子は、データ値の転送の他のものに関して指定されるレジスタ識別子とは独立して指定可能であり、従って、この単一転送命令の使用に大幅な柔軟性を付与する。
（もっと読む）

データ処理装置と、そのようなデータ処理装置の動作方法とが開示される。データ処理装置は、複数のデータ処理タスクを実行するように動作可能なメイン処理ユニットと、メイン処理ユニットに代わって複数のそれらタスクを実行するためのデータ・エンジンとを含む。メイン処理ユニットによって少なくとも１つの共有リソースがデータ・エンジンに割り当てられ、データ・エンジンがメイン処理ユニットの代わりにデータ処理タスクを実行するときに使用するようになっている。データ・エンジンは、タスクを実行するためのデータ・エンジン・コアと、メイン処理ユニットによって構成可能で、データ・エンジン・コアと割当共有リソースとの間の通信を管理するようにアレンジされたデータ・エンジン・サブシステムとを含む。データ・エンジン・コアは、データ・エンジン・サブシステムに対してマスタ・デバイスとして振る舞って、割当共有リソースの使用を管理するためのリソース・マネージャ・ユニットを含む。そのような方式がデータ処理装置内にデータ・エンジンの特に効率的な実現を提供することが明らかになった。これは、既存のコードをそのようなデータ処理装置上で実行できるように書き換える必要性を減らす。
（もっと読む）

【課題】データプロセッサをモニタしてそれが予期されたように動作していないか検出するモニタリング論理を得る。
【解決手段】モニタリング論理（２０）は予め定められた時間を測定するように動作することができるタイマ（２７）、検出論理（２４）、および制御論理（２２）を含み、検出論理は少なくとも１つの所定のアドレスへのデータまたは命令アクセスを検出するように動作することができ、その所定の時間内に上記データまたは命令アクセスを検出しないことに応答して、制御論理はデータプロセッサへ制御信号を送るように動作することができ、制御信号は所定動作を実施するように前記データプロセッサを制御する。 （もっと読む）

条件付き書き込み処理操作をサポートするデータ処理システムの中にトラッシュレジスタが設けられていて、非書き込み条件に遭遇したとき、レジスタ書き込みが条件付き書き込み操作により特定されるデータレジスタでなくてトラッシュレジスタになされるようになっている。したがって、レジスタ書き込みが起きるか否かに関係する電力符号がマスクされる。トラッシュレジスタはシステム・コンフィギュレーション・レジスタ内に記憶されているコンフィギュレーション・パラメータによって、イネーブルとディスエーブルにプログラム可能である。
（もっと読む）

スリープ・モード中に信号を格納するための回路に関するものであり、回路の実施例では、スリープ信号を受け取るように動作可能なスリープ信号入力と、クロック信号を受け取るように動作可能なクロック信号入力と、クロック信号でクロックされる複数のラッチと、クロック信号でクロックされる少なくとも１つのトライステート素子であって、少なくとも１つのトライステート素子は１つの入力に、少なくとも１つの格納ラッチが接続され、少なくとも１つの格納ラッチは複数のラッチの少なくとも１つであり、少なくとも１つのトライステート素子は少なくとも１つの格納ラッチの入力を、予め定められたクロック信号値に応答して選択的に分離するように動作可能である少なくとも１つのトライステート素子とを含み、回路への電源供給が、スリープ信号に応答して、回路の少なくとも１部の電圧差が低減されて回路の部分の電源が遮断され、少なくとも１つの格納ラッチに掛かる電圧差が維持され、トライステート素子で受け取られるクロック信号が予め定められた値に保持されて、格納ラッチの入力が分離される。
（もっと読む）