【課題】半導体チップを樹脂封止した半導体素子において、樹脂封止部１５の絶縁耐量試験とその他の特性試験を同時に行い、試験コストを低減できて、特性試験装置全体の占有面積を減少できる半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法を提供する。
【解決手段】絶縁耐量を試験するための電圧印加治具１を半導体素子の樹脂封止部１５に接触させ、この電圧印加治具１に静特性試験または動特性試験で印加される高電圧を印加することで、特性試験（漏れ電流試験、耐圧特性試験、Ｌ負荷試験など）と同時に樹脂封止部１５の絶縁耐量試験も行う。 （もっと読む）

【課題】複数の半導体素子が積層された半導体装置を、非破壊で適正に検査する。
【解決手段】半導体装置１００Ａは、積層された半導体素子１１１〜１１３を含む。各半導体素子１１１〜１１３は、対応して配設されたＴＳＶ１２９ａ〜１２９ｃ、及び各ＴＳＶ１２９ａ〜１２９ｃ上に配設されたパッド１２５ａ〜１２５ｃを備える。半導体素子１１３側から見て、パッド１２５ｂはその上層のパッド１２５ｃからはみ出し、パッド１２５ａはその上層のパッド１２５ｂ，１２５ｃからはみ出す。各パッド１２５ａ〜１２５ｃに対する半導体素子１１３側からのエネルギービーム照射が可能になり、半導体装置１００Ａのエネルギービーム照射工程を含む検査が非破壊で実施可能になる。 （もっと読む）

【課題】ＬＳＩ素子や、ＬＥＤ素子およびレーザ素子などの発光素子などの検査および処理対象のデバイスに対して検査するＥＳＤ耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置およびリペア方法を提供する。
【解決手段】高電圧電源２により充電される複数の高圧コンデンサ７からの各電荷ストレスを複数のデバイス６にそれぞれ一括して同時に印加する電圧印加手段および電流供給手段としての電圧印加および電流供給回路２０と、高電圧電源２から電流を電圧印加および電流供給回路２０により電荷ストレス印加後の複数のデバイス６に供給した状態で、当該複数のデバイス６がリーク欠陥デバイスであるかどうかを自動判定する判定手段とを有し不良と判定された場合、規定回数に達するまで、ＥＳＤ耐性試験のフローを繰り返す。 （もっと読む）

【課題】ＴＦＴアレイのソース・ドレイン間のWeak-SD欠陥と呼ばれる抵抗を介して導通状態にある欠陥を、保持時間を長くすることなく短時間で検出する。
【解決手段】ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検出するＴＦＴアレイの欠陥検出において、ＴＦＴのソースおよび／又はゲートへの電圧を印加する電圧パターンにおいて、電圧値および／又は印加時期によってＴＦＴの内部リークによるリーク電流を増加させる特性パラメータに設定する。特性パラメータの設定において電圧値および／又は印加時期を設定することによってＴＦＴの内部リークによるリーク電流を増加させ、増加させたリーク電流によってＴＦＴの内部欠陥を検出する。 （もっと読む）

【課題】検査用電極を備えるＣＭＯＳ論理ＩＣパッケージおよびその検査方法の提供。
【解決手段】パッケージ内の各接続用電極パッドに近接する位置に設けられた検査用電極とバッファゲートを備えるＣＭＯＳ論理ＩＣパッケージを提供し、プリント配線基板に実装されたＣＭＯＳ論理ＩＣパッケージの検査用電極に低電圧の検査信号を印加したときの電源電流を測定することによりパッケージ内の接続用電極パッドとプリント配線基板の電極ランド間の開放故障（断線故障および半断線故障を含む）を検査するＣＭＯＳ論理ＩＣパッケージの検査方法およびそのＣＭＯＳ論理ＩＣパッケージ。 （もっと読む）

【課題】測定時におけるスイッチング素子の破損の可能性を低くする。
【解決手段】ウエハに形成された複数のスイッチング素子のリーク電流を測定する測定装置であって、ウエハに形成された複数のスイッチング素子のそれぞれの端子と電気的に接続するプローブと、ウエハに形成された複数のスイッチング素子のそれぞれにプローブを介して互いに異なる位相で変化する変化電圧を印加する電圧印加部と、オフ状態における複数のスイッチング素子のそれぞれに流れるリーク電流を測定する電流測定部とを備える測定装置を提供する。 （もっと読む）

【課題】被測定デバイスにおけるリーク電流をより高精度で測定する。
【解決手段】被測定デバイス１０におけるリーク電流を一端で受け、他端からミラー電流を出力するカレントミラー回路（ＭＰ１、ＭＰ２に相当）と、リーク電流を間接的に測定する測定系２０を接続する測定端子Ｔ１と、カレントミラー回路の一端を測定端子Ｔ１と接続可能とするスイッチ素子ＳＷ１と、カレントミラー回路の他端を測定端子Ｔ１と接続可能とする、スイッチ素子ＳＷ１と排他的に開閉されるスイッチ素子ＳＷ２と、を備える。 （もっと読む）

【目的】電圧検出回路を有するインバータ回路を搭載したパワー半導体モジュールにおいて、測定電圧のみを印加することで、インバータ回路の上下アームを構成する素子に流れる漏れ電流を簡便に正確に測定できるパワー半導体モジュールを提供する。
【解決手段】分圧回路２３をインバータ回路５０からネジ部２７で切り離すことで、インバータ回路５０の上下アームを構成する素子（ＩＧＢＴ４ａ，４ｂ，ＦＷＤ５ａ，５ｂ）に流れる漏れ電流を簡便に正確に測定できる。 （もっと読む）

【課題】故障箇所の絞り込みが困難である高抵抗故障を比較的容易に特定することができる半導体集積回路の故障解析装置及び故障解析方法を提供する。
【解決手段】解析対象とする半導体集積回路８０１の特定の素子に対してレーザーを照射して特定の素子を加熱するレーザー照射装置１０２と、レーザーの照射と同期して半導体集積回路の入力端子にテストパターンを印加するテストパターンジェネレータ１０１と、テストパターンジェネレータが半導体集積回路の入力端子に印加するテストパターンに同期して半導体集積回路に過渡的に流れる電源電流を検出する過渡電源電流検出装置１０３と、を備える。 （もっと読む）

【課題】微小な電流が測定可能な電流測定方法の提供を目的の一とする。
【解決手段】電気素子を流れる電流値を、直接測定するのではなく、所定の期間における電位変動から算出する。第１端子と第２端子を有する電気素子の、第１端子に所定の電位を与え、第２端子と接続されるノードの電位の変化量を測定し、電位の変化量から、電気素子の第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。これにより、微小な電流値を測定することが可能となる。 （もっと読む）

【課題】従来の半導体集積回路は、精度の高い静止電源電流測定を行うことができない等の問題があった。
【解決手段】本発明にかかる半導体集積回路は、電源ＶＤＤ１によって駆動される内部回路の静止電源電流測定を行うＩＤＤＱ測定回路１１０を備え、ＩＤＤＱ測定回路１１０は、電源ＶＤＤ１に流れる電流を電圧に変換し、比較電圧を生成する電流電圧変換回路１１１と、電源ＶＤＤ１とは異なる電源ＶＤＤ２に基づいて基準電圧を生成する判定電圧生成部１１２と、比較電圧と基準電圧とを比較し、比較結果を出力するコンパレータ１１３と、を備える。このような構成により、精度の高い静止電源電流測定を実行することができる。 （もっと読む）

【課題】検査コストの低減を実現可能な半導体検査装置を提供する。
【解決手段】例えば、被測定デバイスＤＵＴへの電源電流を検出して電圧に変換する電流・電圧変換回路ＩＶＣと、その出力電圧を受けて積分を行う積分回路ＩＴＧ１，ＩＴＧ２と、ＩＴＧ１の出力電圧とＩＴＧ２の出力電圧の差分を検出する累積値差出力回路ＤＦＯと、その出力電圧をディジタル値に変換するアナログ・ディジタル変換回路ＡＤＣを備える。例えば、ベクタ［１］における静止電流はＩＴＧ１で積分され、ベクタ［２］における静止電流はＩＴＧ２で積分され、この状態のＩＴＧ１の出力電圧とＩＴＧ２の出力電圧との差分がＤＦＯで検出される。 （もっと読む）

【課題】大電流を測定するための特別な機能を備えた検査装置を導入せずに、電流の測定範囲に制限を受けることなく被検査デバイスの電気的特性を測定する。
【解決手段】半導体装置１に大電流デバイス３と分流回路５が設けられている。大電流デバイス３と分流回路５は互いに直列に接続されている。分流回路５は、第１抵抗回路７と、第１抵抗回路７に並列接続される第２抵抗回路９を備えている。大電流デバイス３及び分流回路５の直列回路は電源電位１１と接地電位１３の間に接続される。電圧計１５が大電流デバイス３に接続される。電流計１７が第１抵抗回路７に直列に接続される。第１抵抗回路７に流れる電流値を測定し、その電流値に、（［第１抵抗回路７の抵抗値］＋［第２抵抗回路９の抵抗値］）／［第２抵抗回路９の抵抗値］の値を積算することによって大電流デバイス３に流れる電流値を得る。 （もっと読む）

【課題】半導体素子の電流試験の測定時間を短縮することができる半導体試験装置及び半導体試験方法を提供すること。
【解決手段】本発明にかかる半導体試験装置１は、電流検出回路１１と、電流引込回路１２と、判定装置１３を備えている。電流引込回路１２は、半導体素子１０に接続され、所定の電圧が印加された半導体素子１０に流れた測定電流から、当該測定電流から分岐される分岐電流を引き込む。電流検出回路１１は、半導体素子１０に接続され、半導体素子１０に流れた測定電流から電流引込回路１２に流れた分岐電流を減じた検出電流を検出する。判定装置１３は、検出電流に基づいて、半導体素子１０の良否判定を行う。 （もっと読む）

本発明は、測定条件ＡおよびＢ下で半導体構造物中にルミネセンス放射を発生させ、半導体構造物の所定の複数の測定点につき局所キャリブレーションパラメータＣ_Ｖ，ｉを決定し、半導体構造物の所定の複数の測定点につき局所直列抵抗Ｒ_Ｓ，ｉを決定することによって半導体構造物の直列抵抗を空間分解測定するための方法に関する。重要なのは、局所直列抵抗Ｒ_Ｓ．ｉはすべての局所直列抵抗に関して同一に設定された半導体構造物のグローバル直列抵抗Ｒ_Ｓｇに依存して決定されることである。
（もっと読む）

【課題】電気的特性試験の信頼性が高く、短時間で試験可能な半導体試験装置および測定装置を提供する。
【解決手段】本発明に係る半導体試験装置１は、プローバ２、測定装置３、電子制御装置４を備えており、半導体素子１０のゲート漏れ電流測定、ゲート・ドレイン間およびゲート・ソース間の逆耐圧測定、ゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定が可能である。測定装置３は、可変電圧源Ｅ１と、可変電圧源Ｅ２と、電流計Ｉ１と、電流計Ｉ２とを備えている。プローバ２の各プローブ電極２ａ〜２ｃは、半導体素子１０の各電極と１対１に接触している。 （もっと読む）

【課題】ヒステリシスを抑えることができ、再現性が高く、信頼性の高い測定結果を得ることを可能とした半導体装置の検査方法及び半導体装置の検査プログラムを提供する。
【解決手段】フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ１０を有する半導体装置の検査方法であって、ゲート電極６にゲート電圧Ｖｇが印加されると共に、ソース領域７ａとドレイン領域７ｂとの間にドレイン電圧Ｖｄが印加されて当該間でドレイン電流Ｉｄが流れている状態をボディ領域９の電位が安定するまで維持する第１の工程と、ボディ領域９の電位が安定した後でＭＯＳＦＥＴ１０の伝達特性を測定する第２の工程と、を含む。 （もっと読む）

【課題】ポゴタワー電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本ポゴタワー電気チャネル自己検査式半導体試験システムは、ショートボードを提供し、その各接点をロードボード上のポゴタワーの各種ポゴピンに電気的に接続し、それぞれ回路を形成させ、さらに自己検査コントローラが異なる検査信号を各電源チャネル、各伝送チャネル、各駆動チャネルに入力し、上述の回路を通し、複数のパラメータ検出ユニットが各電源チャネル、各伝送チャネル、各駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルの開路或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】測定手段及び解析手段をＢＯＳＴ化することで高精度な測定と比較的大きなデータ処理（解析）を高速で実行でき、テスト時間の短縮を図る手段を提供する。
【解決手段】解析ＩＤＤＱテストモジュール２００中に平均値処理用連続サンプリング回路２０２を設ける。一度半導体試験装置１００からトリガ信号が平均値処理用連続サンプリング回路２０２に入力されると、平均値処理用連続サンプリング回路２０２が規定の回数繰り返してＩＤＤＱ測定をＩＤＤＱ測定部２０１に実行させる。測定時のＩＤＤＱの値は高精度ＡＤＣ２０３にてＡＤ変換が行われモジュール制御部に送られる。モジュール制御部はデータ解析部２０７などで利用可能なデータを共用するデータ記憶部２０６に保存する。 （もっと読む）

【課題】電界効果トランジスタのホットキャリア劣化寿命を正確に求める。
【解決手段】ゲート電極に少なくとも２種類の電圧を一定時間印加する第１の印加ステップＳ１３０１と、第１のゲート電流密度とバイアス温度不安定性による第１の劣化量とを測定する第１の測定ステップＳ１３０２と、第１の劣化量と第１のゲート電流密度とから半導体の劣化量とゲート電極の電流密度の近似式を求める近似ステップＳ１３０４と、ゲートおよびドレイン電極に電圧を一定時間印加する第２の印加ステップＳ１３０５と、第２のゲート電流密度とホットキャリアによる第２の劣化量とを測定する第２の測定ステップＳ１３０６と、近似式から第２の劣化量のバイアス温度不安定性成分である第３の劣化量を算出する第１の算出ステップＳ１３０７と、第２および第３の劣化量から第２の劣化量のホットキャリア成分である第４の劣化量を算出する第２の算出ステップＳ１３０８とを含む。 （もっと読む）